JPH0517735B2 - - Google Patents
Info
- Publication number
- JPH0517735B2 JPH0517735B2 JP62130137A JP13013787A JPH0517735B2 JP H0517735 B2 JPH0517735 B2 JP H0517735B2 JP 62130137 A JP62130137 A JP 62130137A JP 13013787 A JP13013787 A JP 13013787A JP H0517735 B2 JPH0517735 B2 JP H0517735B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- circuit
- sync pattern
- data
- universal receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 claims description 16
- 238000001514 detection method Methods 0.000 claims description 7
- 238000004891 communication Methods 0.000 claims description 3
- 230000001934 delay Effects 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、回線アダプタに於けるプリシンク送
出回路に関する。
出回路に関する。
従来、この種の回線アダプタは、第２図の従来
の回線アダプタのブロツク図のように、送信可信
号CSがユニバーサル・レシーバ・トランスミツ
タ（以下URTと称す）に直接入力されているた
め、送信可信号CSが“オン”になると直ちに送
信を開始するようになつていた。例えば、HDLC
手順の場合には、URTにプリシンクパターンの
送信機能が無いのでフラグシーケンスを送信して
くる。
の回線アダプタのブロツク図のように、送信可信
号CSがユニバーサル・レシーバ・トランスミツ
タ（以下URTと称す）に直接入力されているた
め、送信可信号CSが“オン”になると直ちに送
信を開始するようになつていた。例えば、HDLC
手順の場合には、URTにプリシンクパターンの
送信機能が無いのでフラグシーケンスを送信して
くる。
上述したプリシンクパターンの送信機能の無い
URTを使用した回線アダプタにおいては、送信
可信号CSが直接URTに入つているため、送信可
信号CSが“オン”になると直ちにデータ送信し
てくるようになつている。例えば、HDLC手順に
於ては、プリシンクパターン送信機能が無いので
フラグシーケンスを送信してくる。また、DPLL
（デジタル・フエーズ・ロツクド・ループ）を使
用する場合には、フラグシーケンスの前にプリシ
ンクパターンを送信しなければならないが、
URTに本機能がないため、プリシンクパターン
を送信出来ず、DPLLを使用した装置との間で通
信が出来ないと言う欠点がある。
URTを使用した回線アダプタにおいては、送信
可信号CSが直接URTに入つているため、送信可
信号CSが“オン”になると直ちにデータ送信し
てくるようになつている。例えば、HDLC手順に
於ては、プリシンクパターン送信機能が無いので
フラグシーケンスを送信してくる。また、DPLL
（デジタル・フエーズ・ロツクド・ループ）を使
用する場合には、フラグシーケンスの前にプリシ
ンクパターンを送信しなければならないが、
URTに本機能がないため、プリシンクパターン
を送信出来ず、DPLLを使用した装置との間で通
信が出来ないと言う欠点がある。
プログラムによつては、プリシンクパターンを
送信することも考えられるが、この場合には、
DPLLを使用する場合と使用しない場合とでプロ
グラムが異なるという欠点もある。
送信することも考えられるが、この場合には、
DPLLを使用する場合と使用しない場合とでプロ
グラムが異なるという欠点もある。
本発明の目的は、上記欠点を除去し、より柔軟
なデータ通信のインタフエースを可能とする回線
アダプタを提供することにある。
なデータ通信のインタフエースを可能とする回線
アダプタを提供することにある。
本発明の回線アダプタは、モデムからの送信可
信号CSを遅延させる送信可信号遅延回路と、プ
リシンクパターンを送出するプリシンクパターン
送出回路と、ユニバーサル・レシーバ・トランス
ミツタからの送信データ変化点を検出する変化点
検出回路と、前記プリシンクパターン送出回路か
らのデータ又は前記ユニバーサル・レシーバ・ト
ランスミツタからの送信データのいずれか一方の
データを送信するかを選択するセレクタを有す
る。
信号CSを遅延させる送信可信号遅延回路と、プ
リシンクパターンを送出するプリシンクパターン
送出回路と、ユニバーサル・レシーバ・トランス
ミツタからの送信データ変化点を検出する変化点
検出回路と、前記プリシンクパターン送出回路か
らのデータ又は前記ユニバーサル・レシーバ・ト
ランスミツタからの送信データのいずれか一方の
データを送信するかを選択するセレクタを有す
る。
次に、本発明について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の回線アダプタの概
略ブロツク図である。
略ブロツク図である。
第１図に於て、モデムからの送信可信号CSは、
送信可信号遅延回路１及び変化点検出回路２に接
続されている。
送信可信号遅延回路１及び変化点検出回路２に接
続されている。
送信可信号遅延回路１は、規定ビツト数のプリ
シンクパターンを送信するのに必要な時間分、送
信可信号CSをURT５に出力するのを遅延させる
ものである。
シンクパターンを送信するのに必要な時間分、送
信可信号CSをURT５に出力するのを遅延させる
ものである。
変化点検出回路２は、モデムからの送信可信号
CSが“オン”になるとURT５からの送信データ
を監視し、変化点が発生するまでセレクタ４に対
してプリシンクパターン送出回路３の出力を選択
するように指示する。
CSが“オン”になるとURT５からの送信データ
を監視し、変化点が発生するまでセレクタ４に対
してプリシンクパターン送出回路３の出力を選択
するように指示する。
なお、プリシンクパターン送出回路３は、0101
…の繰り返しデータを発生する。
…の繰り返しデータを発生する。
以上説明したように本発明は、送信可信号CS
を遅延させてURTに入力し、その遅延させた時
間及びURTが送信するまでの時間を利用してプ
リシンクパターンを送信することにより、URT
にプリシンクパターンの送信機能が無くても
DPLLを使用した装置と接続できるという効果が
ある。
を遅延させてURTに入力し、その遅延させた時
間及びURTが送信するまでの時間を利用してプ
リシンクパターンを送信することにより、URT
にプリシンクパターンの送信機能が無くても
DPLLを使用した装置と接続できるという効果が
ある。
第１図は本発明の一実施例の回線アダプタの概
略ブロツク図、第２図は従来の回線アダプタの概
略ブロツク図である。 １…送信可信号遅延回路、２…変化点検出回
路、３…プリシンクパターン送出回路、４…セレ
クタ、５…URT。
略ブロツク図、第２図は従来の回線アダプタの概
略ブロツク図である。 １…送信可信号遅延回路、２…変化点検出回
路、３…プリシンクパターン送出回路、４…セレ
クタ、５…URT。
Claims (1)
- １ 通信制御装置と通信回線との間を接続する回
線アダプタに於て、データの直並列変換及び並直
列変換等を行い、かつ、プリシンクパターンの送
出機能を有しないユニバーサル・レシーバ・トラ
ンスミツタと、モデムからの送信可信号を遅延さ
せる送信可信号遅延回路と、前記プリシンクパタ
ーンを送出するプリシンクパターン送出回路と、
前記ユニバーサル・レシーバ・トランスミツタか
らの送信データ変化点を検出する変化点検出回路
と、前記ユニバーサル・レシーバ・トランスミツ
タからの送信データ又は前記プリシンク送出回路
からの送信データのいずれか一方を選択送信する
データセレクタを具備し、前記モデムからの送信
可信号がオンになつたとき、前記データセレクタ
により前記プリシンクパターン送出回路側を選択
して規定ビツト数のプリシンクパターンを送信
し、その規定ビツト数のプリシンクパターンを送
信後、前記ユニバーサル・レシーバ・トランスミ
ツタに対して前記送信可信号遅延回路から前記送
信可信号を送出し、また、前記ユニバーサル・レ
シーバ・トランスミツタの送信データが変化した
ことを前記変化点検出回路が検出して前記データ
セレクタを前記プリシンク送出回路から前記ユニ
バーサル・レシーバ・トランスミツタに切換える
ことを特徴とする回線アダプタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62130137A JPS63294043A (ja) | 1987-05-26 | 1987-05-26 | 回線アダプタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62130137A JPS63294043A (ja) | 1987-05-26 | 1987-05-26 | 回線アダプタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63294043A JPS63294043A (ja) | 1988-11-30 |
| JPH0517735B2 true JPH0517735B2 (ja) | 1993-03-10 |
Family
ID=15026843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62130137A Granted JPS63294043A (ja) | 1987-05-26 | 1987-05-26 | 回線アダプタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63294043A (ja) |
-
1987
- 1987-05-26 JP JP62130137A patent/JPS63294043A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63294043A (ja) | 1988-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4529979A (en) | Remote return loop control in a data transmission system | |
| JPH0522261A (ja) | 通信装置内蔵マイクロコンピユータ | |
| US5524237A (en) | Controlling data transfer between two microprocessors by receiving input signals to cease its data output and detect incoming data for reception and outputting data thereafter | |
| JPH0517735B2 (ja) | ||
| KR20000059936A (ko) | 근거리 디지털 가입자 선로장치 | |
| JPS5999846A (ja) | フアクシミリ通信装置 | |
| FI84542B (fi) | Foerfarande foer vaexling av oeverfoerings- hastigheten i ett med tvenne fraon varandra avvikande oeverfoeringshastigheter drivbart dataoeverfoeringssystem. | |
| JPS63294042A (ja) | 回線アダプタ | |
| JPS61142828A (ja) | 二線式デ−タ伝送装置 | |
| JPH02270444A (ja) | ２線全二重／半二重切替装置 | |
| JPS6159577B2 (ja) | ||
| JP2557372B2 (ja) | 変復調装置 | |
| JP2932480B2 (ja) | スペクトラム反転秘話方式 | |
| JP2513701B2 (ja) | 送信要求信号制御方式 | |
| JP2884894B2 (ja) | Ａｔｍ端末装置 | |
| JPS62100071A (ja) | パソコン通信方式 | |
| JPH01289346A (ja) | データ端末装置 | |
| JPS5935223B2 (ja) | 通信制御装置の転極制御方式 | |
| JPH0399542A (ja) | 端末間データ伝送方式 | |
| JPS6219099B2 (ja) | ||
| JPS6326058A (ja) | スケルチ回路 | |
| JPS61189050A (ja) | デ−タ転送方式 | |
| JPS63304751A (ja) | デ−タ変復調装置 | |
| JPS63269647A (ja) | 疑似キヤリア信号伝送アダプタ | |
| JPH0219046A (ja) | データ伝送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |