JPH05167846A - イメージセンサ等のシェーディング補正装置 - Google Patents
イメージセンサ等のシェーディング補正装置Info
- Publication number
- JPH05167846A JPH05167846A JP3328659A JP32865991A JPH05167846A JP H05167846 A JPH05167846 A JP H05167846A JP 3328659 A JP3328659 A JP 3328659A JP 32865991 A JP32865991 A JP 32865991A JP H05167846 A JPH05167846 A JP H05167846A
- Authority
- JP
- Japan
- Prior art keywords
- shading correction
- image signal
- image
- image sensor
- shading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】この発明は、シェーディング補正用データ記憶
容量が少なくて済むとともにイメージセンサから高速度
で画像信号が出力されてもそのシェーディング補正を行
うことができて回路構成が簡略で安価となるようにする
ことを目的とする。 【構成】 この発明は、イメージセンサからの画像信号
を複数ビットおきに抽出する画像信号抽出手段１と、こ
の画像信号抽出手段１からの画像信号を記憶する記憶手
段２と、この記憶手段２からの画像信号をフィルタリン
グしてシェーディング補正用データとするフィルタ３
と、このフィルタ３からのシェーディング補正用データ
により前記イメージセンサからの画像信号のシェーディ
ング補正を行うシェーディング補正手段４とを備えたも
のである。
容量が少なくて済むとともにイメージセンサから高速度
で画像信号が出力されてもそのシェーディング補正を行
うことができて回路構成が簡略で安価となるようにする
ことを目的とする。 【構成】 この発明は、イメージセンサからの画像信号
を複数ビットおきに抽出する画像信号抽出手段１と、こ
の画像信号抽出手段１からの画像信号を記憶する記憶手
段２と、この記憶手段２からの画像信号をフィルタリン
グしてシェーディング補正用データとするフィルタ３
と、このフィルタ３からのシェーディング補正用データ
により前記イメージセンサからの画像信号のシェーディ
ング補正を行うシェーディング補正手段４とを備えたも
のである。
Description
【０００１】
【産業上の利用分野】本発明はイメージセンサ等のシェ
ーディング補正装置に関する。
ーディング補正装置に関する。
【０００２】
【従来の技術】従来、光源とＣＣＤ等のイメージセンサ
とによりカード，通帳等の媒体から画像を読み取る場合
には、ディスクリート回路により構成されたシェーディ
ング補正装置によりイメージセンサからの画像信号のシ
ェーディング補正を行っている。このシェーディング補
正装置はイメージセンサの有効な読み取り領域の全ての
ビットの画像信号に対するシェーディング補正用データ
を予めメモリに記憶しておき、このシェーディング補正
用データによりイメージセンサからの画像信号のシェー
ディング補正を行っている。
とによりカード，通帳等の媒体から画像を読み取る場合
には、ディスクリート回路により構成されたシェーディ
ング補正装置によりイメージセンサからの画像信号のシ
ェーディング補正を行っている。このシェーディング補
正装置はイメージセンサの有効な読み取り領域の全ての
ビットの画像信号に対するシェーディング補正用データ
を予めメモリに記憶しておき、このシェーディング補正
用データによりイメージセンサからの画像信号のシェー
ディング補正を行っている。
【０００３】
【発明が解決しようとする課題】上記シェーディング補
正装置は、ディスクリート回路により構成され、予めメ
モリに記憶されているイメージセンサの有効な読み取り
領域の全てのビツトの画像信号に対するシェーディング
補正用データによりイメージセンサからの画像信号のシ
ェーディング補正を行うので、回路構成が複雑になり、
著しく高価になる。
正装置は、ディスクリート回路により構成され、予めメ
モリに記憶されているイメージセンサの有効な読み取り
領域の全てのビツトの画像信号に対するシェーディング
補正用データによりイメージセンサからの画像信号のシ
ェーディング補正を行うので、回路構成が複雑になり、
著しく高価になる。
【０００４】そこで、マイクロコンピュータ（ＣＰＵ）
により予めメモリに記憶されているイメージセンサの有
効な読み取り領域の全てのビツトの画像信号に対するシ
ェーディング補正用データでイメージセンサからの画像
信号のシェーディング補正を行うことが考えられる。
により予めメモリに記憶されているイメージセンサの有
効な読み取り領域の全てのビツトの画像信号に対するシ
ェーディング補正用データでイメージセンサからの画像
信号のシェーディング補正を行うことが考えられる。
【０００５】しかし、このようにすれば、ＣＰＵがメモ
リから画像信号のビット単位でシェーディング補正用デ
ータを読み出してシェーディング補正を行うので、イメ
ージセンサを高速度で駆動する場合にはイメージセンサ
から高速度で出力される画像信号に追随することができ
なくなり、かつメモリのシェーディング補正用データ記
憶容量が多くなる。
リから画像信号のビット単位でシェーディング補正用デ
ータを読み出してシェーディング補正を行うので、イメ
ージセンサを高速度で駆動する場合にはイメージセンサ
から高速度で出力される画像信号に追随することができ
なくなり、かつメモリのシェーディング補正用データ記
憶容量が多くなる。
【０００６】本発明は上記欠点を改善し、シェーデング
データが包絡線状であって隣接データが急激に変化しな
いことに着目してシェーディング補正用データ記憶容量
が少なくて済むとともにイメージセンサから高速度で画
像信号が出力されてもそのシェーディング補正を行うこ
とができて回路構成が簡略で安価なイメージセンサ等の
シェージング補正装置を提供することを目的とする。
データが包絡線状であって隣接データが急激に変化しな
いことに着目してシェーディング補正用データ記憶容量
が少なくて済むとともにイメージセンサから高速度で画
像信号が出力されてもそのシェーディング補正を行うこ
とができて回路構成が簡略で安価なイメージセンサ等の
シェージング補正装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、図１に示すようにイメージセンサからの
画像信号を複数ビットおきに抽出する画像信号抽出手段
１と、この画像信号抽出手段１からの画像信号を記憶す
る記憶手段２と、この記憶手段２からの画像信号をフィ
ルタリングしてシェーディング補正用データとするフィ
ルタ３と、このフィルタ３からのシェーディング補正用
データにより前記イメージセンサからの画像信号のシェ
ーディング補正を行うシェージング補正手段４とを備え
たものである。
め、本発明は、図１に示すようにイメージセンサからの
画像信号を複数ビットおきに抽出する画像信号抽出手段
１と、この画像信号抽出手段１からの画像信号を記憶す
る記憶手段２と、この記憶手段２からの画像信号をフィ
ルタリングしてシェーディング補正用データとするフィ
ルタ３と、このフィルタ３からのシェーディング補正用
データにより前記イメージセンサからの画像信号のシェ
ーディング補正を行うシェージング補正手段４とを備え
たものである。
【０００８】
【作用】画像信号抽出手段１がイメージセンサからの画
像信号を複数ビットおきに抽出し、この画像信号抽出手
段１からの画像信号が記憶手段２に記憶される。この記
憶手段２からの画像信号がフィルタ３によりフィルタリ
ングされてシェーディング補正用データとなり、シェー
ディング補正手段４がフィルタ３からのシェーディング
補正用データによりイメージセンサからの画像信号のシ
ェーディング補正を行う。
像信号を複数ビットおきに抽出し、この画像信号抽出手
段１からの画像信号が記憶手段２に記憶される。この記
憶手段２からの画像信号がフィルタ３によりフィルタリ
ングされてシェーディング補正用データとなり、シェー
ディング補正手段４がフィルタ３からのシェーディング
補正用データによりイメージセンサからの画像信号のシ
ェーディング補正を行う。
【０００９】
【実施例】図２は本発明の一実施例を示す。ＣＣＤから
なるイメージセンサ１１は光源等と画像読み取り部を構
成し、ロジック回路１２からのクロックにより駆動され
て媒体、例えばカードから画像を読み取る。このカード
はカード搬送器により所定の速度でカード搬送路に沿っ
て搬送され、定位置で光源により照明されてその反射光
像がＣＣＤ１１により光電変換されて画像信号として出
力される。ＣＣＤ１１は１次元のＣＣＤであってカード
搬送路と直角な方向に向けて配置され、カードから画像
を１ライン分づつ読み取る。
なるイメージセンサ１１は光源等と画像読み取り部を構
成し、ロジック回路１２からのクロックにより駆動され
て媒体、例えばカードから画像を読み取る。このカード
はカード搬送器により所定の速度でカード搬送路に沿っ
て搬送され、定位置で光源により照明されてその反射光
像がＣＣＤ１１により光電変換されて画像信号として出
力される。ＣＣＤ１１は１次元のＣＣＤであってカード
搬送路と直角な方向に向けて配置され、カードから画像
を１ライン分づつ読み取る。
【００１０】ＣＣＤ１１及び光源等からなる画像読み取
り部は図７に示すように中心部よりも周辺部が暗くなっ
たり各ビット単位で変動したりするシェーディング特性
を有し、予めＣＣＤ１１からの画像信号からシェーディ
ングが測定されてその後の通常動作時にＣＣＤ１１から
の画像信号のシェーディング補正が行われる。シェーデ
ィング測定時には、カードとして白色の地肌だけからな
るシェーディング測定用カードが用いられてカード搬送
器により搬送され、このシェーディング測定用カードが
光源により照明されてその反射光像がＣＣＤ１１により
光電変換される。
り部は図７に示すように中心部よりも周辺部が暗くなっ
たり各ビット単位で変動したりするシェーディング特性
を有し、予めＣＣＤ１１からの画像信号からシェーディ
ングが測定されてその後の通常動作時にＣＣＤ１１から
の画像信号のシェーディング補正が行われる。シェーデ
ィング測定時には、カードとして白色の地肌だけからな
るシェーディング測定用カードが用いられてカード搬送
器により搬送され、このシェーディング測定用カードが
光源により照明されてその反射光像がＣＣＤ１１により
光電変換される。
【００１１】このＣＣＤ１１の出力信号は画像読み取り
部のシェーディングを示す信号となり、バッファ１３を
介して差動増幅器１４及びブラックホールド回路１５へ
出力される。ＣＣＤ１１はオプテカル・ブラック・ビツ
トを有し、このオプテカル・ブラック・ビツトから黒色
基準レベルの出力信号を出力する。ブラックホールド回
路１５はＣＣＤ１１の出力信号からオプテカル・ブラッ
ク・ビツトの出力信号をサンプリングしてホールドし、
差動増幅器１４はバッファ１３の出力信号とブラックホ
ールド回路１５の出力信号との差分をとることによりバ
ッファ１３の出力信号の黒色レベル補正を行う。
部のシェーディングを示す信号となり、バッファ１３を
介して差動増幅器１４及びブラックホールド回路１５へ
出力される。ＣＣＤ１１はオプテカル・ブラック・ビツ
トを有し、このオプテカル・ブラック・ビツトから黒色
基準レベルの出力信号を出力する。ブラックホールド回
路１５はＣＣＤ１１の出力信号からオプテカル・ブラッ
ク・ビツトの出力信号をサンプリングしてホールドし、
差動増幅器１４はバッファ１３の出力信号とブラックホ
ールド回路１５の出力信号との差分をとることによりバ
ッファ１３の出力信号の黒色レベル補正を行う。
【００１２】Ａ／Ｄ変換器１６は図４及び図８に示すよ
うに差動増幅器１４の出力信号が入力端子Ｖinに入力さ
れて基準電圧入力端子ＲＥＦ１に一定の基準電圧Ｖccd
が入力され、この基準電圧Ｖccdを基準として入力端子
Ｖinに入力された差動増幅器１４の出力信号をＡ／Ｄ変
換する。ロジック回路１２はＡ／Ｄ変換器１６の出力信
号を複数（ｍ）ビットおき、例えば１２ビツトおきに抽
出してＣＰＵ１７へ出力する。このロジック回路１２の
出力信号は画像読み取り部のシェーディングを示すデー
タを１２ビツトおきに間引いたものとなり、ＣＰＵ１７
はロジック回路１２の出力信号をシェーディング補正用
データとしてＥ2ＰＲＯＭ１８に書き込む。
うに差動増幅器１４の出力信号が入力端子Ｖinに入力さ
れて基準電圧入力端子ＲＥＦ１に一定の基準電圧Ｖccd
が入力され、この基準電圧Ｖccdを基準として入力端子
Ｖinに入力された差動増幅器１４の出力信号をＡ／Ｄ変
換する。ロジック回路１２はＡ／Ｄ変換器１６の出力信
号を複数（ｍ）ビットおき、例えば１２ビツトおきに抽
出してＣＰＵ１７へ出力する。このロジック回路１２の
出力信号は画像読み取り部のシェーディングを示すデー
タを１２ビツトおきに間引いたものとなり、ＣＰＵ１７
はロジック回路１２の出力信号をシェーディング補正用
データとしてＥ2ＰＲＯＭ１８に書き込む。
【００１３】また、通常動作時には、通常のカードが用
いられてカード搬送器により搬送され、このカードが光
源により照明されてその反射光像がＣＣＤ１１により光
電変換されることによりカードの画像が読み取られる。
このＣＣＤ１１の出力信号は画像読み取り部のシェーデ
ィングを含む画像信号となり、バッファ１３を介して差
動増幅器１４及びブラックホールド回路１５へ出力され
る。ブラックホールド回路１５はＣＣＤ１１の出力信号
からオプテカル・ブラック・ビツトの出力信号をサンプ
リングしてホールドし、差動増幅器１４はバッファ１３
からの画像信号とブラックホールド回路１５の出力信号
との差分をとることによりバッファ１３からの画像信号
の黒色レベル補正を行う。
いられてカード搬送器により搬送され、このカードが光
源により照明されてその反射光像がＣＣＤ１１により光
電変換されることによりカードの画像が読み取られる。
このＣＣＤ１１の出力信号は画像読み取り部のシェーデ
ィングを含む画像信号となり、バッファ１３を介して差
動増幅器１４及びブラックホールド回路１５へ出力され
る。ブラックホールド回路１５はＣＣＤ１１の出力信号
からオプテカル・ブラック・ビツトの出力信号をサンプ
リングしてホールドし、差動増幅器１４はバッファ１３
からの画像信号とブラックホールド回路１５の出力信号
との差分をとることによりバッファ１３からの画像信号
の黒色レベル補正を行う。
【００１４】一方、ＣＰＵ１７はＲＡＭに起動時にＥ2
ＰＲＯＭ１８のシェーディング補正用データを転送記憶
してあり、ＣＣＤ１１の出力画像信号に対応したシェー
ディング補正用データを順次に読み出してＤ／Ａ変換器
１９にＤ／Ａ変換させ、このＤ／Ａ変換器１９からのシ
ェーディング補正用データがフィルタ２０によりフィル
タリングされて１２ビット毎に変化する階段状のデータ
が曲線状のデータに変換されることにより図８に示すよ
うに画像読み取り部のシェーディングの全ビツトを示す
シェージング補正用データＶｓとなってＡ／Ｄ変換器１
６へ出力される。
ＰＲＯＭ１８のシェーディング補正用データを転送記憶
してあり、ＣＣＤ１１の出力画像信号に対応したシェー
ディング補正用データを順次に読み出してＤ／Ａ変換器
１９にＤ／Ａ変換させ、このＤ／Ａ変換器１９からのシ
ェーディング補正用データがフィルタ２０によりフィル
タリングされて１２ビット毎に変化する階段状のデータ
が曲線状のデータに変換されることにより図８に示すよ
うに画像読み取り部のシェーディングの全ビツトを示す
シェージング補正用データＶｓとなってＡ／Ｄ変換器１
６へ出力される。
【００１５】Ａ／Ｄ変換器１６は図４に示すようにＡ／
Ｄ変換器１６からのシェーディング補正用データＶｓd
が基準電圧として基準電圧入力端子ＲＥＦ２に入力さ
れ、このシェーディング補正用データＶsdを基準電圧と
して差動増幅器１４から入力端子Ｖinに入力される画像
信号ＶvをＡ／Ｄ変換することによって、画像信号Ｖvの
シェーディング補正を行う。また、ＣＰＵ１７は上述し
たシェーディング補正に必要な処理だけでなく、カード
の搬送や光源の制御等の画像読み取り処理に必要な所定
の処理を行う。
Ｄ変換器１６からのシェーディング補正用データＶｓd
が基準電圧として基準電圧入力端子ＲＥＦ２に入力さ
れ、このシェーディング補正用データＶsdを基準電圧と
して差動増幅器１４から入力端子Ｖinに入力される画像
信号ＶvをＡ／Ｄ変換することによって、画像信号Ｖvの
シェーディング補正を行う。また、ＣＰＵ１７は上述し
たシェーディング補正に必要な処理だけでなく、カード
の搬送や光源の制御等の画像読み取り処理に必要な所定
の処理を行う。
【００１６】この実施例によれば、シェーディング測定
時にロジック回路１２によりシェーディング補正用デー
タをｍビットおきに抽出してＣＰＵ１７によりＥ2ＰＲ
ＯＭ１８に書き込み、通常動作時にはＣＰＵ１７により
シェーディング補正用データをＥ2ＰＲＯＭ１８から読
み出してＤ／Ａ変換器１９及びフィルタ２０を通過させ
ることでビツト単位のシェーディング補正用データを得
るので、Ｅ2ＰＲＯＭ１８に書き込むシェーディング補
正用データが１／ｍになり、シェーディング補正用デー
タ記憶容量が少なくなる。しかも、ＣＰＵ１７はその少
ないシェーディング補正用データを扱えばよくてシェー
ディング補正に必要な処理が少なくなり、シェーディン
グ補正以外の処理で余った容量にてシェーディング補正
に必要な処理を行うことができる。さらに、ＣＰＵ１７
が少ないシェーディング補正用データを扱うので、ＣＣ
Ｄ１１から高速度で画像信号が出力されてもそのシェー
ディング補正を行うことができ、かつ、シェーディング
補正機能を実現する回路の構成が簡略化されて安価にな
る。
時にロジック回路１２によりシェーディング補正用デー
タをｍビットおきに抽出してＣＰＵ１７によりＥ2ＰＲ
ＯＭ１８に書き込み、通常動作時にはＣＰＵ１７により
シェーディング補正用データをＥ2ＰＲＯＭ１８から読
み出してＤ／Ａ変換器１９及びフィルタ２０を通過させ
ることでビツト単位のシェーディング補正用データを得
るので、Ｅ2ＰＲＯＭ１８に書き込むシェーディング補
正用データが１／ｍになり、シェーディング補正用デー
タ記憶容量が少なくなる。しかも、ＣＰＵ１７はその少
ないシェーディング補正用データを扱えばよくてシェー
ディング補正に必要な処理が少なくなり、シェーディン
グ補正以外の処理で余った容量にてシェーディング補正
に必要な処理を行うことができる。さらに、ＣＰＵ１７
が少ないシェーディング補正用データを扱うので、ＣＣ
Ｄ１１から高速度で画像信号が出力されてもそのシェー
ディング補正を行うことができ、かつ、シェーディング
補正機能を実現する回路の構成が簡略化されて安価にな
る。
【００１７】図５は上記ＣＰＵ１７のシェーディング測
定時の処理フローを示す。ＣＰＵ１７はシェーディング
測定時にライト・コマンドＷＣＯＭが外部から入力さ
れ、このライト・コマンドＷＣＯＭの入力時にはロジッ
ク回路１２からのシェーディング補正用データを内部の
ＲＡＭに取り込んだ後にＥ2ＰＲＯＭ１８に書き込む。
そして、ＣＰＵ１７はＥ2ＰＲＯＭ１８に書き込んだシ
ェーディング補正用データをＲＡＭの内のシェーディン
グ補正用データと比較して正しいものであることを確認
する。
定時の処理フローを示す。ＣＰＵ１７はシェーディング
測定時にライト・コマンドＷＣＯＭが外部から入力さ
れ、このライト・コマンドＷＣＯＭの入力時にはロジッ
ク回路１２からのシェーディング補正用データを内部の
ＲＡＭに取り込んだ後にＥ2ＰＲＯＭ１８に書き込む。
そして、ＣＰＵ１７はＥ2ＰＲＯＭ１８に書き込んだシ
ェーディング補正用データをＲＡＭの内のシェーディン
グ補正用データと比較して正しいものであることを確認
する。
【００１８】また、図６は上記ＣＰＵ１７のシェーディ
ング補正用データ出力時の処理フローを示す。ＣＰＵ１
７は通常動作時に電源がオンされると、Ｅ2ＰＲＯＭ１
８内のシェーディング補正用データをＲＡＭに転送して
ＲＡＭに常駐させる。ＣＣＤ１１が１ライン分の読み取
り動作を開始する際にはカードの搬送に同期したパルス
信号ＳＴＰが外部からＣＰＵ１７に入力され、このパル
ス信号ＳＴＰの位相はカードの搬送位置に対応してい
る。ＣＰＵ１７は外部からのパルス信号ＳＴＰを検出す
ると、ＲＡＭ内のシェーディング補正用データを順次に
カウントしながらＤ／Ａ変換器１９に転送してＤ／Ａ変
換させる。
ング補正用データ出力時の処理フローを示す。ＣＰＵ１
７は通常動作時に電源がオンされると、Ｅ2ＰＲＯＭ１
８内のシェーディング補正用データをＲＡＭに転送して
ＲＡＭに常駐させる。ＣＣＤ１１が１ライン分の読み取
り動作を開始する際にはカードの搬送に同期したパルス
信号ＳＴＰが外部からＣＰＵ１７に入力され、このパル
ス信号ＳＴＰの位相はカードの搬送位置に対応してい
る。ＣＰＵ１７は外部からのパルス信号ＳＴＰを検出す
ると、ＲＡＭ内のシェーディング補正用データを順次に
カウントしながらＤ／Ａ変換器１９に転送してＤ／Ａ変
換させる。
【００１９】図３は上記ロジック回路１２の構成を示
す。ＣＬＫジェネレータ２１はクロックＣＬＫを発生し
てＣＣＤ１１，Ａ／Ｄ変換器１６及び分周器２２へ出力
し、分周器２２はＣＬＫジェネレータ２１からのクロッ
クＣＬＫを１／ｍに分周してラッチ回路２３及びＣＰＵ
１７へ送る。ラッチ回路２３は分周器２２からのクロツ
クによりＡ／Ｄ変換器１６からのデータをラッチしてＣ
ＰＵ１７へ出力する。また、図示しない回路がＣＬＫジ
ェネレータ２１からのクロックＣＬＫよりオプテカル・
ブラック・ビツトの出力信号をサンプリングするための
パルスを作成してブラックホールド回路１５へ出力す
る。
す。ＣＬＫジェネレータ２１はクロックＣＬＫを発生し
てＣＣＤ１１，Ａ／Ｄ変換器１６及び分周器２２へ出力
し、分周器２２はＣＬＫジェネレータ２１からのクロッ
クＣＬＫを１／ｍに分周してラッチ回路２３及びＣＰＵ
１７へ送る。ラッチ回路２３は分周器２２からのクロツ
クによりＡ／Ｄ変換器１６からのデータをラッチしてＣ
ＰＵ１７へ出力する。また、図示しない回路がＣＬＫジ
ェネレータ２１からのクロックＣＬＫよりオプテカル・
ブラック・ビツトの出力信号をサンプリングするための
パルスを作成してブラックホールド回路１５へ出力す
る。
【００２０】
【発明の効果】以上のように本発明によれば、イメージ
センサからの画像信号を複数ビットおきに抽出する画像
信号抽出手段と、この画像信号抽出手段からの画像信号
を記憶する記憶手段と、この記憶手段からの画像信号を
フィルタリングしてシェーディング補正用データとする
フィルタと、このフィルタからのシェージング補正用デ
ータにより前記イメージセンサからの画像信号のシェー
ディング補正を行うシェーディング補正手段とを備えた
ので、シェーディング補正用データ記憶容量が少なくて
済むとともにイメージセンサから高速度で画像信号が出
力されてもそのシェーディング補正を行うことができ、
かつ、回路構成が簡略化できて安価になる。そして、本
発明によるシェーディング補正がイメージセンサの全ビ
ットで行ったシェーディング補正に近似し、実用上の差
が無いことを実験で確認した。
センサからの画像信号を複数ビットおきに抽出する画像
信号抽出手段と、この画像信号抽出手段からの画像信号
を記憶する記憶手段と、この記憶手段からの画像信号を
フィルタリングしてシェーディング補正用データとする
フィルタと、このフィルタからのシェージング補正用デ
ータにより前記イメージセンサからの画像信号のシェー
ディング補正を行うシェーディング補正手段とを備えた
ので、シェーディング補正用データ記憶容量が少なくて
済むとともにイメージセンサから高速度で画像信号が出
力されてもそのシェーディング補正を行うことができ、
かつ、回路構成が簡略化できて安価になる。そして、本
発明によるシェーディング補正がイメージセンサの全ビ
ットで行ったシェーディング補正に近似し、実用上の差
が無いことを実験で確認した。
【図１】本発明を示すブロック図である。
【図２】本発明の一実施例を示すブロック図である。
【図３】同実施例の一部を示すブロック図である。
【図４】同実施例のＡ／Ｄ変換器を示すブロック図であ
る。
る。
【図５】同実施例におけるＣＰＵのシェーディング測定
時処理フローを示すフローチャートである。
時処理フローを示すフローチャートである。
【図６】同実施例におけるＣＰＵのシェーディング補正
用データ出力時処理フローを示すフローチャートであ
る。
用データ出力時処理フローを示すフローチャートであ
る。
【図７】シェーディング特性の一例を示す特性図であ
る。
る。
【図８】上記実施例の各電圧特性を示す特性図である。
１ 画像信号抽出手段 ２ 記憶手段 ３ フィルタ ４ シェーディング補正手段
Claims (1)
- 【請求項１】イメージセンサからの画像信号を複数ビッ
トおきに抽出する画像信号抽出手段と、この画像信号抽
出手段からの画像信号を記憶する記憶手段と、この記憶
手段からの画像信号をフィルタリングしてシェーディン
グ補正用データとするフィルタと、このフィルタからの
シェーディング補正用データにより前記イメージセンサ
からの画像信号のシェーディング補正を行うシェージン
グ補正手段とを備えたことを特徴とするイメージセンサ
等のシェーディング補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3328659A JPH05167846A (ja) | 1991-12-12 | 1991-12-12 | イメージセンサ等のシェーディング補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3328659A JPH05167846A (ja) | 1991-12-12 | 1991-12-12 | イメージセンサ等のシェーディング補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05167846A true JPH05167846A (ja) | 1993-07-02 |
Family
ID=18212734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3328659A Pending JPH05167846A (ja) | 1991-12-12 | 1991-12-12 | イメージセンサ等のシェーディング補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05167846A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62132478A (ja) * | 1985-12-04 | 1987-06-15 | Fuji Photo Film Co Ltd | 画像処理方式 |
-
1991
- 1991-12-12 JP JP3328659A patent/JPH05167846A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62132478A (ja) * | 1985-12-04 | 1987-06-15 | Fuji Photo Film Co Ltd | 画像処理方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4538060A (en) | Optical reading apparatus having a reading sensor of electronic scanning type | |
| US4607385A (en) | Character recognition apparatus | |
| US5479207A (en) | System and method for improving the signal to noise ratio of a CCD sensor in an optical scanner | |
| JPH05167846A (ja) | イメージセンサ等のシェーディング補正装置 | |
| JPH06178105A (ja) | イメージセンサ等のシェージング補正装置 | |
| JPH03274957A (ja) | 画像読取り装置 | |
| JPH0345081A (ja) | ドリフト補正回路 | |
| JPH06178103A (ja) | シェージング補正方法 | |
| JPH0287872A (ja) | 光学読取装置 | |
| JPS6038754B2 (ja) | 図形変換補正装置 | |
| JP3451631B2 (ja) | ハンドシェイク型データ処理回路 | |
| JPH0666885B2 (ja) | 画像読取装置 | |
| JPS6278973A (ja) | 画像読み取り装置 | |
| JPH04336873A (ja) | 画像読取装置 | |
| JPS61193273A (ja) | バ−コ−ド読取装置 | |
| JPH06178106A (ja) | イメージセンサ等の黒レベル自動調整装置 | |
| JP3212332B2 (ja) | 多軸位置検出装置 | |
| JPH0779345A (ja) | イメージセンサ出力補正回路 | |
| JPS61140275A (ja) | イメ−ジセンサ感度補正用ｒｏｍ作成装置 | |
| JPS6378670A (ja) | 画像読取装置 | |
| JPS61293067A (ja) | 画像情報の処理方法 | |
| JPH0832063B2 (ja) | ビデオ信号処理回路 | |
| JPH05167789A (ja) | 可変速送りイメージセンサのデータ取出装置 | |
| JPH04323668A (ja) | 画像形成装置 | |
| JPH0460987A (ja) | 映像信号記憶装置 |