JPS62132478A - 画像処理方式 - Google Patents
画像処理方式Info
- Publication number
- JPS62132478A JPS62132478A JP60272931A JP27293185A JPS62132478A JP S62132478 A JPS62132478 A JP S62132478A JP 60272931 A JP60272931 A JP 60272931A JP 27293185 A JP27293185 A JP 27293185A JP S62132478 A JPS62132478 A JP S62132478A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- signal
- image
- circuit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発ＩＪ１の技術分野）
こノ発明は、イメージセンサ等の撮像Ｊ Ｆで画像を読
取った場合の画像処理におけるシェーディング補正方式
に関する。
取った場合の画像処理におけるシェーディング補正方式
に関する。
（発明の技術的背景とその問題点）
イメージセンサで正確に画像を読取る場合。
イメージセンサの画素や光学系のシェーディングを補＋
１：、する必要があるため、従来は第５図又は第６図に
示すような回路構成としている。すなわち、第５図の例
ではイメージセンサ３０で画像の無い状！ムでの光学系
を読取り、その読取出力をバッファ３１を経てアナログ
演算回路３２に入力してＡ／口変換器３３でＡ／口変換
すると共に、そのＡ／Ｄ変換値をメモリ３４に記憶して
おく、そして、イメージセンサ３０で必要な画像を読取
る時に、メモリ３４かもシェーディング補ＩＥのために
、 ＋ｉｉｉ述の如く記憶されているデータを読出して
係数回路３５で所定の係数を乗算して更にＩ］／Ａ変換
器３６でアナログ信し）に変換して、アナログＹｒｔｎ
回路３２に人力し、イメージセンサ３０からの画像信号
を演算処理（たとえば乗算）してシェーディング補正を
行なうようにしている。また、第６図の例では、イメー
ジセンサ３０で読取った画像の無い状ｆムでの信号をバ
ッファ３１及び＾／Ｄ変＃器３３を経てメモリ３４に記
憶しておき。
１：、する必要があるため、従来は第５図又は第６図に
示すような回路構成としている。すなわち、第５図の例
ではイメージセンサ３０で画像の無い状！ムでの光学系
を読取り、その読取出力をバッファ３１を経てアナログ
演算回路３２に入力してＡ／口変換器３３でＡ／口変換
すると共に、そのＡ／Ｄ変換値をメモリ３４に記憶して
おく、そして、イメージセンサ３０で必要な画像を読取
る時に、メモリ３４かもシェーディング補ＩＥのために
、 ＋ｉｉｉ述の如く記憶されているデータを読出して
係数回路３５で所定の係数を乗算して更にＩ］／Ａ変換
器３６でアナログ信し）に変換して、アナログＹｒｔｎ
回路３２に人力し、イメージセンサ３０からの画像信号
を演算処理（たとえば乗算）してシェーディング補正を
行なうようにしている。また、第６図の例では、イメー
ジセンサ３０で読取った画像の無い状ｆムでの信号をバ
ッファ３１及び＾／Ｄ変＃器３３を経てメモリ３４に記
憶しておき。
必要な画像を読取る場合に、このメモリ３４に記憶され
ているデータを読出して係数回路３５で所定の係数を３
ｒ！算して後にディジタル演算回路３７に人力すると共
に、イメージセンサ３０で読取った画像信号をバー２フ
ア３Ｋ及びＡ／Ｄ変換器３３を経てディジタル演算回路
３７に入力し、このディジタル演算回路３７で所定のシ
ェーディング補正の演算を行なってから画像信号Ｒ３を
出力するようにしている。
ているデータを読出して係数回路３５で所定の係数を３
ｒ！算して後にディジタル演算回路３７に人力すると共
に、イメージセンサ３０で読取った画像信号をバー２フ
ア３Ｋ及びＡ／Ｄ変換器３３を経てディジタル演算回路
３７に入力し、このディジタル演算回路３７で所定のシ
ェーディング補正の演算を行なってから画像信号Ｒ３を
出力するようにしている。
このような従来のシェーディング補正では、いずれの場
合もシェーディングのための補正を行なっているので回
路系が複雑となり、係数の演算及び補正の演算を行なう
ために、画像の読取処理が高速に出来ないといった欠点
があった。
合もシェーディングのための補正を行なっているので回
路系が複雑となり、係数の演算及び補正の演算を行なう
ために、画像の読取処理が高速に出来ないといった欠点
があった。
（発明の「１的）
この発明の１−述のような事情からなされたものであり
、この発明の目的は、イメージセンサ等の撮像素子−で
読取った画像信号のシェーディング補正を、簡易な回路
構成でかつ容易に行ない得るようにしたシェーディング
補正方式を提供することにある。
、この発明の目的は、イメージセンサ等の撮像素子−で
読取った画像信号のシェーディング補正を、簡易な回路
構成でかつ容易に行ない得るようにしたシェーディング
補正方式を提供することにある。
（発明のａ要）
この発明は画像処理におけるシェーディング補＋ＴＥ方
式に関するもので、撮像素子で読取った画像信号をＡ／
口変換して画像処理する場合１乗算！！Ｊ、Ａ／［１変
換器を用いて１−記Ａ／Ｄ変換を行なうと共に、最初に
画像のない状ＩＢでラフスキャン的に読取った信号のｔ
消化されたへ／口変換値をメモリに記憶しておき、次に
画像を読取る時に、Ｌ記メモリからの読出しデータをＯ
７＾変換して、上記乗算型Ａ／［１変換器に基準信号と
して与えてＡ／Ｄ変換するようにしたものである。
式に関するもので、撮像素子で読取った画像信号をＡ／
口変換して画像処理する場合１乗算！！Ｊ、Ａ／［１変
換器を用いて１−記Ａ／Ｄ変換を行なうと共に、最初に
画像のない状ＩＢでラフスキャン的に読取った信号のｔ
消化されたへ／口変換値をメモリに記憶しておき、次に
画像を読取る時に、Ｌ記メモリからの読出しデータをＯ
７＾変換して、上記乗算型Ａ／［１変換器に基準信号と
して与えてＡ／Ｄ変換するようにしたものである。
（発明の実施例）
この発明のシェーディング補正は、第１図に示すような
構成で実現される。すなわち、イメージセンサｌの読取
信号はバッファ２を経て乗算型Ａ１０変換器３に入力さ
れ、 Ａ／Ｅｌ変換器３の出力ＰＳはシェーディング補
正用の画像信号として出力されると共に、ディジタル型
の１平滑化回路１０に人力され、ディジタル的に平滑さ
れた信号ＰＳＡがスイッチ６を経てメモリ７に記憶され
るようになっている。このメモリ７へのシェー −ディ
ングデータ登録時においては１画像のない状■５でラフ
スキャンによって、たとえば第３図の（ｉ−１）、ｉの
ような１ｃｍ間隔といったラフなサンプリングで読取る
。ここで、 −（メージセンサが８ドツト／膳履の分
解能であれば８０ドツト毎、１６ドツ） ／ｍｓの分解
能であれば１８０ ドツト毎というサンプリングとな
る０乗算型Ａ／Ｄ ｆ換器３は、スイッチ回路４からの
基準信号ＲＶを被乗算イ１として、バッファ３！の出力
をＡ／口変換する。
構成で実現される。すなわち、イメージセンサｌの読取
信号はバッファ２を経て乗算型Ａ１０変換器３に入力さ
れ、 Ａ／Ｅｌ変換器３の出力ＰＳはシェーディング補
正用の画像信号として出力されると共に、ディジタル型
の１平滑化回路１０に人力され、ディジタル的に平滑さ
れた信号ＰＳＡがスイッチ６を経てメモリ７に記憶され
るようになっている。このメモリ７へのシェー −ディ
ングデータ登録時においては１画像のない状■５でラフ
スキャンによって、たとえば第３図の（ｉ−１）、ｉの
ような１ｃｍ間隔といったラフなサンプリングで読取る
。ここで、 −（メージセンサが８ドツト／膳履の分
解能であれば８０ドツト毎、１６ドツ） ／ｍｓの分解
能であれば１８０ ドツト毎というサンプリングとな
る０乗算型Ａ／Ｄ ｆ換器３は、スイッチ回路４からの
基準信号ＲＶを被乗算イ１として、バッファ３！の出力
をＡ／口変換する。
又、イメージセンサｌは駆動回路９で駆動され、アドレ
ス発生回路８も駆！助回路９からのクロック信ｓｔａｇ
によって、サンプリングのタイミング信号ＳＰ及びこれ
に同期したメモリ７へのデータの書込み及び読出の７ド
レス信ｔ）を発生するようになっている。そして、原稿
等を読取る時にメモリ７から読出されたシェーディング
補正用のデータは、 Ｄ／Ａ変換′ＪＡ５でアナログ信
号に変換されてスイッチ回路４に人力され、その接点ａ
を介してＡ／口変換器３に基準信号−ＲＶとして人力さ
れるようになっている。なお、スイッチ回路４は接点ａ
及びｂをイＩし、図示しない制御装置によって切換えら
れるようになっており、ｂＪａ点に切換えられると所定
の電圧が基準信号ＲＶとして出力されるようになってい
る。
ス発生回路８も駆！助回路９からのクロック信ｓｔａｇ
によって、サンプリングのタイミング信号ＳＰ及びこれ
に同期したメモリ７へのデータの書込み及び読出の７ド
レス信ｔ）を発生するようになっている。そして、原稿
等を読取る時にメモリ７から読出されたシェーディング
補正用のデータは、 Ｄ／Ａ変換′ＪＡ５でアナログ信
号に変換されてスイッチ回路４に人力され、その接点ａ
を介してＡ／口変換器３に基準信号−ＲＶとして人力さ
れるようになっている。なお、スイッチ回路４は接点ａ
及びｂをイＩし、図示しない制御装置によって切換えら
れるようになっており、ｂＪａ点に切換えられると所定
の電圧が基準信号ＲＶとして出力されるようになってい
る。
（／消化回路ｌＯの詳細は例えば第２図に示すようにな
っており、画像信号ＰＳはサンプリングのタイミング信
号ＳＰによってラッチ１８でサンプリングされた後、ラ
ッチ１４及び加算器ｉ３に人力されると共に、ｌ走査ラ
イン中のナンプリングｆ−タ数に対応した段数のシフト
レジスタ１６に人力され、現サンプリングラインのデー
タはラッチ１４で１ビツトだけ〃延されて加算器１３で
加算される。又、■サンプリングライン分だけ〃れて出
力されるシフトレジスタ１Ｂの出力データは加′ｃｔ器
！２に人力されると共に、ラッチ！５で１ビツト遅れて
加算器１２に人力されるようになっている。加算器１２
及び１３で加算された各サンプリングライン毎のデータ
は、更に加算器１１で加算され、ラッチ１７を経て平滑
化されたサンプリング画像信号ＰＳ＾として出力される
ようになっている。尚、ラッチ１４，１５．１７及びシ
フトレジスタ１６は所定周波数のサンプリングのタイミ
ング信号ＳＰに同期して駆動されるようになっている。
っており、画像信号ＰＳはサンプリングのタイミング信
号ＳＰによってラッチ１８でサンプリングされた後、ラ
ッチ１４及び加算器ｉ３に人力されると共に、ｌ走査ラ
イン中のナンプリングｆ−タ数に対応した段数のシフト
レジスタ１６に人力され、現サンプリングラインのデー
タはラッチ１４で１ビツトだけ〃延されて加算器１３で
加算される。又、■サンプリングライン分だけ〃れて出
力されるシフトレジスタ１Ｂの出力データは加′ｃｔ器
！２に人力されると共に、ラッチ！５で１ビツト遅れて
加算器１２に人力されるようになっている。加算器１２
及び１３で加算された各サンプリングライン毎のデータ
は、更に加算器１１で加算され、ラッチ１７を経て平滑
化されたサンプリング画像信号ＰＳ＾として出力される
ようになっている。尚、ラッチ１４，１５．１７及びシ
フトレジスタ１６は所定周波数のサンプリングのタイミ
ング信号ＳＰに同期して駆動されるようになっている。
このような構成において、最初に画像が無い状ｆＬでの
回路系及び光学系をイメージセンサｌでラフスキャンに
よって読取り、その状１ａの読取信号をバッファ２を経
てＡ／Ｄ変換′ＪＡ３に人力する。この場合、制御装置
によってスイッチ回路４はｂ接点に切換えられると共に
、スイッチ６はオンされており、Ａ／Ｄ変！！！！！！
３の基準信号ＲＶはスイッチ回路４のｂ接点を経て所定
ｆ内が与えられ、この＾／［）変換器３の出力がＩＩｔ
滑化消化ｌＯに入力され、平滑化回路ＩＯの出力ＰＳ＾
はメモリ７に所定のアドレス順に記憶される。平滑化回
路１０はラッチ１４及び加算器１３で、第３図に示すｉ
走査ラインのＤ及びＥの画素のデータを加算し、シフト
レジスタ１８で１ライン遅れて出力される（ｉ −１）
の走査ラインＡ及びＢの画素のデータをラッチ１５を介
して加算器１２で加算する。加′ｆｌ泰１２及び１３の
加算値（Ａ ＋ Ｂ）及び（Ｄ ＋ Ｅ）は加算器１１
に人力されるので、ラッチ１７でビットデータを２ビツ
トシフトしてたとえば１／４にすれば、ラッチ１７の出
力ＰＳ＾は（＾＋ Ｂ ＋ ［１−Ｅ）／４となり、こ
の演算結果は領域＾Ａにおける平滑化された代表値、即
ち補正を行なう際の基準信号となる。同様に画、ＩＢに
対しては、 （Ｂ ＋ Ｃ４Ｅ ＋ Ｆ）／４となっ
て領域ＢＢにおける基準信号として出力される。このよ
うな平滑化されたディジタル信号がスイッチ６を経てメ
モリ７に順次記憶されることになる。このようにして、
画像が無い状！！（での光学系のへ／口変換値をメモリ
７に記憶した後、制御装置によってスイッチ６をオフに
すると共に、スイッチ回路４の接点をｂからａにすＪ換
える。
回路系及び光学系をイメージセンサｌでラフスキャンに
よって読取り、その状１ａの読取信号をバッファ２を経
てＡ／Ｄ変換′ＪＡ３に人力する。この場合、制御装置
によってスイッチ回路４はｂ接点に切換えられると共に
、スイッチ６はオンされており、Ａ／Ｄ変！！！！！！
３の基準信号ＲＶはスイッチ回路４のｂ接点を経て所定
ｆ内が与えられ、この＾／［）変換器３の出力がＩＩｔ
滑化消化ｌＯに入力され、平滑化回路ＩＯの出力ＰＳ＾
はメモリ７に所定のアドレス順に記憶される。平滑化回
路１０はラッチ１４及び加算器１３で、第３図に示すｉ
走査ラインのＤ及びＥの画素のデータを加算し、シフト
レジスタ１８で１ライン遅れて出力される（ｉ −１）
の走査ラインＡ及びＢの画素のデータをラッチ１５を介
して加算器１２で加算する。加′ｆｌ泰１２及び１３の
加算値（Ａ ＋ Ｂ）及び（Ｄ ＋ Ｅ）は加算器１１
に人力されるので、ラッチ１７でビットデータを２ビツ
トシフトしてたとえば１／４にすれば、ラッチ１７の出
力ＰＳ＾は（＾＋ Ｂ ＋ ［１−Ｅ）／４となり、こ
の演算結果は領域＾Ａにおける平滑化された代表値、即
ち補正を行なう際の基準信号となる。同様に画、ＩＢに
対しては、 （Ｂ ＋ Ｃ４Ｅ ＋ Ｆ）／４となっ
て領域ＢＢにおける基準信号として出力される。このよ
うな平滑化されたディジタル信号がスイッチ６を経てメ
モリ７に順次記憶されることになる。このようにして、
画像が無い状！！（での光学系のへ／口変換値をメモリ
７に記憶した後、制御装置によってスイッチ６をオフに
すると共に、スイッチ回路４の接点をｂからａにすＪ換
える。
このような状ｆ５で、次にイメージセンサ１が必要とす
る原稿等の画像を同一・の条件で全画素毎に読取り、こ
の時の画像信！）を全てバッファ２を経てＡ／Ｄ変換器
３に人力する。これとＪ（に、アト１／ス発生回路８を
介してメモリ７から先に記憶しているサンプリングデー
タを順次同期して読出し、Ｏ／Ａ変換′ｊＡ５でアナロ
グ信号に変換して後に、スイッチ回路４のａｌａ点を経
てＡ／［１変Ｆ９！器３の）＾準信号ＲＶとする。この
ようにすると、Ａ／Ｄ変換器３では既に記憶されている
画像の無い状ｆＬでの、４Ｉ−滑止された信号を）、ｔ
ｉ準信号ＲＶとして、乗算することによってＡ／Ｄ変換
することになるので、Ａ／Ｄ変換器３の出力ＰＳは自〃
Ｊ的にシェーディング補１１−されたレベルにな尚、−
ト述の実施例では口／Ａ変換器５の出力をそのままスイ
ッチ回路４に入力して基準信号ＲＶとしているが、ｍ４
図に示すようにローパスフィルタ２０を挿入して信号を
平滑化してγえるようにしても良い、これにより、サン
プリングデータを平滑化することができる。又、ｆ消化
回路ｌＯは第２図で４画素のｆ均をとる場合を例にあげ
たが、２画素の１Ｌ均で１１Ｌｍ化するようにしても良
ぐ、 ・口、メモリ７に記憶してから平滑化の演算処理
を行なって再記憶するようにしても良い。
る原稿等の画像を同一・の条件で全画素毎に読取り、こ
の時の画像信！）を全てバッファ２を経てＡ／Ｄ変換器
３に人力する。これとＪ（に、アト１／ス発生回路８を
介してメモリ７から先に記憶しているサンプリングデー
タを順次同期して読出し、Ｏ／Ａ変換′ｊＡ５でアナロ
グ信号に変換して後に、スイッチ回路４のａｌａ点を経
てＡ／［１変Ｆ９！器３の）＾準信号ＲＶとする。この
ようにすると、Ａ／Ｄ変換器３では既に記憶されている
画像の無い状ｆＬでの、４Ｉ−滑止された信号を）、ｔ
ｉ準信号ＲＶとして、乗算することによってＡ／Ｄ変換
することになるので、Ａ／Ｄ変換器３の出力ＰＳは自〃
Ｊ的にシェーディング補１１−されたレベルにな尚、−
ト述の実施例では口／Ａ変換器５の出力をそのままスイ
ッチ回路４に入力して基準信号ＲＶとしているが、ｍ４
図に示すようにローパスフィルタ２０を挿入して信号を
平滑化してγえるようにしても良い、これにより、サン
プリングデータを平滑化することができる。又、ｆ消化
回路ｌＯは第２図で４画素のｆ均をとる場合を例にあげ
たが、２画素の１Ｌ均で１１Ｌｍ化するようにしても良
ぐ、 ・口、メモリ７に記憶してから平滑化の演算処理
を行なって再記憶するようにしても良い。
（発明の効果）
以［、のようにこの発明のシェーデング補ＩＥ方式によ
れば１画像の無い状１１でメモリに記憶したデータを乗
算型Ａ／Ｄ変換器の基準信号としてγ、えるようにして
いるので、筒中な回路構成でしかも高速に回路系や光学
系のシェーディングを補１１−することが＋４能となる
。
れば１画像の無い状１１でメモリに記憶したデータを乗
算型Ａ／Ｄ変換器の基準信号としてγ、えるようにして
いるので、筒中な回路構成でしかも高速に回路系や光学
系のシェーディングを補１１−することが＋４能となる
。
第１図はこの発＋５１方式を実現する回路の一例を示す
ブロック構成図、第２図はその平滑化回路の−・例を示
す図、第３図は＋１滑化を説明するための画素図、第４
図はこの発ＩＪＪの他の例を示す一部回路構成図、第５
図及び第６図はそれぞれ従来のシェーディング補出回路
の・例を示すブロック構成図である。 ｌ・・・イメージセンサ、２・・・バッファ、３・・・
乗算をＡ／Ｄ変換塁、４・・・スイッチ回路、５・・・
Ｄ／Ａ変換器、６・・・スイッチ、７・・・メモ・ｌ、
８・・・アドレス発生回路、９・・・駆動回路、１０・
・・平滑化回路、２０・・・ローパスフィルタ、３０・
・・イメージセンナ、３２・・・アナログ演算回路、３
７・・・ディジタル演算回路。 出願人代理人 安 形 雄 三 Ｃ１ｒＬ ｂ ３ 図
ブロック構成図、第２図はその平滑化回路の−・例を示
す図、第３図は＋１滑化を説明するための画素図、第４
図はこの発ＩＪＪの他の例を示す一部回路構成図、第５
図及び第６図はそれぞれ従来のシェーディング補出回路
の・例を示すブロック構成図である。 ｌ・・・イメージセンサ、２・・・バッファ、３・・・
乗算をＡ／Ｄ変換塁、４・・・スイッチ回路、５・・・
Ｄ／Ａ変換器、６・・・スイッチ、７・・・メモ・ｌ、
８・・・アドレス発生回路、９・・・駆動回路、１０・
・・平滑化回路、２０・・・ローパスフィルタ、３０・
・・イメージセンナ、３２・・・アナログ演算回路、３
７・・・ディジタル演算回路。 出願人代理人 安 形 雄 三 Ｃ１ｒＬ ｂ ３ 図
Claims (4)
- （１）撮像素子で読取った画像信号をＡ／Ｄ変換して画
像処理する場合、乗算型Ａ／Ｄ変換器を用いて前記Ａ／
Ｄ変換を行なうと共に、最初に画像のない状態でラフス
キャン的に読取った信号のＡ／Ｄ変換値をメモリに記憶
しておき、次に画像を読取る時に、前記メモリからの読
出データをＤ／Ａ変換して、前記乗算型Ａ／Ｄ変換器に
基準信号として与えてＡ／Ｄ変換するようにしたことを
特徴とする画像処理方式。 - （２）前記メモリへの記憶に際して前記Ａ／Ｄ変換値を
平滑化するようにした特許請求の範囲第１項に記憶の画
像処理方式。 - （３）前記読出データを平滑化して、前記基準信号とす
るようにした特許請求の範囲第１項に記載の画像処理方
式。 - （４）前記撮像素子がイメージセンサである特許請求の
範囲第１項に記憶の画像処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60272931A JPS62132478A (ja) | 1985-12-04 | 1985-12-04 | 画像処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60272931A JPS62132478A (ja) | 1985-12-04 | 1985-12-04 | 画像処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62132478A true JPS62132478A (ja) | 1987-06-15 |
Family
ID=17520754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60272931A Pending JPS62132478A (ja) | 1985-12-04 | 1985-12-04 | 画像処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62132478A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0472868A (ja) * | 1990-07-12 | 1992-03-06 | Nisca Corp | 画像処理装置及び方法 |
| JPH05167846A (ja) * | 1991-12-12 | 1993-07-02 | Sankyo Seiki Mfg Co Ltd | イメージセンサ等のシェーディング補正装置 |
-
1985
- 1985-12-04 JP JP60272931A patent/JPS62132478A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0472868A (ja) * | 1990-07-12 | 1992-03-06 | Nisca Corp | 画像処理装置及び方法 |
| JPH05167846A (ja) * | 1991-12-12 | 1993-07-02 | Sankyo Seiki Mfg Co Ltd | イメージセンサ等のシェーディング補正装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5563713A (en) | Image processing method and apparatus with adding of a white outline to an outline of a character image | |
| JPS62132478A (ja) | 画像処理方式 | |
| JPH05122577A (ja) | ビデオカメラ装置 | |
| JPS59167772A (ja) | 画像デ−タ回転装置 | |
| JPH09200550A (ja) | 画像処理システム | |
| KR100291192B1 (ko) | 파이프라인된 부분 선형 근사 방식을 이용한 감마 보정 장치 | |
| JPS63314988A (ja) | ビデオレ−ト色抽出装置 | |
| JP2965350B2 (ja) | イメージセンサの誤差成分補正装置 | |
| JPS5836904B2 (ja) | 図形編集処理方式 | |
| JP2853160B2 (ja) | 高解像度画像読み取り回路 | |
| JPH10136210A (ja) | 画像データの階調補正方法および装置 | |
| JP3278321B2 (ja) | 画像処理装置 | |
| JPS5997274A (ja) | マルチム−ブ画像効果装置 | |
| JPH0527702A (ja) | 液晶表示装置 | |
| JPH03265368A (ja) | 画像処理装置 | |
| JPS60237790A (ja) | コンバ−ゼンス補正装置 | |
| JPH06189160A (ja) | デジタルガンマ補正装置 | |
| JPH04238464A (ja) | 階調補正カーブ入力方法 | |
| JPH06164922A (ja) | 画像読取装置 | |
| JPS603271A (ja) | 多階調記録装置 | |
| JP2005064758A (ja) | 撮像装置及びその制御方法 | |
| JPH03184469A (ja) | 黒基準レベル補正装置 | |
| JPS646587B2 (ja) | ||
| JPS62252267A (ja) | 拡大縮小処理回路を有する画像処理装置 | |
| JPH0287872A (ja) | 光学読取装置 |