JPS60237790A - コンバ−ゼンス補正装置 - Google Patents

コンバ−ゼンス補正装置

Info

Publication number
JPS60237790A
JPS60237790A JP9494884A JP9494884A JPS60237790A JP S60237790 A JPS60237790 A JP S60237790A JP 9494884 A JP9494884 A JP 9494884A JP 9494884 A JP9494884 A JP 9494884A JP S60237790 A JPS60237790 A JP S60237790A
Authority
JP
Japan
Prior art keywords
circuit
screen
field memory
data
convergence correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9494884A
Other languages
English (en)
Inventor
Hisatomo Watanabe
渡辺 尚友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9494884A priority Critical patent/JPS60237790A/ja
Publication of JPS60237790A publication Critical patent/JPS60237790A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野] この発明は、カラーテレビジョン受像機等におけるコン
バーゼンス補正装置に関し、特に、ディジタル技術が用
いられて、精度良く調整できるように改良されたコンバ
ーゼンス補正装置に関するものである。
[従来技術] 従来、この種の装置によるコンバーゼンスの補正は、画
面上に第1図に示すようなテストパターンを移し、この
テストパターンの縦横の各交差点ごとのコンバーゼンス
補正量のデータを、ディジタル的に1フイールドメモリ
に書込み、このデータを読出して、ディジタル・アナロ
グ変換し、コンバーゼンス補正を行なうようにしていた
第2図は、そのような従来のコンバーゼンス補正装置の
一例を示すブロック図である。図において、(1)は、
第1図に示すテストパターンを発生するテストパターン
発生回路、(2)はコントロールパネルで、操作者が画
面上の成る点を調整しようとするとき、画面上のテスト
パターンに重畳して映し出されるカーソル(図示せず)
を水平垂直方向に移動させるカーソルキー(2a)と、
テストパターン内の調整点に対応してディジタル値で示
されるコンバーゼンス補正量を増減させるデータ書込キ
ー〈2b)とで構成されている。
カーソルキー(2a)は、可逆カウンタで構成される書
込アドレス発生回路(3)に接続されている。この回路
(3)の出力は、テストパターン発生回路(1)とマル
チプレクサ(4)の一方入力端子とに与えられる。マル
チプレクサ(4)の他方の入力端子には、読出アドレス
発生回路(7)が接続されている。データ書込キー(2
b)は、可逆カウンタで構成される書込データ発生回路
(5)に接続され、この回路(5)の出力端子は1フイ
ールドメモリ(6)のデータ入力端子に接続されている
。他方、1フイールドメモリ(6)のアドレス入力端子
には、上記マルチプレクサ(4)の出力端子が接続され
ている。
(8)は読出/書込制御回路で、この回路の出力は1フ
イールドメモリ(6)の読出/書込端子に与えられる。
そして、1フイールドメモリ(6)のデータ出力端子は
、1ラインメモリ(9)の入力端子と垂直内挿回路(1
o)の一方の入力端子に接続されている。
1ラインメモリ(9)の出力は垂直内挿回路く10)の
他方の入力端子に与えられる。この垂直内挿回路(10
)の出力は、ディジタル/アナログ変換器(11)によ
りアナログ値に変換され、さらに低域フィルタ(12)
により平滑されて出力される。そして、この出力は、増
幅された後、受像機のコンバーゼンスコイル(図示せず
)に供給される。
なお、第2図では省略されているが、赤、緑。
青、青−ラテラル(青色のラテラル方向の調整)の各コ
ンバーゼンスコイルに補正電流を供給するため、図示の
(1)(2>(3)を除(各ブロック回路が4系統備え
られている。
次に、1フイールドメモリ(6)へのデータ書込動作に
ついて説明をする。
テストパターン発生回路(1)によって、第1図に示す
ようなテストパターン(格子画像)が画面上に映し出さ
れる。この画面を見ながら、コントロールパネル(2)
のカーソルキー(2a)で、調整したい交差点が選択さ
れる。カーソルキー(2a)の出力信号は、書込アドレ
ス発生回路(3)の出力を変化させ、この出力がマルチ
プレクサ〈4)により選択されて、1フイールドメモリ
(6)に与えられる。そして、1フイールドメモリ(6
)において、画面上の交差点に対応したアドレスが指定
される。
次に、たとえば赤のコンバーゼンス補正の場合は、デー
タ書込キー(2b)の赤のキーが操作される。このキー
の出力は、書込データ発生回路(5)出力を変化させる
。そして、その出力がカーソルキー(2a)によって指
定された1フイールドメモリ(6)のアドレスに書込ま
れる。
この書込みは、第1図に示すような画面を表示しながら
行なわれる。このICめ、1フイールドメモリ(6)の
制御は、読出/11込制御回路(8)によって、書込デ
ータが与えられるカーソルキー(2)によって選択され
た調整点だけが書込みの瞬間にだけ書込モードとされ、
その他の点は続出モードとなるように制御される。
すなわち、読出/書込制御回路(8)は、1フイールド
メモリ(6)のカーソルキー(2a)により選択された
調整点を、受像機が走査するタイミングで、かつ、デー
タ書込キー(2b)が押された瞬間のタイミングで、瞬
間的に書込モードにする。そして、それ以外の点および
その瞬間以外は、1フイールドメモリ(6)を読出モー
ドに制御する。それゆえ、1フイールドメモリ(6)の
内容は、続出アドレス発生回路(7)によって指定され
るアドレス順次に、1ラインメモリ(9)および垂直内
挿回路(10)に与えられ、最終的に受像機の画面上に
表示されるのである。
以下同様にして、赤、緑、青のラジアル方向および青の
ラテラル方向について、画面上の全交差点の調整が行な
われ、1フイールドメモリ(6)に、各アドレスに対応
した調整点のデータが書込まれる。
次に、このようにして1フイールドメモリ(6)に書込
まれたコンバーゼンス補正データの読出モードについて
説明をする。
このモードのときは、1フイールドメモリ(6)は、読
出/11込制御回路(8)により、読出モードとされて
いる。それゆえ、マルチプレクサ(4)を介して与えら
れる読出アドレス発生回路(7)の出力により指定され
る画面上の各交差点に対応したデータが、受像機の走査
速度に応じて順に読出されることになる。
ところで、1フイールドメモリ(6)には、第1図に示
すテストパターンの各交差点に対応した点の調整データ
しか記憶されていない。それゆえ、垂籠方向の各交差点
間にある走査線ごとの補間を行なわなければならない。
この補間を行なうのが、垂直内挿回路(1o)である。
今、たとえば、1フイールドメモリ(6)から、第1図
に示すテストパターンの横線の第1列目の各交差点デー
タが読出され、1ラインメモリ(9)に記憶された後、
1フイールドメモリから、第2列目の各交差点データが
読出されたとする。それに応じ、垂直内挿回路(10)
は、上記第1列目と第2列目とのデータの差をめ、これ
を第1列目と第2列目の間にある走査線の数で除算し、
その商を第1列目のデータに次々と加算していくことに
より、各走査線に対応する補間データがめられる。
こうして得られた垂直内挿回路(10)の出力信号は、
ディジタル/アナログ変換器(11)でアナログ量に変
換され、低域フィルタ(12)で平滑され、さらに図示
しない増幅回路で増幅された後、受像機のコンバーゼン
スコイル(図示せず)に供給される。
なお、これらの動作は、前述のように、赤、緑。
青、青−ラチラルのそれぞれについて行なわれる。
以上説明した従来のコンバーゼンス補正装置では、上述
のごとく受像機の画面内のコンバーゼンス補正量は正し
くめられるが、画面最外周で格子状の交点のない部分は
、コンバーゼンス補正データが1フイールドメモリ(6
)に記憶されていないため、その部分におけるコンバー
ゼンスのずれ量が大きくなるという欠点があった。
[発明の概要] それゆえに、この発明は、上述のような従来の装置の欠
点を除去するためになされたもので、1フイールドメモ
リの容量を増加することなしに、受像機の左右両外周の
コンバーゼンスのずれ量を少なくでき、精度の良いコン
バーゼンス補正が行なえるコンバーゼンス補正装置を提
供することを目的としている。
[発明の実施例] 以下、図面を参照して、この発明の一実施例の説明をす
る。
第3図は、この発明の一実施例の構成ブロック図である
。図において、(13)は水平外挿回路であり、この回
路(13)が1フイールドメモリ(6)と1ラインメモ
リ(9)および垂直内挿回路(10)との間に挿入され
ていることが、この実施例の特徴である。すなわち、第
2図において説明した従来のコンバーゼンス補正回路に
対し、新たに水平外挿回路(13)を、上述のように備
えたことが、この実施例の特徴である。したがって、従
来装置と同一構成の部分は、同一番号を付し、ここでの
説明は省略する。
次に、第4図は、上述の水平外挿回路(13)の具体的
構成の一例を示すブロック図である。図において、(1
3a )(13b )(13C)(13d )(13e
 )は、たとえば、シフトレジスタのようなレジスタで
あって、各段のレジスタの出力端子は次段のレジスタの
入力端子にそれぞれ接続され、順次信号が与えられるよ
うにされている。
第ルジスタ(13a)の入力端子には、1フイールドメ
モリ(6)(第3図参照)から読出された信号(a )
が印加される。第ルジスタ(13a)の出力(b)と第
2レジスタ(13b)の出力(C)とは、第1減算回路
(13f)の両入力端子にも与えられるように回路が接
続されている。さらに、第1減算回路(13”f)の出
力お第2レジスタ(13b)の出力(0)は、第1加算
回路(13!I+)の両入力端子にも与えられるように
、回路接続されている。
また、第4レジスタ(13d>の出力(e )と第5レ
ジスタ(13e)の出力(f)とは、第2減算回路(1
3h)’の両入力端子に与えられ、さらに、第2減算回
路(13h)の出力と第4レジスタ(13d)の出力(
e )は、第2加算回路(13i)の両入力端子に与え
られるように、回路が接続されている。
そして、第3レジスタ(13C)の出力(d >と第1
加算回路(13a)の出力と第2加算回路(13i)の
出力とは、ゲート回路群(13j)の一方の入力端子に
与えられるように接続されている。このゲート回路群(
13i )の他方の入力端子には、タイミングパルス発
生回路(13k>の出力が印加されるようにされている
そして、ゲート回路群<13j)の出力は、受像機の画
面内の各ラインごとのデータと画面外の左右両側の各ラ
インごとのデータとを含む出力信号<a )として、次
段の1ラインメモリ(9)および垂直内挿回路(10)
(第3図参照)に与えられるようにされている。
第5図は、第4図に示す各信号のタイミングを表わす。
第5図における(’a)〜(g>は、第4図に示す各信
号(a )〜(9)である。また、(h)は、時間を示
している。
第6図は、この実施例の概要を示す図であり、特に第6
図(a )は受像機の画面上に映し出されたパターンを
示し、画面周辺の点(左右に配置された上下に並ぶ点)
は、水平外挿回路(13)(第3図参照)の演算により
められる調整点である。また、第6図(b)は、画面内
の任意の1ラインのコンバーゼンス補正電流を示し、a
、より89は、画面を見ながら手動調整により得られれ
たものであり、aQ とale とは、水平外挿回路(
13)によりめられるものである。
次に、第5図および第6図を参照して、第3図および第
4図に示すこの発明の一実施例の回路の特徴となる動作
について説明をする。
1フイールドメモリ(6)へのデータ書込動作は、第2
図に示す従来の装置と全く同様に行なわれる。
また、1フイールドメモリ(6)に書込まれたコンバー
ゼンス補正データの読出モードにおいても、従来装置と
同様に、1フイールドメモリ(6)は読出/書込111
ti11回路(8)により読出モードに制御され、続出
アドレス発生回路(7)によって発生されたアドレスが
、マルチプレクサ(4〉を介して与えられ、上記指定ア
ドレスの内容が次々と絖、出されていく。この読出され
た信号(a)は、水平外挿回路(13)に与えられる。
水平外挿回路(13)における各レジスタ(13a)〜
(13e)では、受像機の走査速度の整数倍に同期した
クロックパルスによって、データが1ビツトずつ転送さ
れる。
今、第5図に示す時間t、よりj4、j7よりtriお
よびj+8では、タイミングパルス発生回路(13k)
により発生されるパルスによって、ゲート回路群(13
j)がレジスタ(13C)の出力信号(d )を取り込
み、信号a、〜a9を得る。
減算回路(1,3f)と加算回路(13111)および
減算回路(23h)と加算回路(131)では、常時、
演算が行なわれており、加算回路(13g)および(1
3i)からゲート回路群(13j)へ与えられる信号は
、一般式で次のようになる。すなわち、 加算回路(ill)の出力は、 (an−an−+)+an″2cln an−+また、
加算回路(13i)の出力は、 (a n a n−+) +a o−2a n −a 
n−1となる。ここに、nは自然数である。
ゲート回路群(13J)は、タイミングパルス発生回路
(13k>から所定のタイミングパルスが与えられたと
き、上述の各加算回路(13g>(13i)の出力を取
り込む。すなわち、第5図における時mt6とtj7で
は、加算回路(13g)の出力であるa o (−(a
 +、−a 2)+a 。
−2a、−a2)を得る。また、時間1sとt。
6では、加算回路(131)の出力であるa+Q(−(
a9−a6)+as〜2as aa)を得るのである。
さらに、ゲート回路群(13j)では、こうして取り込
んだaO+a+〜a、およびa+0の論理和をとり、出
力信号として、第5図に示す<Q )を出力するのであ
る。
以上のようにして、第6図(a )に示す画面最外周の
左右両端の補間がなされた出力信号(9)が、1ライン
メモリ(9)および垂直内挿回路(10)に与えられる
。そして、これらの回路では、第2図で説明したと同様
の動作によって走査線ごとの補間が行なわれ、l&終的
に第6図(b )に示すようなコンバーゼンス補正電流
が、受像機のコンバーゼンスコイル(図示せず)に与え
られるのである。
なお、上記実施例の説明では、テレビジョン受像機のコ
ンバーゼンス補正について説明したが、複数の投射型費
l11tを用いた投射型ビデオプロジェクタに対しても
、同様に適用することができる。
[発明の効果] 以上のように、この発明によれば、画面内の調整点に対
応して、1フイールドメモリにデータを書込み、テレビ
ジョン信号の走査速度に従って画面内のデータを読出し
、同時に、この画面内データを用いて画面外の左右両端
のデータを演算によりめ、これらの画面内外のデータを
次段の回路へ送り出すようにしたので、画面の左右両端
に対応するデータを1フイールドメモリに書込む必要が
なく、少ないメモリ容量で構成することができる。また
、画面の左右両端のlll整が不要であるため、コンバ
ーゼンス補正の調整に要する時間が短縮できると同時に
、補正精度の高い装置とすることができる。
【図面の簡単な説明】
第1図は、コンバーゼンス補正調整のために、受像機の
画面に映し出されるテストパターンである。第2図は、
従来のディジタル式コンバーゼンス補正装置の構成ブロ
ック図である。第3図は、この発明の一実施例によるコ
ンバーゼンス補正装置の構成ブロック図である。第4図
は、第3図に示すブロック回路の中の水平外挿回路(1
3)の具体的構成の一例を示すブロック図である。第5
図は、第4図に示す回路の各信号のタイミング図である
。第6図は、受像機の画面に映し出されるテストパター
ンとそれに対応した任意の゛1ラインのコンバーゼンス
補正電流の波形図である。 図において、(1)はテストパターン発生回路、(3)
は書込アドレス発生回路、(4)はマルチプレクサ、(
5)は書込データ発生回路、(6)は1フイールドメモ
1ハ (7)は続出アドレス発生回路、(8)は書込/
読出制御回路、(11)はディジタル/アナログ変換回
路、(12)は低域フィルタ、(13)は水平外挿回路
である。 なお、図中、同一符号は同一または相当する部分を示す
。 代 理 人 大 岩 増 雄 第1図 第2図 r 2ζ 第3図 第5図 (f) aasagay gas −−a+ 2 sa
 ascLgatasas−(9) ac as s 
ao + t sa+ sag 7 1a!aIlaa
al(h) t+ t2 t3 t4ts ti t7
 ts fs tmtn t+2?11 tnj+sj
mtryi+a第6図 1 晶面外−十−画面内一中一邑面外 I 1 1 1 時間 昭和 年 月 日 1、事件の表示 特願昭59−94948号3、補正を
する者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目2番3号名 称 
(601)三菱電機株式会社 代表者片山仁八部 1、代理人 住 所 東京都千代田区丸の内二丁目2番3号5、補正
の対象 明細書の発明の詳細な説明の欄 6、補正の内容 (1) 明細書第14頁第5行のr2311 Jをr1
3hJに補正する。 (2) 明細書第14頁第11行のr(an−a n−
+) +a n −2a n a n−+Jを下記のよ
うに補正する。 記 (a n −a n+1 ) +a n = 2a n
 ain以上

Claims (2)

    【特許請求の範囲】
  1. (1)コンバーゼンス補正量を記憶する1フイールドメ
    モリと、 画面内の調整点を選択し、これに対応した点のコンバー
    ゼンス補正量を前記1フイールドメモリに書込む手段と
    、 テレビジョン信号の走査速度に従って、前記1フイール
    ドメモリに書込まれた画面内袖正量を読出す手段と、 前記読出された画面内袖正量に基づいて、画面外の左右
    両端の補正量を前記テレビジョン信号の走査速度に従っ
    て順次演算する手段と、前記画面内と画面外左右両端の
    各補正量をテレビジョン信号の走査速度に従って時系列
    的に出力する手段とを備えることを特徴とする、コンバ
    ーゼンス補正装置。
  2. (2) 前記出力信号アナログ値に変換する手段をさら
    に備える、特許請求の範囲第1項記載のコンバーゼンス
    補正装置。
JP9494884A 1984-05-10 1984-05-10 コンバ−ゼンス補正装置 Pending JPS60237790A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9494884A JPS60237790A (ja) 1984-05-10 1984-05-10 コンバ−ゼンス補正装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9494884A JPS60237790A (ja) 1984-05-10 1984-05-10 コンバ−ゼンス補正装置

Publications (1)

Publication Number Publication Date
JPS60237790A true JPS60237790A (ja) 1985-11-26

Family

ID=14124164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9494884A Pending JPS60237790A (ja) 1984-05-10 1984-05-10 コンバ−ゼンス補正装置

Country Status (1)

Country Link
JP (1) JPS60237790A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100296276B1 (ko) * 1993-12-04 2001-11-26 구자홍 디지탈콘버젼스회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100296276B1 (ko) * 1993-12-04 2001-11-26 구자홍 디지탈콘버젼스회로

Similar Documents

Publication Publication Date Title
WO2000045367A1 (fr) Dispositif d'affichage d'images
JPH0767121A (ja) ディジタルコンバージェンス補正回路
JPS60237790A (ja) コンバ−ゼンス補正装置
JPH0646389A (ja) テレビ受像機における映像信号の補償装置
JPH0311151B2 (ja)
JPS5850882A (ja) デイジタルコンバ−ゼンス装置
JPS58101586A (ja) コンバ−ゼンス補正回路
JPS60237789A (ja) コンバ−ゼンス補正装置
JPS62135093A (ja) デイジタルコンバ−ゼンス装置
JP2520414B2 (ja) デイジタルコンバ−ゼンス回路
JP2781924B2 (ja) スーパーインポーズ装置
JP3049845B2 (ja) コンバーゼンス補正信号発生装置
JPS6019384A (ja) デイジタルコンバ−ゼンス補正装置
JP3509357B2 (ja) ディジタルコンバーゼンス装置
JPS60237791A (ja) コンバ−ゼンス補正装置
JP2610182B2 (ja) ビデオ走査周波数変換装置
JPS62132478A (ja) 画像処理方式
JPH01231580A (ja) 表示画面変換装置
JPS58215887A (ja) デイジタルコンバ−ゼンス補正装置
JPH0683294A (ja) 表示制御装置
JPS6382180A (ja) 映像信号変換装置
JPH099284A (ja) 表示制御装置
JPS6211387A (ja) デイジタルコンバ−ゼンス装置
JPS61293089A (ja) デイジタルコンバ−ゼンス補正装置
JPS622373A (ja) 自動色変化装置