JPS60237789A - コンバ−ゼンス補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、カラーテレビジョン受＊＊等におけるコン
バーゼンス補正装置に関し、特に、ディジタル技術が用
いられて精度良く調整できるように改良されたコンバー
ゼンス補正装置に関するものである。

［従来技術］ 従来、この種の装置によるコンバーゼンスの補正は、画
面上に第１図に示すようなテストパターンを移し、この
テストパターンの縦横の各交差点ごとのコンバーゼンス
補正量のデータを、ディジタル的に１フイールドメモリ
に書込み、このデータを読出して、ディジタル・アナロ
グ変換し、コンバーゼンス補正を行なうようにしていた
。

第２図は、そのような従来のコンバーゼンス補正装置の
一例を示すブロック図である。図において、（１）は、
第１図に示すテストパターンを発生す◆るテストパター
ン発生回路、（２）はコント′ロールパネルで、操作者
が画面上の成る点を調整しようとするとき、画面上のテ
ストパターンに重畳して映し出されるカーソル（図示せ
ず）を水平垂直方向に移動させるカーソルキー（２ａ）
と、テストパターン内の調整点に対応してディジタル値
で示されるコンバーゼンス補正量を増減させるデータ書
込キー（２ｂ）とで構成されている。

力−ンルキ−（２ａ）は、可逆カウンタで構成される書
込アドレス発生回路（３）に接続されている。この回路
（３）の出力は、テストパターン発生回路（１）とマル
チプレクサ（４）の一方入力端子とに与えられる。マル
チプレクサ（４）の他方の入力端子には、続出アドレス
発生回路（７）が接続されている。データ書込キー（２
ｂ）は、可逆カウンタで構成される書込データ発生回路
（５）に接続され、この回路（５）の出力端子は１フイ
ールドメモリ（６）のデータ入力端子に接続されている
。他方、１フイールビメモリ（６）のアドレス入力端子
には、上記マルチプレクサ（４）の出力端子が接続され
ている。

（８）は読出／書込制御回路で、この回路の出力は１フ
イールドメモリ（６）の読出／書込端子に与えられる。

そして、１フイールドメモリ（６のデータ出力端子は、
１ラインメモリ（９）の入力端子と垂直内挿回路（１０
）の一方の入力端子に接続されている。

１ラインメモリ（９）の出力は垂直内挿回路（１０）の
他方の入力端子に与えられる。この垂直内挿回路（１０
）の出力は、ディジタル／アナログ変換器（１１）によ
りアナログ値に変換され、さらに低域フィルタ（１２）
により平滑されて出力される。そして、この出力は、増
幅された後、受ｉ＊のコンバーゼンスコイル（図示せず
）に供給される。

なお、第２図では省略されているが、赤、緑。

青、青〜ラテラル（青色のラテラル方向の調整）の各コ
ンバーゼンスコイルに補正電流を供給するため、図示の
（１）（２＞（３）を除く各ブロック回路が４系統備え
られている。

次に、１フイールドメモリ（６）へのデータ書込動作に
ついて説明をする。

テストパターン発生回路（１）によって、第１図に示す
ようなテストパターン（格子画像）が画面上に映し出さ
れる。この画面を見ながら、コントロールパネル（２）
のカーソルキー（２ａ）で、調整したい交差点が選択さ
れる。カーソルキー（２ａ）の出力信号は、書込アドレ
ス発生回路（３）の出力を変化させ、この出力がマルチ
プレクサ（４）により選択されて、１フイールドメモリ
（６）に与えられる。そして、１フイールドメモリ（６
）において、画面上の交差点に対応したアドレスが指定
される。

次に、たとえば赤のコンバーゼンス補正の場合は、デー
タ書込キー（２ｂ）の赤のキーが操作される。このキー
の出力は、書込データ発生回路（５）出力を変化させる
。そして、その出力がカーソルキー（２ａ）によって指
定された１フイールドメモリ（６）のアドレスに書込ま
れる。

この書込みは、第１図に示すような画面を表示しながら
行なわれる。このため、１フイールドメモリ（６）の制
御は、読出／書込制御回路（８）によって、書込データ
が与えられるカーソルキー（２）によって選択された調
整点だけが書込みの瞬間にだ【す書込モードとされ、そ
の他の点は読出モードとなるように制御される。

すなわち、読出／書込制御回路（８）は、１フイールド
メモリ（６）のカーソルキー（２ａ）により選択された
調整点を、受像機が走査するタイミングで、かつ、デー
タ書込キー（２ｂ）が押されたｗ４１！Ｉのタイミング
で、瞬間的に書込モードにする。そして、それ以外の点
およびその瞬間以外は、１フイールドメモリ〈６）を続
出モードに制御する。それゆえ、１フイールドメモリ（
６）の内容は、続出アドレス発生回路（７）によって指
定されるアドレス順次に、１ラインメモリ（９）および
垂直内挿回路（１０）に与えられ、最終的に受像機の画
面上に表示されるのである。

以下同様にして、赤、緑、＊のラジアル方向および青の
ラテラル方向について、画面上の全交差点の調整が行な
われ、１フイールドメモリ（６）に、各アドレスに対応
した調整点のデータが書込まれる。

次に、このようにして１フイールドメモリ（６）に丹込
まれたコンバーゼンス補正データの続出モードについて
説明をする。

このモードのときは、１フイールドメモリ（６）は、続
出／ｌｌ副制御回路８）により、続出モードとされてい
る。それゆえ、マルチプレクサ（４）を介して与えられ
る続出アドレス発生回路（７）の出力により指定される
画面上の各交差点に対応したデータが、受像機の走査速
度に応じて順に読出されることになる。

ところで、１フイールドメモリ（６）には、第１図に示
すテストパターンの各交差点に対応した点の調整データ
しか記憶されていない。それゆえ、垂直方向の各交差点
間にある走査線ごとの補間を行なわなければならない。

この補間を行なうのが、垂直内挿回路（１０）である。

今、たとえば、１フイールドメモリ（６）から、第１図
に示すテストパターンの横線の第１列目の各交差点デー
タが読出され、１ラインメモリ（９）に記憶された後、
１フイールドメモリから、第２列目の各交差点データが
読出されたとする。それに応じ、垂直内挿回路（１０）
は、上記第１列目と第２列目とのデータの差をめ、これ
を第１列目と第２列目の間にある走査線の数で除算し、
その商を第１列目のデータに次々と加算していくことに
より、各走査線に対応する補間データがめられる。

こうして得られた垂直内挿回路（１０〉の出力信号は、
ディジタル／アナログ変換器（１１）でアナログ量に変
換され、低域フィルタ（１２）で平滑され、さらに図示
しない増幅回路で増幅された後、受像機のコンバーゼン
スコイル（日示せず）に供給される。

なお、これらの動作は、前述のように、赤、緑。

青、青−ラチラルのそれぞれについて行なわれる。

以上説明した従来のコンバーゼンス補正装置では、上述
のごとく受ｆ＃機の画面内のコンバーゼンス補正量は正
しくめられるが、画面最外周で格子状の交点のない部分
は、コンバーゼンス補正データが１フイールドメモリ（
６）に記憶されてぃないため、その部分におけるコンバ
ーゼンスのずれ量が大きくなるという欠点があった。

［発明の概要］ それゆえに、この発明は、上述のような従来の装置の欠
点を除去するためになされたもので、１フイールドメモ
リの容量を増加することなしに、受像機の上下両外周の
コンバーゼンスのずれ量を少なくでき、精度の良いコン
バーゼンス補正が行なえるコンバーゼンス補正装置を提
供することを目的としている。

［発明の実施例］ 以−■、図面を参照して、この発明の一実施例について
説明をする。

第３図は、この発明の一実施例の構成ブロック図である
。図において、（１３）は垂直外挿回路であり、この回
路（１３）が１フイ゛−ルドメモリ（６）と垂直内挿回
路（１０）との間に挿入されていることが、この実施例
の特徴である。なお、その他の構成は、従来の装置（第
２図に示す装置）と全く同一であり、同一部分には同一
番号を付して、ここでの説明は省略する。

第４図は、上記垂直内挿回路（１３）の具体的な構成の
一例を示すブロック図である。第４図における１フイー
ルドメモリ（６）と１ラインメモリ（９）とは、第３図
のものと全く同一であるが、この図では、説明を具体的
にするため、１フイールドメモリ（６）の出力端子と１
ラインメモリ（９）の入力端子との間にマルチプレクサ
（１３ａ）が挿入され、１フイールドメモリ（６）の出
力が１ラインメモリ（９）または垂直外挿回路（１３）
のいずれかに与えられるよう、選択可能にされている。

マルチプレクサ（１３ａ）の一方の出力端子は、減算回
路（１３ｂ）の一方の入力端子、第１加算回路（１３０
）の一方の入力端子およびゲート回路群（１３ｅ）の第
１入力端子に、それぞれ接続されている。マルチプレク
サ（１３ａ）の他方の出力端子は、上述したように、１
ラインメモリ（９）の入力端子に接続されている。１ラ
インメモリ（９）の出力端子は、減算回路（１３ｂ）の
他方の入力端子、第２加算回路（１３ｄ）の一方の入力
端子およびゲート回路群（１３１の第４入力端子に、そ
れぞれ接続されている。減算回路（１３ｂ）の出力端子
は、第１加算回路（１３０）および第２加棹回路（１３
ｄ）のそれぞれ他方の入力端子に接続され、これら各加
算回路（１３Ｃ）（１３ｄ）の出力は、ゲート回路群（
１３ｅ）の第２．第３の入力端子にそれぞれ与えられる
ようになっている。

さらに、ゲート回路群（１３１３＞の第５入力端子には
、タイミングパルス発生回路（１３ｆ）の出力が印加さ
れるようになっている。そして、このゲート回路群（１
３ｅ）の出力は、垂直内挿回路（１０）へ供給される。

第５図は、゛第４図の回路の信号タイミングを表わす図
であり、（ａ）はテレビジョン受像機の垂直帰線パルス
、（ｂ）は画面に映り、出される映像信号（後述する第
６図参照）の７本の横線、（Ｃ）（ｄ）は１フイールド
メモリ（６）より読出される信号、＜（３）　（ｆ　）
はゲート回路群（１３ｅ）の出力信号、（Ｑ）９よ時間
を表わす。

さらに、第６図は、この発明の一実施例によってテレビ
ジョン画面上に映し出されるテストパターンと、それに
対応した１フィールド期間のコンバーゼンス補正電流の
波形図である。すなわち、第６図（ａ）は、画面上に映
し出されたテストパターンを示し、上下の画面外側に水
平に並んだ点は、この実施例の垂直外挿回路（１３）の
演算によりめられるコンバーゼンス調整点である。また
、第６図（ｂ）におけるａＩ＋ａ２＊ａ６等は、画面の
横線に対応した１ライン分の補正量を示しており、第６
図（ａ）に示すように、横線の調整点が各ラインごとに
９点あるので、ａｌ、ａｌ。

ａ、等は、それぞれ、９点の補正データにより構成され
たものとなっている。これら各補正データのうち、ａ、
〜ａ、は、画面を見ながら手動により調整されたもの（
コントロールパネル（２）により調整されたもの）であ
り、ａｏとａｏとは、この発明の垂直外挿回路（１３）
によりめられるものである。

次に、第３図ないし第６図を参照して、この発明の一実
施例の動作について説明をする。

第３図において、１フイールドメモリ（６）への書込動
作は、第２図に示す従来の装置と全く同様にして行なわ
れる。

次に、１フイールドメモリ（６）に書込まれているデー
タ（このデータは、第６図に示すａ、からａ、のデータ
である〉を読出す動作について説明をする。

テレビジョン受像機の走査期間において、第５図＜Ｑ　
）に示すデータが、１フイールドメモリ（６）より読出
され、マルチプレクサ（１３ａ）を介して減算回路（１
３ｂ）、加算回路（１３０）、ゲート回路群（１３ｅ）
に与えられる。このデータは、第５図（Ｃ）に示すよう
に、ａ、のデータが２回続き、８２〜ａ、のデータが連
続し、さらにａｏのデータが２回続くという一連のデー
タである。

テレビジョン受像機の水平帰線期間では、第５図（ｄ　
）に示すデータが１フイールドメモリ（６）より読出さ
れる。このデータは、図示のように、ａｌのデータが２
回続き、ａ、〜ａ、のデータが連続し、さらにａ、のデ
ータが２回続くという一′達のデータである。このデー
タは、１ラインメモリ（９）に書込まれる。

次の走査期間では、１ラインメモリ（９）に記憶された
上記データが、第５図（ｄ）に示すタイミングで読出さ
れる。そして、これらデータは減算回路（１３ｂ）、加
算回路（１３ｄ）、ゲート回路群（１３ｅ）にそれぞれ
与えられる。

減算回路（１３ｂ）と加算回路（１３ｃ）（１３ｄ）は
、上記与えられるデータをもとに常時演算を行なってお
り、２つの加算回路（１３０）＜１３６）の出力がゲー
ト回路群（１３ｅ）に与えられるようになっている。

ゲート回路群（１３ｅ）は、タイミングパルス発生回路
（１３ｆ）から与えられるタイミングパルスに基づいて
、１フイールドメモリ（６）から与えられるデータ、１
ラインメモリ（９）から与えられるデータまたは加算回
路（１３０）（１３ｄ）から与えられるデータを、所定
のタイミングで読込むように動作する。

今、第５図における時１１ｊｏでは、加算回路＜１３０
）の出力であるデータａＱが読込まれる。

次に、時間ｔ、〜ｔ６では、１フイールドメモリ（６）
から直接与えられるデータａ、〜ａ６が読込まれる。さ
らに、時間ｔ、では、１ラインメモリ（９）から与えら
れるデータａ、が読込まれる。

それによって、ゲート回路群（１３１１！＞の−力出力
は、第５図（ｅ　）に示すデータとなり、これが垂直内
挿回路（１０）に与えられる。

ここに、ａ□は、減算回路（１３ｂ）と第１加算回路（
１３ｃ）との演算結果であり、その値は、ａｏ　＝（ａ
ｔ−ａｚ　）＋８１−２８＋　ａｔである。

同様にして、ゲート回路群（１３ｅ）は、同時に次の信
号を読込む。すなわち、時間ｔｏで、第５図（Ｃ）のデ
ータａ、を読込み、時間ｔ、〜ｔεで、第５図（ｄ　）
の８２〜ａ７を読込み、さらに時間ｔ７で、第２加算回
路（１３ｄ）の出力であるａ６を読込む。

ここに、ａ８の値は、減算回路（１３ｂ）と加算回路（
１３ｄ）の演算結果であり、その値は、ａａ＝ｃａｔ−
８６＞＋ａｔ”＝２８７−８６である。

これらの回路動作により、画面上部のａｇ　と画面下部
の８６の各データがめられたことになる。

ゲート回路群（１３ｅ）の２系統のデータはそれぞれ、
次段の垂直内挿回路（１０）の両入力端子に与えられる
。

そして、垂直内挿回路（１０）では、従来の回路におい
ても説明したように、時間ｔｏでは、ａＯとａ、のデー
タによりａＱ　と８１の間の走査線に対して垂直内挿補
間を行なう。また、時１ｔｌｔ＋ではデータａ１と８２
とにより、時間ｔ２ではデータａ２と８６とにより、時
間ｒ、では川、というように、同様の動作を繰返して行
なっていく。

なお、以上説明した画面最外周の上下両端のコンバーゼ
ンス調整のだめの動作以外の動作は、従来の装置（第２
図に示す装置）と全く同一であるので、ここでは説明を
省略する。

以上説明した実施例では、テレビジョン受像機を例にと
って説明したが、複数の投射型受像管を用いた投射型ビ
デオプロジェクタにおいても、同様に適用することがで
きる。

［発明の効果］ 以上のように、この発明は、画面内のコンバーゼンス補
正調整点に対応して、１フイールドメモリにデータを書
込み、この書込まれた画面内のデータをテレビジョン信
号の走査速度に従って読出し、同時に、この画面内デー
タを用いて画面外の上下両端のデータを演算によりめて
画面内外のデータを次段の回路へ送り出すようにしてい
る。

このため、画面の上下両端に対応するデータを１フイー
ルドメモリに書込む必要がなく、従来のメモリ容量と同
じ容量で発明を構成することができる。また、上下両端
のコンバーゼンス調整が演算でめられ、その調整が不要
であるため、コンバーゼンス補正の調整に要する時間が
短縮できると同時に、精度の高いコンバーゼンス補正装
置とすることができる。

【図面の簡単な説明】

第１図は、コンバーゼンス補正のため、テレビジョン＠
間上に映し出されるテストパターンの例を示す図である
。第２図は、従来のディジタル式コンバーゼンス補正＠
＠の構成ブロック図である。 第３図は、この発明の一実施例によるコンバーゼンス補
正装置の構成ブロック図である。第４図は、第３図に示
す構成のうち、この実施例の特徴となる垂直外挿回路の
具体的構成の一例を示すブロック図である。第５図は、
垂直外挿回路の各部分の信号のタイミングを示す図であ
る。第６図は、この発明の一実施例によってテレビ画面
に映し出されるテストパターンと、それに対応した１フ
ィールド期間のコンバーゼンス補正電流の波形図を示ず
。 図において、（１）はテストパターン発生回路、（３）
は書込アドレス発生回路、（４）はマルチプレクサ、（
５）は書込データ発生回路、（６）は１フイールドメモ
リ、（７）は跣出アドレス発主回路、（８）は書込／読
出制御回路、（１１はディジタル／アナログ変換回路、
（１２）は域フィルタ、（１３）は垂直外挿回路、（１
３は減算回路、＜１３ｃ　）（１３ｄ　）は加算回路（
１：３ｅ＞はゲート回路群、（１３ｆ）はタイングパル
ス発生回路を示す。 なお、図中、同一符号ば同一または相当する分を示す。 代　理　人　大　岩　増　雄 ）　第１図 氏 ） ミ 隼 第２図 第３図 第５図

Claims (1)

1. 【特許請求の範囲】 コンバーゼンス補正量を記憶するための１フイールドメ
   モリと、 画面内の調整点を選択し、これに対応した点のコンバー
   ゼンス補正量を前記１フイールドメモリに書込む手段と
   、 前記１フイールドメモリに書込まれた画面内補正量をテ
   レビジョン信号の走査速度に従って読出す手段と、 前記読出された画面内補正量を用いて画面性上下両端の
   補正量を演算する手段と、 前記読出された画面内補正量および演算された画面性上
   下両端の補正量に基づいて、画面外下端を含む画面内の
   補正量と画面外下端を含む画面内の補正量とを時間を移
   動して取出す手段とを備えることを特徴とする、コンバ
   ーゼンス補正装置。