JPH04336873A - 画像読取装置 - Google Patents
画像読取装置Info
- Publication number
- JPH04336873A JPH04336873A JP3109254A JP10925491A JPH04336873A JP H04336873 A JPH04336873 A JP H04336873A JP 3109254 A JP3109254 A JP 3109254A JP 10925491 A JP10925491 A JP 10925491A JP H04336873 A JPH04336873 A JP H04336873A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- voltage
- image signal
- image
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000001444 catalytic combustion detection Methods 0.000 description 13
- 238000010606 normalization Methods 0.000 description 13
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、画像読取装置に関し、
詳細には、画像信号を正規化するための回路の構成の簡
素化に関するものである。
詳細には、画像信号を正規化するための回路の構成の簡
素化に関するものである。
【０００２】
【従来の技術】図２は、従来の画像読取装置の構成を示
すブロック図である。
すブロック図である。
【０００３】同図に示されるように、従来の画像読取装
置には、集光レンズ３１及びＣＣＤセンサ３２を有する
スキャナ３３と、このスキャナ３３の出力する画像信号
ａを増幅する増幅器３４と、この増幅された画像信号ｂ
を正規化されたデジタル画像信号ｃに変換して画像処理
部３６に出力する正規化回路３５と、装置全体の動作を
制御する制御回路３７とが備えられている。
置には、集光レンズ３１及びＣＣＤセンサ３２を有する
スキャナ３３と、このスキャナ３３の出力する画像信号
ａを増幅する増幅器３４と、この増幅された画像信号ｂ
を正規化されたデジタル画像信号ｃに変換して画像処理
部３６に出力する正規化回路３５と、装置全体の動作を
制御する制御回路３７とが備えられている。
【０００４】ここで、図３は、図２の装置の動作を説明
するためのタイミングチャートであり、原稿の読取り開
始タイミングを与えるシフトパルスＳＨ、制御クロック
ＣＬ、この制御クロックＣＬに同期してシリアルに出力
される画像信号（ＣＣＤの数に等しいＣ０ビットの画像
信号）ｂと、画像信号ｂのピーク値ＶＰが示されている
。
するためのタイミングチャートであり、原稿の読取り開
始タイミングを与えるシフトパルスＳＨ、制御クロック
ＣＬ、この制御クロックＣＬに同期してシリアルに出力
される画像信号（ＣＣＤの数に等しいＣ０ビットの画像
信号）ｂと、画像信号ｂのピーク値ＶＰが示されている
。
【０００５】上記正規化回路３５には、増幅された画像
信号ｂとアナログ基準電圧Ｖｒｅｆとが入力されるＡ／
Ｄ変換部３８が備えられている。このＡ／Ｄ変換部３８
は、アナログ基準電圧Ｖｒｅｆに対する画像信号ｂの電
圧の比率に応じた値のデジタル画像信号ｃを出力する。
信号ｂとアナログ基準電圧Ｖｒｅｆとが入力されるＡ／
Ｄ変換部３８が備えられている。このＡ／Ｄ変換部３８
は、アナログ基準電圧Ｖｒｅｆに対する画像信号ｂの電
圧の比率に応じた値のデジタル画像信号ｃを出力する。
【０００６】また、正規化回路３５には、Ａ／Ｄ変換部
３８に対してアナログスイッチ３９を介してアナログ基
準電圧ｅを供給するＤ／Ａ変換部４０と、このＤ／Ａ変
換部４０に対して包絡線データｄを与えるための構成（
メモリ４１、ラッチ４２と４３、アドレスカウンタ４４
、及びデータバスを選択するセレクタ４５）が備えられ
ている。さらに、正規化回路３５には、増幅器３４から
の画像信号ｂのピーク値を検出するピーク検出部４６が
備えられている。
３８に対してアナログスイッチ３９を介してアナログ基
準電圧ｅを供給するＤ／Ａ変換部４０と、このＤ／Ａ変
換部４０に対して包絡線データｄを与えるための構成（
メモリ４１、ラッチ４２と４３、アドレスカウンタ４４
、及びデータバスを選択するセレクタ４５）が備えられ
ている。さらに、正規化回路３５には、増幅器３４から
の画像信号ｂのピーク値を検出するピーク検出部４６が
備えられている。
【０００７】この従来の装置では、先ず、白色基準原稿
を読取らせて得られた画像信号ｂ（図３に示されるよう
な包絡線となる）のピーク値ＶＰをピーク検出部４６に
より検出する。ピーク値ＶＰはアナログスイッチ３９を
介してＡ／Ｄ変換部３８のアナログ基準電圧Ｖｒｅｆと
なる。Ａ／Ｄ変換部３８は、このアナログ基準電圧Ｖｒ
ｅｆに対する画像信号ｂの電圧の比率に応じた値のデジ
タル信号ｃ（包絡線データ）をラッチ４３を介してメモ
リ４１に書込む。
を読取らせて得られた画像信号ｂ（図３に示されるよう
な包絡線となる）のピーク値ＶＰをピーク検出部４６に
より検出する。ピーク値ＶＰはアナログスイッチ３９を
介してＡ／Ｄ変換部３８のアナログ基準電圧Ｖｒｅｆと
なる。Ａ／Ｄ変換部３８は、このアナログ基準電圧Ｖｒ
ｅｆに対する画像信号ｂの電圧の比率に応じた値のデジ
タル信号ｃ（包絡線データ）をラッチ４３を介してメモ
リ４１に書込む。
【０００８】原稿の画像を読取るときには、Ｄ／Ａ変換
部４０に入力される基準値をメモリ４１に格納された包
絡線データｄにし、Ｄ／Ａ変換部４０はピーク値ＶＰに
対する包絡線データｄの値を持つアナログ基準電圧ｅを
アナログスイッチ３９に出力し、アナログスイッチ３９
はＡ／Ｄ変換部３８に対して出力されるアナログ基準電
圧Ｖｒｅｆをアナログ基準電圧ｅ（図３に示される画像
信号ｂと同じ包絡線である）に切替え、Ａ／Ｄ変換部３
８により原稿が画像を読取ったときの画像信号を正規化
していた。
部４０に入力される基準値をメモリ４１に格納された包
絡線データｄにし、Ｄ／Ａ変換部４０はピーク値ＶＰに
対する包絡線データｄの値を持つアナログ基準電圧ｅを
アナログスイッチ３９に出力し、アナログスイッチ３９
はＡ／Ｄ変換部３８に対して出力されるアナログ基準電
圧Ｖｒｅｆをアナログ基準電圧ｅ（図３に示される画像
信号ｂと同じ包絡線である）に切替え、Ａ／Ｄ変換部３
８により原稿が画像を読取ったときの画像信号を正規化
していた。
【０００９】
【発明が解決しようとする課題】しかしながら、上記従
来の装置の正規化回路３５には、ピーク検出部４６やア
ナログスイッチ３９が備えられていたため、正規化回路
３５の構成が複雑になるという問題があった。
来の装置の正規化回路３５には、ピーク検出部４６やア
ナログスイッチ３９が備えられていたため、正規化回路
３５の構成が複雑になるという問題があった。
【００１０】そこで、本発明は上記課題を解決するため
になされたものであり、その目的とするところは、回路
の構成の簡単な画像読取装置を提供することにある。
になされたものであり、その目的とするところは、回路
の構成の簡単な画像読取装置を提供することにある。
【００１１】
【課題を解決するための手段】本発明に係る画像読取装
置は、複数の受光素子を備えた読取センサと、上記受光
素子から出力されるアナログの画像信号と上記受光素子
のそれぞれについての比較基準電圧とが入力され、上記
比較基準電圧のそれぞれに対する上記画像信号の電圧の
比率に応じた値のデジタル信号を出力するＡ／Ｄ変換部
とを有し、原稿の画像を読取ったときの上記画像信号を
正規化して出力する画像読取装置において、所定の電圧
と基準値とが入力され、上記所定の電圧に対する上記基
準値の比率に応じた値のアナログの比較基準電圧を上記
Ａ／Ｄ変換部に対して出力するＤ／Ａ変換部と、上記Ｄ
／Ａ変換部に入力される基準値となる包絡線データを格
納するメモリと、上記Ｄ／Ａ変換部に上記所定の電圧を
供給する電圧供給部と、上記基準値を上記各受光素子に
ついて一定の電圧として上記読取センサに白色基準原稿
を読取らせ、このときの上記Ａ／Ｄ変換部出力を包絡線
データとして上記メモリに書込み、上記基準値を上記メ
モリに格納された包絡線データに切替えて上記読取セン
サに原稿の画像を読取らせる制御回路とを有することを
特徴としている。
置は、複数の受光素子を備えた読取センサと、上記受光
素子から出力されるアナログの画像信号と上記受光素子
のそれぞれについての比較基準電圧とが入力され、上記
比較基準電圧のそれぞれに対する上記画像信号の電圧の
比率に応じた値のデジタル信号を出力するＡ／Ｄ変換部
とを有し、原稿の画像を読取ったときの上記画像信号を
正規化して出力する画像読取装置において、所定の電圧
と基準値とが入力され、上記所定の電圧に対する上記基
準値の比率に応じた値のアナログの比較基準電圧を上記
Ａ／Ｄ変換部に対して出力するＤ／Ａ変換部と、上記Ｄ
／Ａ変換部に入力される基準値となる包絡線データを格
納するメモリと、上記Ｄ／Ａ変換部に上記所定の電圧を
供給する電圧供給部と、上記基準値を上記各受光素子に
ついて一定の電圧として上記読取センサに白色基準原稿
を読取らせ、このときの上記Ａ／Ｄ変換部出力を包絡線
データとして上記メモリに書込み、上記基準値を上記メ
モリに格納された包絡線データに切替えて上記読取セン
サに原稿の画像を読取らせる制御回路とを有することを
特徴としている。
【００１２】
【作用】本発明においては、Ｄ／Ａ変換部に入力される
基準値を各受光素子について一定の電圧として、Ａ／Ｄ
変換部に対して出力されるアナログの比較基準電圧を各
受光素子について一定の電圧とし、この状態で読取セン
サに白色基準原稿を読取らせ、このときのＡ／Ｄ変換部
出力を包絡線データとしてメモリに書込む。そして、原
稿の画像を読取らせるときには、Ｄ／Ａ変換部に入力さ
れる基準値をメモリに格納された包絡線データとし、Ａ
／Ｄ変換部に対して出力されるアナログの比較基準電圧
を包絡線データとし、読取センサに原稿の画像を読取ら
せる。画像信号は、比較基準電圧に対する画像信号の電
圧の比率に応じた値のデジタル信号を出力することによ
り、画像信号を正規化する。
基準値を各受光素子について一定の電圧として、Ａ／Ｄ
変換部に対して出力されるアナログの比較基準電圧を各
受光素子について一定の電圧とし、この状態で読取セン
サに白色基準原稿を読取らせ、このときのＡ／Ｄ変換部
出力を包絡線データとしてメモリに書込む。そして、原
稿の画像を読取らせるときには、Ｄ／Ａ変換部に入力さ
れる基準値をメモリに格納された包絡線データとし、Ａ
／Ｄ変換部に対して出力されるアナログの比較基準電圧
を包絡線データとし、読取センサに原稿の画像を読取ら
せる。画像信号は、比較基準電圧に対する画像信号の電
圧の比率に応じた値のデジタル信号を出力することによ
り、画像信号を正規化する。
【００１３】
【実施例】図１は、本発明に係る画像読取装置の一実施
例の構成を示すブロック図である。
例の構成を示すブロック図である。
【００１４】同図に示されるように、本実施例の画像読
取装置には、集光レンズ１と、この集光レンズ１を通し
て原稿Ｓの画像が入射するＣＣＤセンサ（読取センサ）
２と、集光レンズ１とＣＣＤセンサ２とを有するスキャ
ナ３とが備えられている。
取装置には、集光レンズ１と、この集光レンズ１を通し
て原稿Ｓの画像が入射するＣＣＤセンサ（読取センサ）
２と、集光レンズ１とＣＣＤセンサ２とを有するスキャ
ナ３とが備えられている。
【００１５】また、本実施例の画像読取装置には、スキ
ャナ３のＣＣＤセンサ２から出力される画像信号Ａを増
幅する増幅器４と、この増幅されたアナログの画像信号
Ｂを正規化されたデジタルの画像信号Ｃに変換して出力
する正規化回路５と、このデジタル化された画像信号Ｃ
を取込んで、２値化処理、ディザ処理、多値化処理、拡
大・縮小処理等する画像処理部６と、マイクロプロセッ
サ等で構成されていて装置全体の動作を制御する制御回
路７とが備えられている。
ャナ３のＣＣＤセンサ２から出力される画像信号Ａを増
幅する増幅器４と、この増幅されたアナログの画像信号
Ｂを正規化されたデジタルの画像信号Ｃに変換して出力
する正規化回路５と、このデジタル化された画像信号Ｃ
を取込んで、２値化処理、ディザ処理、多値化処理、拡
大・縮小処理等する画像処理部６と、マイクロプロセッ
サ等で構成されていて装置全体の動作を制御する制御回
路７とが備えられている。
【００１６】ここで、図４は、本実施例の装置の動作を
説明するためのタイミングチャートであり、原稿の読取
り開始タイミングを与えるシフトパルスＳＨ、制御クロ
ックＣＬ、この制御クロックＣＬに同期してシリアルに
出力される画像信号（ＣＣＤの数に等しいＣ０ビットの
画像信号）Ｂと、所定の電圧Ｖｒが示されている。
説明するためのタイミングチャートであり、原稿の読取
り開始タイミングを与えるシフトパルスＳＨ、制御クロ
ックＣＬ、この制御クロックＣＬに同期してシリアルに
出力される画像信号（ＣＣＤの数に等しいＣ０ビットの
画像信号）Ｂと、所定の電圧Ｖｒが示されている。
【００１７】正規化回路５には、増幅されたアナログの
読取信号Ｂとアナログ基準電圧Ｖｒｅｆとが入力される
Ａ／Ｄ変換部８が備えられている。このＡ／Ｄ変換部８
は、アナログ基準電圧Ｖｒｅｆに対する画像信号Ｂの電
圧の比率に応じた値のデジタル信号Ｃを出力する。
読取信号Ｂとアナログ基準電圧Ｖｒｅｆとが入力される
Ａ／Ｄ変換部８が備えられている。このＡ／Ｄ変換部８
は、アナログ基準電圧Ｖｒｅｆに対する画像信号Ｂの電
圧の比率に応じた値のデジタル信号Ｃを出力する。
【００１８】また、正規化回路５には、Ａ／Ｄ変換部８
に対してアナログ基準電圧Ｖｒｅｆを供給するＤ／Ａ変
換部９と、このＤ／Ａ変換部９に対して包絡線データＤ
を与えるための構成（メモリ１０、ラッチ１１と１２、
アドレスカウンタ１３、及びデータバスを選択するセレ
クタ１４）が備えられている。
に対してアナログ基準電圧Ｖｒｅｆを供給するＤ／Ａ変
換部９と、このＤ／Ａ変換部９に対して包絡線データＤ
を与えるための構成（メモリ１０、ラッチ１１と１２、
アドレスカウンタ１３、及びデータバスを選択するセレ
クタ１４）が備えられている。
【００１９】さらに、正規化回路５には、所定の電圧Ｖ
ｒを出力する電圧供給回路（図示せず）からの電圧をＤ
／Ａ変換部９に供給する電圧供給線（電圧供給部）１５
が備えられている。尚、増幅器２の増幅率は包絡線デー
タＤのピーク値が基準電圧Ｖｒにほぼ等しくなるように
選ばれている。
ｒを出力する電圧供給回路（図示せず）からの電圧をＤ
／Ａ変換部９に供給する電圧供給線（電圧供給部）１５
が備えられている。尚、増幅器２の増幅率は包絡線デー
タＤのピーク値が基準電圧Ｖｒにほぼ等しくなるように
選ばれている。
【００２０】上記構成を有する本実施例においては、先
ず、Ｄ／Ａ変換部９に入力される基準値を各ＣＣＤにつ
いて一定の電圧とする。このとき、Ａ／Ｄ変換部８に対
して出力されるアナログ基準電圧Ｖｒｅｆは、基準電圧
Ｖｒに対する上記一定の電圧の比率に応じた値となる。 そして、ＣＣＤセンサ２に白色基準原稿を読取らせる。 このときのＣＣＤセンサ２出力は増幅されて画像信号Ｂ
（図４に示される）となり、Ａ／Ｄ変換部８に対して出
力される。このときのアナログ基準電圧Ｖｒｅｆは、各
ＣＣＤについて一定の電圧を有しており、Ａ／Ｄ変換部
８の出力は、図４に示される画像信号Ｂの包絡線と同様
の分布を持つデジタルの包絡線データＣとなる。この包
絡線データＣは、ラッチ１１及びデータバスを介して制
御クロックＣＬに同期してメモリ１０に書込まれる。
ず、Ｄ／Ａ変換部９に入力される基準値を各ＣＣＤにつ
いて一定の電圧とする。このとき、Ａ／Ｄ変換部８に対
して出力されるアナログ基準電圧Ｖｒｅｆは、基準電圧
Ｖｒに対する上記一定の電圧の比率に応じた値となる。 そして、ＣＣＤセンサ２に白色基準原稿を読取らせる。 このときのＣＣＤセンサ２出力は増幅されて画像信号Ｂ
（図４に示される）となり、Ａ／Ｄ変換部８に対して出
力される。このときのアナログ基準電圧Ｖｒｅｆは、各
ＣＣＤについて一定の電圧を有しており、Ａ／Ｄ変換部
８の出力は、図４に示される画像信号Ｂの包絡線と同様
の分布を持つデジタルの包絡線データＣとなる。この包
絡線データＣは、ラッチ１１及びデータバスを介して制
御クロックＣＬに同期してメモリ１０に書込まれる。
【００２１】原稿の画像を読取るときには、制御回路７
から出力されるクロックに同期してメモリ１０からデー
タバス及びラッチ１２を介してＤ／Ａ変換部９に対して
包絡線データＤ（包絡線データＣと同じ）が出力される
。Ｄ／Ａ変換部９は、包絡線データＤを、基準電圧Ｖｒ
に対する比率に応じた電圧のアナログ基準電圧Ｖｒｅｆ
に変換してＡ／Ｄ変換部８に対して出力する。これによ
り、アナログ基準電圧Ｖｒｅｆは、図４に示される画像
信号Ｂと同様の包絡線となる。そして、ＣＣＤセンサ２
によって読取られ増幅された原稿の画像信号Ｂは、Ａ／
Ｄ変換部８によって、各ビット毎（各ＣＣＤ毎）に、そ
れぞれ包絡線データに比したデジタル値に変換される。 即ち、Ａ／Ｄ変換部８は、包絡線データＤに基づくアナ
ログの比較基準電圧Ｖｒｅｆに対する画像信号の電圧の
比率に応じた値のデジタル信号を出力することにより、
画像信号を正規化する。
から出力されるクロックに同期してメモリ１０からデー
タバス及びラッチ１２を介してＤ／Ａ変換部９に対して
包絡線データＤ（包絡線データＣと同じ）が出力される
。Ｄ／Ａ変換部９は、包絡線データＤを、基準電圧Ｖｒ
に対する比率に応じた電圧のアナログ基準電圧Ｖｒｅｆ
に変換してＡ／Ｄ変換部８に対して出力する。これによ
り、アナログ基準電圧Ｖｒｅｆは、図４に示される画像
信号Ｂと同様の包絡線となる。そして、ＣＣＤセンサ２
によって読取られ増幅された原稿の画像信号Ｂは、Ａ／
Ｄ変換部８によって、各ビット毎（各ＣＣＤ毎）に、そ
れぞれ包絡線データに比したデジタル値に変換される。 即ち、Ａ／Ｄ変換部８は、包絡線データＤに基づくアナ
ログの比較基準電圧Ｖｒｅｆに対する画像信号の電圧の
比率に応じた値のデジタル信号を出力することにより、
画像信号を正規化する。
【００２２】以上説明したように、本実施例によれば、
従来必要であったピーク検出部やアナログスイッチ等の
回路が不要となり、正規化回路の構成の簡素化を図るこ
とができる。
従来必要であったピーク検出部やアナログスイッチ等の
回路が不要となり、正規化回路の構成の簡素化を図るこ
とができる。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
ピーク検出部やアナログスイッチ等の回路が不要となり
、正規化回路の構成の簡素化を図ることができる。
ピーク検出部やアナログスイッチ等の回路が不要となり
、正規化回路の構成の簡素化を図ることができる。
【図１】本発明に係る画像読取装置の一実施例の構成を
示すブロック図である。
示すブロック図である。
【図２】従来の画像読取装置の構成を示すブロック図で
ある。
ある。
【図３】図２の装置の動作を説明するためのタイミング
チャートである。
チャートである。
【図４】本実施例の装置の動作を説明するためのタイミ
ングチャートである。
ングチャートである。
２ ＣＣＤセンサ（読取センサ）
３ スキャナ
４ 増幅器
５ 正規化回路
７ 制御回路
８ Ａ／Ｄ変換部
９ Ｄ／Ａ変換部
１０ メモリ
１１，１２ ラッチ
１５ 電圧供給線（電圧供給部）
Claims (1)
- 【請求項１】 複数の受光素子を備えた読取センサと
、上記受光素子から出力されるアナログの画像信号と上
記受光素子のそれぞれについての比較基準電圧とが入力
され、上記比較基準電圧のそれぞれに対する上記画像信
号の電圧の比率に応じた値のデジタル信号を出力するＡ
／Ｄ変換部とを有し、原稿の画像を読取ったときの上記
画像信号を正規化して出力する画像読取装置において、
所定の電圧と基準値とが入力され、上記所定の電圧に対
する上記基準値の比率に応じた値のアナログの比較基準
電圧を上記Ａ／Ｄ変換部に対して出力するＤ／Ａ変換部
と、上記Ｄ／Ａ変換部に入力される基準値となる包絡線
データを格納するメモリと、上記Ｄ／Ａ変換部に上記所
定の電圧を供給する電圧供給部と、上記基準値を上記各
受光素子について一定の電圧として上記読取センサに白
色基準原稿を読取らせ、このときの上記Ａ／Ｄ変換部出
力を包絡線データとして上記メモリに書込み、上記基準
値を上記メモリに格納された包絡線データに切替えて上
記読取センサに原稿の画像を読取らせる制御回路とを有
することを特徴とする画像読取装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3109254A JPH04336873A (ja) | 1991-05-14 | 1991-05-14 | 画像読取装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3109254A JPH04336873A (ja) | 1991-05-14 | 1991-05-14 | 画像読取装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04336873A true JPH04336873A (ja) | 1992-11-25 |
Family
ID=14505520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3109254A Withdrawn JPH04336873A (ja) | 1991-05-14 | 1991-05-14 | 画像読取装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04336873A (ja) |
-
1991
- 1991-05-14 JP JP3109254A patent/JPH04336873A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4569079A (en) | Image data masking apparatus | |
| US4228468A (en) | Output correcting system for facsimile | |
| JPS6117187B2 (ja) | ||
| US4578711A (en) | Video data signal digitization and correction system | |
| JPS58172061A (ja) | 信号処理装置 | |
| JPH0449830B2 (ja) | ||
| JPH077603A (ja) | ファクシミリ装置 | |
| JPH04336873A (ja) | 画像読取装置 | |
| JPH05176233A (ja) | 画像入力方法及び装置 | |
| JPH06245068A (ja) | 白レベル補正回路 | |
| JPH01298863A (ja) | 画像読取り装置 | |
| JP2673995B2 (ja) | 画像信号処理装置 | |
| JPS6339141B2 (ja) | ||
| KR100200865B1 (ko) | 문서화상 독취장치 | |
| JPS62252265A (ja) | デ−タ選択テ−ブルについて改良した画像処理装置 | |
| JPH0779345A (ja) | イメージセンサ出力補正回路 | |
| JPH0287872A (ja) | 光学読取装置 | |
| JPS63136274A (ja) | 画像入力装置 | |
| JPH05219368A (ja) | 画像読取装置 | |
| JPS6356062A (ja) | 画像読取装置 | |
| JPS64867B2 (ja) | ||
| JPH06178062A (ja) | 画像読取装置 | |
| JPH03296367A (ja) | 画像読取装置 | |
| JPH02210967A (ja) | 記録装置 | |
| JPH01183955A (ja) | 読み取り装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980806 |