JPH06245068A

JPH06245068A - 白レベル補正回路

Info

Publication number: JPH06245068A
Application number: JP5024601A
Authority: JP
Inventors: Akio Suzuki; 章夫鈴木
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1993-02-15
Filing date: 1993-02-15
Publication date: 1994-09-02
Also published as: US5694225A; US5710640A

Abstract

(57)【要約】【目的】本発明は、原稿上に書かれた画像をホストコ
ンピユータ等に入力する画像入力装置の白レベル補正回
路に関し、経済的に、該白レベル補正回路を構築する。【構成】読み取られた画像データから白レベルを補正
する、画像読取装置の白レベル補正回路であって、アナ
ログの白レベル基準値を、ディジタル値で格納している
メモリ 26 と、上記メモリ 26 に格納されている白レベ
ル値をアナログ信号に変換するD/A 変換器 25 と、前記
変換された白レベルのアナログ値と、黒レベルのアナロ
グ値とを基準にして、読み取られた画像のアナログビデ
オ信号をディジタル信号に変換する A/D変換器 24
と、該 A/D変換器(24)により出力されるディジタル信号
の値と、上記メモリ 26 に格納されている、白レベル
基準値との比較結果に応じて、該ディジタル白レベル
基準チャネルの補正を行う補正回路 27,28とを備えて、
該補正回路 27,28により補正されたディジタル値の白レ
ベル基準値を、前記メモリ 26 に格納するように構成す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、原稿上に書かれた画像
をホストコンピユータ等に入力する画像入力装置の白レ
ベル補正回路に関する。

【０００２】画像入力装置では、アナログ画像信号をデ
ィジタル化して、ホストコンピユータに送出している
が、該アナログ画像信号をディジタル化する時、上限
に、白レベルのアナログ信号を、その下限に、黒レベル
のアナログ信号を基準値として用いたアナログ／ディジ
タル変換器が用いられる。

【０００３】一般に、黒のレベルは、例えば、電荷結合
素子(CCD) の出力が“０”であるときの値に対応して一
定であるので、該画像をスキャンして得られるアナログ
信号の内の、上記電荷結合素子(CCD) の感光部がマスク
されている部分（ビット）のアナログ信号を、コンデン
サ等に保持する、所謂、サンプルホールドして使用して
いるが、白レベルは、ランプの光量（該光量は、ランプ
の位置とか、周囲温度，発光開始からの経過時間等に依
存する）や、原稿のバックグラウンドのレベルにより大
きく影響を受けるため、読み取りラインの各ビット（画
素）毎に、上記白レベルの基準値の補正を行う必要があ
るが、従来は、アナログ信号のレベルで、各ラインのビ
ット毎の白レベルを比較して補正していた為、高価な比
較回路を必要としていた。

【０００４】然して、最近のコンピユータの低価格化動
向に伴い、該画像入力装置における白レベル補正回路
も、低価格で構築できることが要求される。

【０００５】

【従来の技術】図５，図６は、従来の白レベル補正回路
を説明する図である。図５，図６において、21は電荷結
合素子(CCD) 、22はアンプ、23はアナログビデオ信号
中の黒レベルをサンプルホールドするためのサンプルホ
ールド回路、24は、上記電荷結合素子(CCD) 21からのア
ナログビデオ信号(Vin) を、上限値(VRT) の白レベル値
と、下限値(VRB) の黒レベル値を基準として、例えば、
256 階調の多値でディジタル化する為のアナログ／ディ
ジタル変換器(ADC) 、25は、上記 256階調の多値のディ
ジタル値で、RAM メモリ 26 に格納されているディジタ
ル値の白レベル信号をアナログ化する為のディジタル／
アナログ変換器(DAC) 、上記 RAM 26 は、例えば、８ビ
ット×８ｋ語 (画像の全ラインの画素数は、凡そ、５ｋ
であるので、該８ｋ語のメモリをアクセスするアドレス
の一部を使用して、各ラインの各ビットをアクセスする
アドレスとする）からなるメモリで、前回の画像のスキ
ャンから計算された白レベル値（ディジタル値）が格納
されているランダムアクセスメモリ(RAM) 、57〜59は、
アナログビデオ信号と、上記 RAM26 に格納されてい
る白レベル値との大小を比較する為のアナログコンパレ
ータ(ACP) 、5A〜5Dは上記大小比較のための分割抵抗
器、5H〜5Kは、該アナログコンパレータ(ACP) 57〜59用
の位相補正器、5Eは、前回の白レベルと、上記の大小比
較の結果から、新しい白レベルを作成するためのルック
アップテーブル用のROM、5F,5G は、該補正された白レ
ベルを、上記RAM 26に格納する際のタイミング調整用レ
ジスタである。

【０００６】破線で囲んだ回路部 5L は、上記アナログ
ビデオ信号と、RAM 26に格納されている白レベル値と
を大小比較する部分で、上記のように、アナログコンパ
レータ(ACP) 57〜59と、分圧用の分割抵抗器 5A 〜5D
と、上記位相補正器 5H 〜5Kより構成されている。該位
相補正器 5H 〜5Kは、上記アナログコンパレータ(ACP)5
7〜59での、アンプ部分での位相ずれに伴う発振を防止
するために、高域での位相を正常な位相にずらせて補正
するために使用される。

【０００７】アナログコンパレータ(ACP) 57では、上記
電荷結合素子(CCD) 21からのアナログビデオ信号が、
RAM 26に格納されている前回のスキャンでの白レベル値
より、ある程度大きいとき (即ち、上記 RAM 26 に格納
されている、前回のスキャンで得た白レベルのディジタ
ル値をアナログ変換したアナログ値を、上記分割抵抗器
5A で分圧した値より大きいとき) “１”を出力し、ア
ナログコンパレータ(ACP) 58は、該アナログビデオ信号
が、上記RAM 26に格納されている白レベル値と、同じ
か、それより大きい場合に“１”を出力し、アナログコ
ンパレータ(ACP) 59は、上記アナログビデオ信号が、
上記RAM 26に格納されている白レベル値より小さい場合
に“１”を出力するように構成されている。

【０００８】上記 ROM 5E は、予め、計算された白レベ
ル補正値が格納されており、RAM 26に格納されている白
レベル値と、上記アナログコンパレータ(ACP) 57〜59の
出力信号とをアドレスとしてアクセスすることにより、
上記、予め、計算されている白レベル補正値を出力す
る。

【０００９】上記 ROM 5E に格納されている白レベル補
正値は、例えば、上記アナログコンパレータ(ACP) 57の
出力が“１”の場合には、前回スキャンしたときの白レ
ベル値より、今回のアナログビデオ信号がかなり大き
いと認識して、白レベル値を、前回の白レベルより、数
段階上げるように補正する値である。

【００１０】上記アナログコンパレータ(ACP) 58の出力
のみが“１”の場合には、今回のアナログビデオ信号
の白レベルが、前回より少し大きいレベルであると認識
して、白レベル値を、前回の白レベルより１段階上げる
ように補正する値である。

【００１１】上記アナログコンパレータ(ACP) 59の出力
のみが“１”の場合には、今回のアナログビデオ信号
の白レベルが、前回より小さかったと認識して、例え
ば、白レベル値を、前回の白レベルと同じ値とするよう
に補正する値である。

【００１２】上記の比較動作は、電荷結合素子(CCD) 21
からのアナログビデオ信号に対して、ビット (即ち、
画像の各ラインの各画素対応) 単位で行われる。上記補
正結果を、RAM メモリ 26 に格納することで、該電荷結
合素子(CCD) 21のビット位置に応じた補正値が、該RAM
メモリ 26 に保持され、該画像の次のラインに対する白
レベルの補正時に参照される。

【００１３】以上の動作を纏めると、従来の白レベル補
正回路では、先ず、電荷結合素子(CCD) 21から出力され
る、あるラインのアナログビデオ信号の内の、上記電
荷結合素子(CCD) 21の感光部がマスクされている部分
(ビット) のアナログ信号をサンプルホールドした黒レ
ベルのアナログ値を下限値(VRB) とし、前回の画像スキ
ャンで RAM 26 に保持されているディジタル値をアナロ
グ変換した白レベルのアナログ値を上限値(VRT) とした
アナログ／ディジタル変換器(ADC) 24で、今回、画像を
スキャンして得られたアナログビデオ信号をディジタ
ル値に変換する。

【００１４】そして、次のラインのアナログ／ディジタ
ル変換に入る際、該電荷結合素子(CCD) 21から出力され
るアナログビデオ信号と、上記 RAM 26 に保持されて
いる白レベル値 (ディジタル値) をアナログ変換したも
のと、アナログコンパレータ(ACP) 57〜59で大小比較し
て、前回の画像のあるラインをスキャンしたときに得ら
れた白レベル (アナログ値) と比較して、今回スキャン
したラインのアナログビデオ信号がかなり大きいか、
少し大きいか、少し小さいかに分別した信号と、上記
RAM 26 に保持されている白レベル値のディジタル値と
に基づいて、例えば、予め、計算されている補正値が格
納されている ROM 5E をアクセスして、今回のアナログ
／ディジタル変換時の白レベルの補正値を得るようにし
ていた。

【００１５】

【発明が解決しようとする課題】即ち、従来は、大小比
較部 5L で、アナログビデオ信号を、抵抗器 5A 〜5D
により電圧分割した上で、上記アナログコンパレータ(A
CP) 57〜59でビット対応で比較し、その比較結果によ
り、ビット (画素) 対応で補正値を決めていた。

【００１６】然し、この方法では、当該画像入力装置を
高速化した場合には、アナログコンパレータ(ACP) 57〜
59に、高速用 (即ち、高域での位相補正を必要とする)
の高価なものを使用する必要があった。

【００１７】又、部品, プリント板の周波数特性を含め
て、高速化対応の設計が必要となり、回路としての実現
が困難となるという問題があった。本発明は上記従来の
欠点に鑑み、原稿上に書かれた画像をホストコンピユー
タ等に入力する画像入力装置の白レベル補正回路におい
て、経済的に該白レベル補正回路を構築すること、具体
的には、安価で、安定動作 (高域発振等が発生しない)
をするディジタル信号の段階で、該白レベルの補正を行
う補正回路を提供することを目的とするものである。

【００１８】

【課題を解決するための手段】図１は、本発明の一実施
例を示した図である。上記の問題点は下記の如くに構成
した白レベル補正回路によって解決される。

【００１９】(1) 読み取られた画像データから白レベル
を補正する、画像読取装置の白レベル補正回路であっ
て、アナログの白レベル基準値を、ディジタル値で格納
しているメモリ 26 と、上記メモリ 26 に格納されてい
る白レベル値をアナログ信号に変換するD/A 変換器25
と、前記変換された白レベルのアナログ値と、黒レベル
のアナログ値とを基準にして、読み取られた画像のアナ
ログビデオ信号をディジタル信号に変換する A/D変換
器 24 と、該 A/D変換器 24 により出力されるディジタ
ル信号の値と、上記メモリ 26に格納されている、白
レベル基準値との比較結果に応じて、該ディジタル白
レベル基準チャネルの補正を行う補正回路 27,28とを備
えて、該補正回路 27,28により補正されたディジタル値
の白レベル基準値を、前記メモリ 26 に格納するように
構成する。

【００２０】(2) 読み取られた画像データから白レベル
を補正する、画像読取装置の白レベル補正回路であっ
て、アナログの白レベル基準値を、ディジタル値で格納
しているメモリ 36 と、上記メモリ 36 に格納されてい
る白レベル値をアナログ信号に変換するD/A 変換器25
と、前記変換された白レベルのアナログ値と、黒レベル
のアナログ値とを基準にして、読み取られた画像のアナ
ログビデオ信号をディジタル信号に変換する A/D変換
器 24 と、該 A/D変換器(24)により出力されるディジタ
ル信号の値と、上記メモリ 36に格納されている、白
レベル基準値との比較結果に応じて、該ディジタル値
が所定値であることを示す制御信号を出力する制御信
号作成回路 37 と、上記制御信号が、ライン方向に連
続して出力されている回数を計数する計数回路 38と、
該計数回路 38 の計数結果値に応じて、上記メモリ 3
6 に格納されているディジタル白レベル基準値の補正を
行う補正回路 39,3Aを備えて、該補正回路 39,3Aにより
補正されたディジタル値の白レベル基準値を、前記メモ
リ 36 に格納するように構成する。

【００２１】

【作用】即ち、本発明においては、原稿上に書かれた画
像をホストコンピユータ等に入力する画像入力装置の白
レベル補正回路において、前回のスキャンで補正された
白レベル補正値を、ディジタル値で画素毎に格納してい
るメモリと、その白レベル値をアナログ信号に変換する
D/A 変換器と、その白レベルのアナログ値と、黒レベル
のアナログ値とを基準にして、画像からのアナログビデ
オ信号をディジタル化する A/D変換器と、該 A/D変換
器により変換されたビデオ信号のディジタル値と、上
記メモリに格納されている、前回のスキャンで補正され
た白レベルのディジタル値とから、新しい白レベル値
を作成する白レベル計算回路とを備えて、上記メモリの
白レベルのアナログ値と、黒レベルのアナログ値とを基
準にして、現在の画像からのアナログビデオ信号の変
換されたディジタル値が示す「白さ」に基づいて、前
回のスキャンで補正された白レベル値をディジタル的に
補正する。

【００２２】例えば、前述の 256階調のディジタル値に
変換する該A/D 変換器(ADC) の出力が、X"FF"(16進数で
"FF"、以下略) であるということは、画像のあるライン
をスキャンして得られたアナログビデオ信号が、前回
のスキャンで得られたラインの各画素の白レベルと同じ
か、或いは、かなり大きいと認識し、前回の白レベル値
に対して、例えば、"+1"を加算し、該A/D 変換器(AD
C) の出力が、X"FE" 〜X"F7" である場合には、上記ア
ナログビデオ信号が、前回のスキャンで得られた白レ
ベルより小さいと認識し、前回の白レベル値に対し
て、例えば、"-1"を減算し、該A/D 変換器(ADC) の出力
が、X"F6" より小さい場合には、白レベルの変化という
より、画像そのものが、例えば、灰色レベルになってい
て、白レベルの基準値の補正には関係しない画像になっ
ていることが考えられるので、何もしないように制御す
る。｛請求項１に対応｝このとき、上記新しい白レベル値を作成するための制御
信号、即ち、現在の画像のあるラインをスキャンして得
られるアナログビデオ信号を、ディジタル変換したデ
ィジタル値が示す「白さ」が、所定の値（例えば、"F
F") であることを検出したときに生成される画素対応の
信号が、前回，或いは、前前回，前回でのスキャンか
ら連続して出力される回数を計数し、該計数値に応じ
て、上記白レベルの補正値を、例えば、“＋１”する
か、“＋２”するか、“＋４”するかに選択的に変更す
るようにしたものである。｛請求項２に対応｝このよう
に、白レベルの補正回路を、ディジタル回路で構成する
ことにより、該画像入力装置の、全回路中でのアナログ
部品, 及び、印刷配線板のパターンを最小限に減らすこ
とができ、ディジタル処理よる白レベルの補正であるの
で、アナログコンパレータのように発振するようなこと
がなく、動作の安定性、設計の効率化、確実さを増すこ
とができるという効果が得られる。

【００２３】

【実施例】以下本発明の実施例を図面によって詳述す
る。前述の図１は、本発明の一実施例を示した図であ
り、図２, 図３，及び、図４は、本発明の他の実施例を
示した図である。

【００２４】本発明においては、画像入力装置における
白レベル補正回路の内、電荷結合素子(CCD) 21からのア
ナログビデオ信号を、黒レベルのアナログ値を下限値
(VRB) とし、前回の画像に対するスキャンで得られ、RA
M メモリ 26 に保持している白レベル値のアナログ値
を上限値(VRT) としたアナログ／ディジタル変換器(AD
C) 24で、ディジタル値に変換した信号の値に基づい
て、所定の計算("+1","-1","+0")を行って、該前回のラ
インスキャンで得られている各画素の白レベル値を、今
回のラインスキャンで得られた白レベルに合わせて補正
する手段 27,28等が、本発明を実施するのに必要な手段
である。尚、全図を通して同じ符号は同じ対象物を示し
ている。以下、図１〜図４を用いて、本発明の白レベ
ル補正回路の構成と動作を説明する。

【００２５】先ず、図１において、電荷結合素子(CCD)
21からのアナログビデオ信号は、アンプ(AMP) 22で増
幅され、この出力の内、例えば、該電荷結合素子(CCD)
21の感光部がマスクされている部分 (ビット) のアナロ
グビデオ信号を、サンプルホールド回路 23 にてサンプ
ルホールドして、黒レベルの基準信号として、アナログ
／ディジタル変換器(ADC) 24の下限側(VRB) に接続す
る。白レベルの基準信号は、RAM メモリ 26 に格納され
ている前回のスキャンで得られた各ラインの各ビットの
白レベル値をディジタル／アナログ変換器(DAC) 25でア
ナログ信号に変換したものを使用し、上記アナログ／デ
ィジタル変換器(ADC) 24の上限側(VRT) に接続する。

【００２６】前述のように、上記アナログ／ディジタル
変換器(ADC) 24は、白の基準レベル(VRT) と、黒の基準
レベル(VRB) との間を、256 階調の多値のディジタル信
号に変換した信号を出力する。このとき、白の基準レベ
ルは、前回の画像をスキャンしたときに得られた白レベ
ルに対応して生成した白レベルのアナログ値を使用し、
黒の基準レベルは、電荷結合素子(CCD) 21の感光部がマ
スクされているドットのアナログ値を使用する。

【００２７】上記アナログ／ディジタル変換器(ADC) 24
からの出力であるビデオ信号のディジタル値は、本発
明のビデオ信号比較器 27 の各比較器(COMP) 270〜272
に入力され、例えば、３種類の出力、例えば、 X"FF"：
256 階調の表現でX"FF" で示される白,X"F7 〜FE":256
階調の表現でX"F7〜FE" で示される少し暗い白,X"F6"以
下：256 階調の表現でX"F6" 以下で示される白に分けら
れてる。

【００２８】上記ビデオ信号比較器 27 では、各比較器
(COMP) 270〜272 において、上記A/D 変換器(ADC) 24の
ディジタル出力が、上記X"FF" であること検出した
(即ち、一致出力が得られた) とき、画像のあるライン
をスキャンして得られたアナログビデオ信号が、前回
のスキャンで得られた白レベルと同じか、或いは、かな
り大きいと認識し、前回の白レベル値に対して、例え
ば、"+1"を加算する。

【００２９】上記A/D 変換器(ADC) 24のディジタル出力
が、上記X"FE" 〜X"F7" であることを検出した場合に
は、上記アナログビデオ信号が、前回のスキャンで得
られた白レベルより少し小さいと認識し、前回の白レベ
ル値に対して、例えば、"-1"を減算する。具体的に
は、桁上がりを考えなくて済むので、２の補数である X
"FF"を加算することで事足りる。

【００３０】上記A/D 変換器(ADC) 24のディジタル出力
が、上記X"F6" より小さいことを検出した場合には、白
レベルの変化というより、画像そのものが、例えば、灰
色レベルの画像になっていて、白レベルの補正には関係
しない画像になっていることが考えられると認識して、
何もしない (具体的には、X"00" を加算) ように制御し
て、新しい白レベル値を計算して、今回のラインをスキ
ャンしたときの補正値とする。

【００３１】上記ビデオ信号比較器 27 でのゲート回路
(DV) 275では、上記比較器(COMP) 270,271,272の出力が
"1" となった部分のみ、該加算するべき値 (図１の X`0
1',X`FF',X`00') が出力され、他のゲート回路(DV) 275
はハイインピーダンスとなる、所謂、トライステート素
子の動作をする。

【００３２】そして、上記ビデオ信号比較器 27 から出
力された、各ゲート回路(DV) 275の何れかの出力が、加
算回路｛図示されている如くに、加算器と１段のフリッ
プフロップ(FF)とからなり、フリップフロップ(FF)は、
RAM 26からの読み出した前回のスキャンで補正された白
レベルに、今回の補正値を加算し、その結果を同じ RAM
26 に記憶するときのハザードの防止機構として動作す
る｝で、RAM 26から読み出された前回の白レベルのディ
ジタル値 (前回 WO 〜W7) に加算され、その加算結果
が、今回のスキャンでの白レベルの補正値 (今回 W0 〜
W7) として、再び、RAM 26に記憶される。

【００３３】上記のようにして、上記電荷結合素子(CC
D) 21によって画像をスキャンして得られたラインの各
画素のアナログビデオ信号に基づく、新しい白レベル
値は、RAM メモリ 26 の上記ラインの対応する画素の領
域に格納され、次のラインを読み取り、アナログ／ディ
ジタル変換処理を行う際に、再び、補正値として読み出
され、該アナログ／ディジタル変換器(ADC) 24に対する
上限値(VRT) に使用されると共に、該ラインでの各画素
の白レベルの補正に参照される。

【００３４】当然のことながら、上記、画像のあるライ
ンを電荷結合素子(CCD) 21によりスキャンして各画素の
アナログビデオ信号を読み出す処理と、RAM 26からの
前回スキャンされたラインの白レベル値を読み出す処理
とは、上記電荷結合素子(CCD) 21により画像をスキャン
するシフトパルスと同期しており、スキャンラインのア
ドレスと、RAM 26の前述のアドレス (８ｋ語から RAM 2
6 のアドレス) とは、１アドレスのずれで同期している
ことになる。

【００３５】次に、図２，図３によって、本発明の他の
実施例について説明する。この実施例においても、上記
アナログ／ディジタル変換器(ADC) 24でのディジタル信
号が、ビデオ信号比較器 37 での、比較器(COMP) 270
〜272 に入力され、例えば、前述と同じ、３種類の出力
(X"FF",X"F7 〜FE",X"F6" 以下) 信号に分けられる動作
は、上記図１で説明した動作と同じである。

【００３６】本実施例での、該ビデオ信号比較器 37 で
の、各比較器(COMP) 270〜272 の出力は、ゲート回路
(G) 371 を介して出力し、図示されている如くに、本発
明のカウント部(Count) 38に入力される。

【００３７】本実施例の場合、 RAM 36 は、前回のスキ
ャンで得られた、通常の各画素の白レベルのディジタル
値を格納しておくのに必要な８ビット(W0 〜W7) ｛この
８ビットは、前述のアナログ／ディジタル変換器(ADC)
24から出力されるディジタル値と、その際に使用した上
限レベル信号より作成される、次のラインに使用するべ
き新たな白レベル信号である｝の情報の他に、例えば、
上記カウント部(Count) 38の４ビットの出力(Qa 〜Qd)
を、該ラインの各ビットに対応して格納できるように構
成されている。

【００３８】該カウント部(Count) 38には、前述の比較
器(COMP)(=FF?) 270の出力信号が、カウントイネーブ
ル(EN)端子に接続されていて、該 RAM 36 に格納されて
いる前回のスキャンの際に得られた、各画素毎のカウン
ト値(Qa-Qd) を Da-Dd端子に入力し、該入力値(Da-Dd)
に対して、今回のスキャンでの上記アナログ／ディジタ
ル変換器(ADC) 24の出力が X"FF"であって、上記比較器
(COMP)(=FF?) 270から一致信号が出力され、該カウント
イネーブル(EN)端子が付勢されたとき、上記入力値(Da-
Dd) をカウントアップし、該カウントイネーブル(EN)端
子が付勢されていないときで、他の比較器(COMP)(=F7-F
E?,-F6?) 271,272の出力信号が付勢されているときに
は、該カウント部(Count) 38のリセット端子(RSTO,RST
1) が付勢されることにより、上記各画素毎のカウント
値(Da-Dd) がクリアされるように動作する。

【００３９】即ち、該カウント部(Count) 38は、電荷結
合素子(CCD) 21のドット毎の、前回のスキャナラインの
カウント値(Qa-Qd) が、上記 RAM 36 の対応するアドレ
スから上記電荷結合素子(CCD) 21をシフトするシフトパ
ルスに同期して読み出され、該カウント部(Count) 38
の、上記 Da-Dd端子にロードされ、各ドット毎に、白レ
ベルであることを示す X"FF"が何ライン続いているかを
カウントするようになっており、該ドットのディジタル
変換された値がが、X"F7〜FE",X"F6" 以下のどちらかに
なったとき、上記カウント部(Count) 38の Da-Dd端子に
ロードされているドット対応のカウント値はクリアされ
る。

【００４０】本実施例図 (図３参照）における、加算値
選択用マルチプレクサ 39 では、上記カウント部(Coun
t) 38の出力値をデコーダ(DEC) 38A でデコードした
信号と、上記ビデオ信号比較器 37 の各比較器(COMP)
270,271,272からゲート回路(G) を介して出力された信
号α, β, γとに基づいて、ゲート回路(DV) 390〜39
4 の一つが選択され、上記 RAM 36 に記憶されている前
回のラインスキャンで得られた該ラインの各画素毎の白
レベル値に対する加算値(X`01',X`02',X`04') を選択す
る。

【００４１】該デコード信号は、カウント値が"1" 、
即ち、前回のスキャンで補正された白レベルがX"FF" で
はなく、今回のスキャンでの白レベルもX"FF" であった
ことを意味しているとき"01"を出力し、カウント値が"0
2"、即ち、前回のスキャンで補正された白レベルがX"F
F" であって、今回のスキャンでの白レベルもX"FF" で
あったことを意味しているとき"02"を出力し、カウント
値が"03"、即ち、前前回のスキャンで補正された白レベ
ルがX"FF" であり、前回のスキャンで補正された白レベ
ルもX"FF" であり、今回のスキャンでの白レベルもX"F
F" であったことを意味しているとき"03"を出力する。

【００４２】従って、該カウント部(Count) 38でのカウ
ント値(Qa-Qd) が、例えば、上記の"01"であるときに
は、前回のスキャンでは、補正された白レベル値が X"F
F"ではなかったと認識して、上記補正値変換回路 39 の
ゲート回路(DV)ａ 392が選択されて、ゲート回路(G) 37
1 のαが付勢されることにより、該前回の白レベル値
に対する補正値を"+1"とし、加算回路 3A で、上記補正
値 "+1" を加算するように制御する。

【００４３】同様にして、該カウント部(Count) 38での
カウント値(Qa-Qd) が、例えば、上記"02"であるときに
は、前回のスキャンでは、補正された白レベル値が X"F
F"であって、続いて、今回のスキャンでの該ドットの白
レベルが X"FF"であったと認識して、ゲート回路(DV)ｂ
393が選択されて、ゲート回路(G) 371 のαが付勢さ
れることにより、該前回の白レベル値に対する補正値を
"+2"とするように制御する。

【００４４】又、同様にして、該カウント部(Count) 38
でのカウント値(Qa-Qd) が、例えば、上記"03"以上であ
るときには、前回のスキャンと、更に、その前のスキャ
ンから、補正された白レベル値として、X"FF" が続いて
おり、今回スキャンでの該ドットの白レベルも X"FF"で
あったと認識して、ゲート回路(DV)ｃ 394が選択され
て、ゲート回路(G) 371 のαが付勢されることによ
り、該前回の白レベル値に対する補正値を"+4"とするよ
うに制御する。

【００４５】その他の場合は、ビデオ信号比較器 37 の
比較器(=F7-FE?) 271 が出力されるか、或いは、比較器
(-F6?) 272が出力されるかにより、対応するゲート回路
(DV)390, 又は、391 が選択されて、ゲート回路(G) 371
のβ, γが付勢されることにより、前述の図２で説
明したと同じ補正が行われる。

【００４６】即ち、この実施例で示した制御方法では、
あるドットでの各ラインでの白レベル値が X"FF"と続い
ているときには、急激な白の変化があったと認識して、
該急激な白の変化に対応して、加速的に白レベル値を上
げるような補正を行うようにしたところが特徴的な点で
ある。

【００４７】図４は、図２，図３で説明した加算値選択
用マルチプレクサ 39 と、加算器 3A の部分を、例え
ば、読み取り専用メモリ(ROM) に置き換えたものであ
る。即ち、上記カウント部(Count) 38の出力値 (４ビ
ット) と、上記ビデオ信号比較器 37 の出力 (３ビッ
ト）と、上記 RAMメモリ 36 の前回スキャンした時に得
られた白レベル値 (８ビット）とをアドレスにして、
該ROM 49内に、予め、計算されて格納されている白レベ
ル値を出力させるようにしたものである。

【００４８】該出力された白レベル値は、上記カウント
部(Count) 38の値(Qa-Qd) と値と共に、該当のドット位
置に格納され、次のラインでのアナログ／ディジタル変
換時の白レベルの補正の為の計算に使用される。

【００４９】上記の実施例において、アナログ／ディジ
タル変換器(ADC) 24でディジタル変換された画像信号
は、次の画像処理、例えば、白, 黒のコントラストを強
調するといった強調処理とか、写真画像のような網点画
像に対する「ディザ処理：２値化処理」のための画像処
理部に転送される。

【００５０】尚、上記図１，図２〜図３に示した実施例
の場合、ディジタル回路部分は、通常の論理和，論理積
ゲート回路のみで構成できるので、容易に、高集積回路
(LSI) に含めることができる。

【００５１】又、図４の実施例では、上記のように、図
２，図３で説明した加算値選択用マルチプレクサ 39
と、加算器 3A の部分を、例えば、ROM に置き換えたも
のであるので、部品点数を少なくすることができ、よ
り、高密度実装が可能となる。

【００５２】尚、上記実施例においては、画素毎に補正
する例で説明したが、これに限定されるものではなく、
例えば、ライン毎に補正するようにしてもよいことは言
うまでもないことである。

【００５３】

【発明の効果】以上、詳細に説明したように、本発明の
白レベル補正回路によれば、該白レベルの補正回路を、
ディジタル回路で構成することにより、該画像入力装置
の、全回路中でのアナログ部品, 及び、印刷配線板のパ
ターンを最小限に減らすことができ、ディジタル処理よ
る白レベルの補正であるので、アナログコンパレータの
ように、高域で発振するようなことがなく、動作の安定
性、設計の効率化、確実さを増すことができるという効
果が得られる。

【図面の簡単な説明】

【図１】本発明の一実施例を示した図

【図２】本発明の他の実施例を示した図（その１）

【図３】本発明の他の実施例を示した図（その２）

【図４】本発明の他の実施例を示した図（その３）

【図５】従来の白レベル補正回路を説明する図（その
１）

【図６】従来の白レベル補正回路を説明する図（その
２）

【符号の説明】

21 電荷結合素子(CCD) 23 サンプルホ
ールド回路 24 アナログ／ディジタル変換器(ADC) 25 ディジタル／アナログ変換器(DAC) 26,36 RAM メモリ, 又は、メモリ 27,37 ビデオ信号比較器 28 加算器 270,271,272 比較器(COMP) 275 ゲート回路
(DV) 371 ゲート回路(G) 38 カウント部(Count) 39 補正値変換回路 57〜59 アナログコンパレータ(ACP) 5A〜5D 抵抗器 5E ROM アナログビデオ信号アナログ／ディジタル変換器(ADC) 24の出力信号 RAM の出力信号アナログ／ディジタル変換器(ADC) 24の出力が X
`FF'であることを示す信号カウント部(Count) 出力信号デコーダ(DEC) 出力信号ビデオ信号比較器 37 の出力信号アナログコンパレータ(ACP) の出力信号 α, β, γ 比較器(COMP)のゲート回路(G) の出力信
号

Claims

【特許請求の範囲】

【請求項１】読み取られた画像データから白レベルを補
正する、画像読取装置の白レベル補正回路であって、アナログの白レベル基準値を、ディジタル値で格納して
いるメモリ(26)と、上記メモリ(26)に格納されている白
レベル値をアナログ信号に変換するD/A 変換器(25)と、前記変換された白レベルのアナログ値と、黒レベルのア
ナログ値とを基準にして、読み取られた画像のアナログ
ビデオ信号 () をディジタル信号に変換するA/D変換
器(24)と、該 A/D変換器(24)により出力されるディジタル信号の値
() と、上記メモリ(26)に格納されている、白レベル
基準値 () との比較結果に応じて、該ディジタル白レ
ベル基準チャネルの補正を行う補正回路(27,28) とを備
えて、該補正回路(27,28) により補正されたディジタル値の白
レベル基準値を、前記メモリ(26)に格納するように構成
したことを特徴とする白レベル補正回路。
【請求項２】読み取られた画像データから白レベルを補
正する、画像読取装置の白レベル補正回路であって、アナログの白レベル基準値を、ディジタル値で格納して
いるメモリ(36)と、上記メモリ(36)に格納されている白
レベル値をアナログ信号に変換するD/A 変換器(25)と、前記変換された白レベルのアナログ値と、黒レベルのア
ナログ値とを基準にして、読み取られた画像のアナログ
ビデオ信号 () をディジタル信号に変換するA/D変換
器(24)と、該 A/D変換器(24)により出力されるディジタル信号の値
() と、上記メモリ(36)に格納されている、白レベル
基準値 () との比較結果に応じて、該ディジタル値が
所定値であることを示す制御信号 () を出力する制御
信号作成回路(37)と、上記制御信号 () が、ライン方
向に連続して出力されている回数を計数する計数回路(3
8)と、該計数回路(38)の計数結果値 () に応じて、上記メモ
リ(36)に格納されているディジタル白レベル基準値の補
正を行う補正回路(39,3A) を備えて、該補正回路(39,3A) により補正されたディジタル値の白
レベル基準値を、前記メモリ(36)に格納するように構成
したことを特徴とする白レベル補正回路。