JPH0779345A - イメージセンサ出力補正回路 - Google Patents
イメージセンサ出力補正回路Info
- Publication number
- JPH0779345A JPH0779345A JP5160896A JP16089693A JPH0779345A JP H0779345 A JPH0779345 A JP H0779345A JP 5160896 A JP5160896 A JP 5160896A JP 16089693 A JP16089693 A JP 16089693A JP H0779345 A JPH0779345 A JP H0779345A
- Authority
- JP
- Japan
- Prior art keywords
- output
- dark
- signal
- image sensor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】 イメージセンサ用チップにおける光電変換素
子の暗電流による暗歪みを簡単な構成で解消することが
できる補正回路を提供することを目的とする。 【構成】 差動増幅アンプ２に暗出力を含んだアナログ
信号と各画素の暗出力とを入力し、その差分を出力して
暗出力を含まない画像情報を得る。暗出力データは１タ
イムメモリ４に３ビットの情報として格納され、カウン
タ回路８により暗出力データのアドレスが指定されて、
Ｄ／Ａコンバータ６でアナログ信号に変換されて差動増
幅アンプ２に入力される。
子の暗電流による暗歪みを簡単な構成で解消することが
できる補正回路を提供することを目的とする。 【構成】 差動増幅アンプ２に暗出力を含んだアナログ
信号と各画素の暗出力とを入力し、その差分を出力して
暗出力を含まない画像情報を得る。暗出力データは１タ
イムメモリ４に３ビットの情報として格納され、カウン
タ回路８により暗出力データのアドレスが指定されて、
Ｄ／Ａコンバータ６でアナログ信号に変換されて差動増
幅アンプ２に入力される。
Description
【０００１】
【産業上の利用分野】この発明は、イメージセンサの出
力を補正する回路に関するもので、特に、イメージセン
サの暗出力を補正する補正回路に関するものである。
力を補正する回路に関するもので、特に、イメージセン
サの暗出力を補正する補正回路に関するものである。
【０００２】
【従来の技術】ＭＯＳ型イメージセンサ用チップは、原
稿面から反射光を電気信号に変換する光電変換素子アレ
イ、該光電変換素子アレイにおける例えばホトダイオー
ドからの画像信号を読み出すためのスイッチ素子と、該
スイッチ素子を時間的に順次制御するためのシフトレジ
スタとをＬＳＩ化して１チップに構成したものである。
ここで、従来からのイメージセンサ用チップは、図３に
示すように構成され、ホトトランジスタアレイを構成す
るホトトランジスタＰ１〜Ｐｎに、それぞれスイッチ素
子ＳＷ１〜ＳＷｎが接続され、各スイッチ素子ＳＷ１〜
ＳＷｎのゲートはシフトレジスタ１０に接続されてい
る。このシフトレジスタ１０は各スイッチ素子ＳＷ１〜
ＳＷｎに順次制御信号を出力する。
稿面から反射光を電気信号に変換する光電変換素子アレ
イ、該光電変換素子アレイにおける例えばホトダイオー
ドからの画像信号を読み出すためのスイッチ素子と、該
スイッチ素子を時間的に順次制御するためのシフトレジ
スタとをＬＳＩ化して１チップに構成したものである。
ここで、従来からのイメージセンサ用チップは、図３に
示すように構成され、ホトトランジスタアレイを構成す
るホトトランジスタＰ１〜Ｐｎに、それぞれスイッチ素
子ＳＷ１〜ＳＷｎが接続され、各スイッチ素子ＳＷ１〜
ＳＷｎのゲートはシフトレジスタ１０に接続されてい
る。このシフトレジスタ１０は各スイッチ素子ＳＷ１〜
ＳＷｎに順次制御信号を出力する。
【０００３】上記イメージセンサ用チップは、図４に示
すように一列にカスケード接続され、各イメージセンサ
用チップからの出力端は、ゲインアンプ２４とスイッチ
素子ＳＷＤと充電用コンデンサ２２とを有する外部回路
２０に接続されている。
すように一列にカスケード接続され、各イメージセンサ
用チップからの出力端は、ゲインアンプ２４とスイッチ
素子ＳＷＤと充電用コンデンサ２２とを有する外部回路
２０に接続されている。
【０００４】ここで、上記構成に基づくイメージセンサ
用チップの動作について説明すると、各ホトトランジス
タＰ１〜Ｐｎに対応する受光素子が反射光を受光する
と、その受光量に応じてホトトランジスタＰ１〜Ｐｎに
電荷が蓄積される。シフトレジスタ１０は外部から与え
られるクロック信号（ＣＬＫ）に基づき各スイッチ素子
ＳＷ１〜ＳＷｎに対して順次制御信号Ｓ１、Ｓ２・・・
を出力するので、この制御信号によりスイッチ素子ＳＷ
１〜ＳＷｎが順次オン動作され、順次画像信号が出力さ
れる。該画像信号は充電コンデンサ２２に蓄えられ、ゲ
インアンプ２４を介して出力される。スイッチ素子ＳＷ
Ｄは、ある画素について出力後にオン動作させて、スイ
ッチ素子ＳＷ１等のスイッチ素子及びコンデンサ２２に
残留した電荷を放電するためのものである。
用チップの動作について説明すると、各ホトトランジス
タＰ１〜Ｐｎに対応する受光素子が反射光を受光する
と、その受光量に応じてホトトランジスタＰ１〜Ｐｎに
電荷が蓄積される。シフトレジスタ１０は外部から与え
られるクロック信号（ＣＬＫ）に基づき各スイッチ素子
ＳＷ１〜ＳＷｎに対して順次制御信号Ｓ１、Ｓ２・・・
を出力するので、この制御信号によりスイッチ素子ＳＷ
１〜ＳＷｎが順次オン動作され、順次画像信号が出力さ
れる。該画像信号は充電コンデンサ２２に蓄えられ、ゲ
インアンプ２４を介して出力される。スイッチ素子ＳＷ
Ｄは、ある画素について出力後にオン動作させて、スイ
ッチ素子ＳＷ１等のスイッチ素子及びコンデンサ２２に
残留した電荷を放電するためのものである。
【０００５】
【発明が解決しようとする課題】しかし、上記従来のイ
メージセンサ用チップにおいては、光電変換素子として
のホトトランジスタ、ホトダイオードに格子欠陥があ
り、この格子欠陥を原因とする暗電流が各光電変換素子
により異なるので、同じ階調の画情報を読み込んでも、
画像出力の値が異なってしまい、高精度の階調処理を行
うことができないという問題があった。
メージセンサ用チップにおいては、光電変換素子として
のホトトランジスタ、ホトダイオードに格子欠陥があ
り、この格子欠陥を原因とする暗電流が各光電変換素子
により異なるので、同じ階調の画情報を読み込んでも、
画像出力の値が異なってしまい、高精度の階調処理を行
うことができないという問題があった。
【０００６】この暗電流の影響を除く方法としては、イ
メージセンサにおける発光部からの光量を上げて暗歪み
の割合を低くする方法が考えられるが暗歪みを解消する
ことにはならず、また、特開平４−３１３９４７号公報
に示す方法によれば複雑な回路構成を取らねばならなか
った。
メージセンサにおける発光部からの光量を上げて暗歪み
の割合を低くする方法が考えられるが暗歪みを解消する
ことにはならず、また、特開平４−３１３９４７号公報
に示す方法によれば複雑な回路構成を取らねばならなか
った。
【０００７】そこで、本発明は上記問題点を解決するた
めに考え出されたものであって、暗電流による暗歪みを
簡単な構成で解消することができる補正回路を提供する
ことを目的とするものである。
めに考え出されたものであって、暗電流による暗歪みを
簡単な構成で解消することができる補正回路を提供する
ことを目的とするものである。
【０００８】
【課題を解決するための手段】本発明は、イメージセン
サ用チップからの出力を補正するイメージセンサ出力補
正回路であって、上記イメージセンサ用チップにおける
各光電変換素子における暗出力データを記憶した記憶部
と、各画素において上記イメージセンサ用チップからの
画像出力と上記記憶部に記憶された暗出力とを比較し、
その差分を出力する比較回路と、を有することを特徴と
するものである。
サ用チップからの出力を補正するイメージセンサ出力補
正回路であって、上記イメージセンサ用チップにおける
各光電変換素子における暗出力データを記憶した記憶部
と、各画素において上記イメージセンサ用チップからの
画像出力と上記記憶部に記憶された暗出力とを比較し、
その差分を出力する比較回路と、を有することを特徴と
するものである。
【０００９】
【作用】この発明に係るイメージセンサ出力補正回路に
おいては、記憶部にイメージセンサにおける各光電変換
素子の暗出力を記憶しており、比較部がイメージセンサ
用チップからの暗出力を含んだ画像出力と上記記憶部に
記憶された暗出力とを比較し、その差分を出力するの
で、暗出力を含まない画像出力を得ることができる。
おいては、記憶部にイメージセンサにおける各光電変換
素子の暗出力を記憶しており、比較部がイメージセンサ
用チップからの暗出力を含んだ画像出力と上記記憶部に
記憶された暗出力とを比較し、その差分を出力するの
で、暗出力を含まない画像出力を得ることができる。
【００１０】本発明における補正回路は、記憶部と比較
回路とを設けるのみの構成であるので、極めて低いコス
トで暗歪みのないイメージセンサを得ることができる。
回路とを設けるのみの構成であるので、極めて低いコス
トで暗歪みのないイメージセンサを得ることができる。
【００１１】
【実施例】以下、本発明の要旨をさらに明確にするた
め、本発明の一実施例を図面を用いて説明する。
め、本発明の一実施例を図面を用いて説明する。
【００１２】本実施例におけるイメージセンサ出力補正
回路Ａは、図１に示すように、差動増幅アンプ２とこの
差動増幅アンプ２に接続されたＤ／Ａコンバータ６と１
タイムメモリ４とカウンタ回路８とを有している。
回路Ａは、図１に示すように、差動増幅アンプ２とこの
差動増幅アンプ２に接続されたＤ／Ａコンバータ６と１
タイムメモリ４とカウンタ回路８とを有している。
【００１３】ここで、１タイムメモリ４には各画素にお
けるホトトランジスタ等の光電変換素子の格子欠陥に基
づく暗出力の値が各光電変換素子について３ビットのデ
ジタル信号で記憶されている。この１タイムメモリ４に
記憶された暗出力データは、各光電変換素子の暗出力を
予め計測して記憶させておく。そして、カウンタ回路８
はイメージセンサ用チップからのＳＩ信号とＣＬＫ（ク
ロック）信号をカウントして、１タイムメモリ４に出力
データのアドレスを指定するように構成されている。ま
た、差動増幅アンプ２における一方の入力端は図４にお
ける外部回路２０の出力端より接続され、差動増幅アン
プ２の他方の入力端はＤ／Ａコンバータ６に接続され
る。
けるホトトランジスタ等の光電変換素子の格子欠陥に基
づく暗出力の値が各光電変換素子について３ビットのデ
ジタル信号で記憶されている。この１タイムメモリ４に
記憶された暗出力データは、各光電変換素子の暗出力を
予め計測して記憶させておく。そして、カウンタ回路８
はイメージセンサ用チップからのＳＩ信号とＣＬＫ（ク
ロック）信号をカウントして、１タイムメモリ４に出力
データのアドレスを指定するように構成されている。ま
た、差動増幅アンプ２における一方の入力端は図４にお
ける外部回路２０の出力端より接続され、差動増幅アン
プ２の他方の入力端はＤ／Ａコンバータ６に接続され
る。
【００１４】上記構成の基づくイメージセンサ出力補正
回路Ａの動作について説明すると、カウンタ回路８はＳ
Ｉ信号とＣＬＫ（クロック）信号に同期して、１タイム
メモリ４に対してアドレス線を介して順番にデータを出
力するアドレスを指定する。上記１タイムメモリ４は上
記カウンタ回路８のより指定されたアドレスの暗出力デ
ータをデータ線を介してＤ／Ａコンバータ６に送り、Ｄ
／Ａコンバータ６は１タイムメモリ４からのデジタル信
号をアナログ信号に変換して差動増幅アンプ２に入力す
る。差動増幅アンプ２には、ある画素についての暗出力
を含む画像出力信号とＤ／Ａコンバータ６からの暗出力
信号とが同時に入力されるので、その差分を演算して出
力する。この差動増幅アンプ２から得られるアナログ信
号は暗出力を補正した画像信号である。つまり、図２に
示すように、例えば、メモリのアドレスが「０００」、
「００３」、「００６」で示される画素に暗出力が現れ
る場合でも、暗出力補正を行うことにより、暗出力のな
いアナログ信号を得ることができる。
回路Ａの動作について説明すると、カウンタ回路８はＳ
Ｉ信号とＣＬＫ（クロック）信号に同期して、１タイム
メモリ４に対してアドレス線を介して順番にデータを出
力するアドレスを指定する。上記１タイムメモリ４は上
記カウンタ回路８のより指定されたアドレスの暗出力デ
ータをデータ線を介してＤ／Ａコンバータ６に送り、Ｄ
／Ａコンバータ６は１タイムメモリ４からのデジタル信
号をアナログ信号に変換して差動増幅アンプ２に入力す
る。差動増幅アンプ２には、ある画素についての暗出力
を含む画像出力信号とＤ／Ａコンバータ６からの暗出力
信号とが同時に入力されるので、その差分を演算して出
力する。この差動増幅アンプ２から得られるアナログ信
号は暗出力を補正した画像信号である。つまり、図２に
示すように、例えば、メモリのアドレスが「０００」、
「００３」、「００６」で示される画素に暗出力が現れ
る場合でも、暗出力補正を行うことにより、暗出力のな
いアナログ信号を得ることができる。
【００１５】本実施例においては、上述したように、差
動増幅アンプ２と１タイムメモリ４とＤ／Ａコンバータ
６とカウンタ回路８という簡単な構成で暗出力補正がで
き、また、暗出力の影響を少なくするために光量を増や
す必要もないので、非常に経済的である。特に本実施例
においては、暗出力データが３ビットのデータとして記
憶されているので、例えば、暗出力のばらつきが０〜２
００ｍＶであるとして、１ビットあたり２５ｍＶ刻みで
補正できるので、簡単な構成で暗出力を３０ｍＶには押
さえることができる。また、本実施例では、カウンタ回
路８によりアドレスを指定するので、アドレス線も少な
く簡単な構成でアドレスの指定をすることができる。
動増幅アンプ２と１タイムメモリ４とＤ／Ａコンバータ
６とカウンタ回路８という簡単な構成で暗出力補正がで
き、また、暗出力の影響を少なくするために光量を増や
す必要もないので、非常に経済的である。特に本実施例
においては、暗出力データが３ビットのデータとして記
憶されているので、例えば、暗出力のばらつきが０〜２
００ｍＶであるとして、１ビットあたり２５ｍＶ刻みで
補正できるので、簡単な構成で暗出力を３０ｍＶには押
さえることができる。また、本実施例では、カウンタ回
路８によりアドレスを指定するので、アドレス線も少な
く簡単な構成でアドレスの指定をすることができる。
【００１６】なお、上記実施例においては、暗出力デー
タを３ビットの情報として記憶されておくが、これに限
られず、任意のビット数の暗出力データとしてよい。ま
た、上記実施例においては、イメージセンサ補正回路Ａ
とゲインアンプ２４を別構成とするが、ゲインアンプ２
４も一緒にＩＣ化することによりコストダウンを図るこ
とができる。
タを３ビットの情報として記憶されておくが、これに限
られず、任意のビット数の暗出力データとしてよい。ま
た、上記実施例においては、イメージセンサ補正回路Ａ
とゲインアンプ２４を別構成とするが、ゲインアンプ２
４も一緒にＩＣ化することによりコストダウンを図るこ
とができる。
【００１７】
【発明の効果】以上説明したように、この発明によれ
ば、記憶部と比較回路を有した簡単な構成で暗電流によ
る暗歪みを解消する補正回路を提供することができる。
ば、記憶部と比較回路を有した簡単な構成で暗電流によ
る暗歪みを解消する補正回路を提供することができる。
【図１】本発明に基づく実施例におけるイメージセンサ
出力補正回路の構成を示す回路図である。
出力補正回路の構成を示す回路図である。
【図２】本発明に基づく実施例におけるイメージセンサ
出力補正回路の動作を示す説明図である。
出力補正回路の動作を示す説明図である。
【図３】従来の構成に基づくイメージセンサ用チップの
回路図である。
回路図である。
【図４】従来の構成の基づくイメージセンサ用チップの
接続状態を示す説明図である。
接続状態を示す説明図である。
Ａ イメージセンサ出力補正回路 ２ 差動増幅アンプ ４ １タイムメモリ ６ Ｄ／Ａコンバータ ８ カウンタ回路 １０ シフトレジスタ
Claims (1)
- 【請求項１】 イメージセンサ用チップからの出力を補
正する補正回路であって、上記イメージセンサ用チップ
における各光電変換素子における暗出力データを記憶し
た記憶部と、各画素において上記イメージセンサ用チッ
プからの画像出力と上記記憶部に記憶された暗出力とを
比較し、その差分を出力する比較回路と、を有すること
を特徴とするイメージセンサ用補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5160896A JPH0779345A (ja) | 1993-06-30 | 1993-06-30 | イメージセンサ出力補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5160896A JPH0779345A (ja) | 1993-06-30 | 1993-06-30 | イメージセンサ出力補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0779345A true JPH0779345A (ja) | 1995-03-20 |
Family
ID=15724707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5160896A Pending JPH0779345A (ja) | 1993-06-30 | 1993-06-30 | イメージセンサ出力補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0779345A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19882871B4 (de) * | 1997-12-03 | 2006-10-12 | Intel Corporation, Santa Clara | Verfahren und Einrichtung zum Verarbeiten digitaler Pixelausgangssignale |
| CN103118235A (zh) * | 2013-02-06 | 2013-05-22 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种图像传感器中像元输出非线性响应的校正装置及方法 |
-
1993
- 1993-06-30 JP JP5160896A patent/JPH0779345A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19882871B4 (de) * | 1997-12-03 | 2006-10-12 | Intel Corporation, Santa Clara | Verfahren und Einrichtung zum Verarbeiten digitaler Pixelausgangssignale |
| US7173656B1 (en) | 1997-12-03 | 2007-02-06 | Intel Corporation | Method and apparatus for processing digital pixel output signals |
| CN103118235A (zh) * | 2013-02-06 | 2013-05-22 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种图像传感器中像元输出非线性响应的校正装置及方法 |
| CN103118235B (zh) * | 2013-02-06 | 2015-10-28 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种图像传感器中像元输出非线性响应的校正装置及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10986296B2 (en) | Solid-state image pickup device and control method thereof | |
| JP3904111B2 (ja) | 固体撮像装置及びその信号処理方法 | |
| US7786921B2 (en) | Data processing method, data processing apparatus, semiconductor device, and electronic apparatus | |
| US7098950B2 (en) | Image sensor with stabilized black level and low power consumption | |
| US8520110B2 (en) | Solid-state imaging device, driving control method, and imaging apparatus | |
| US7079178B2 (en) | High dynamic range active pixel CMOS image sensor and data processing system incorporating adaptive pixel reset | |
| US8174593B2 (en) | Method and apparatus for detecting image darkening due to reset droop | |
| US9584739B2 (en) | CMOS image sensor with processor controlled integration time | |
| US20020122129A1 (en) | CMOS image sensor improving picture quality | |
| US20020109620A1 (en) | A/D converter | |
| US6710803B1 (en) | Image sensor and method for driving the same | |
| US8749674B2 (en) | Solid-state imaging device, driving control method thereof, and imaging apparatus | |
| KR20000003979A (ko) | 이미지 센서 | |
| KR100599015B1 (ko) | 화상캡쳐회로 | |
| CN107154803B (zh) | 信号处理设备、信号处理方法和摄像设备 | |
| US7869100B2 (en) | Image sensor, module and electronic device | |
| JP3112325B2 (ja) | 画像入力方法及び装置 | |
| JP2008118361A (ja) | 撮像装置及び固体撮像素子の制御方法 | |
| JPH0779345A (ja) | イメージセンサ出力補正回路 | |
| EP1248458B1 (en) | System and method for correcting erroneous image signals from defective photosensitive pixels during analog-to-digital conversion | |
| JPH05259909A (ja) | 自動オフセット電圧補正方法 | |
| JP2770795B2 (ja) | 多素子センサの校正方法及びその装置 | |
| US6259087B1 (en) | Calibration apparatus for multi-element sensor | |
| JP2008054205A (ja) | アナログ／ディジタル変換装置 | |
| JPH04324757A (ja) | 半導体集積回路装置 |