JPH05165482A

JPH05165482A - オーディオ信号処理装置

Info

Publication number: JPH05165482A
Application number: JP3327395A
Authority: JP
Inventors: Kazuo Watanabe; 和男渡辺; Makio Yamaki; 真木夫山来
Original assignee: Pioneer Video Corp; Pioneer Electronic Corp
Current assignee: Pioneer Video Corp; Pioneer Corp
Priority date: 1991-12-11
Filing date: 1991-12-11
Publication date: 1993-07-02

Abstract

(57)【要約】【目的】ディジタル演算処理を行なうためのオーディ
オ信号処理装置に関し、ＤＳＰから制御用のマイクロコ
ンピュータへ転送される数値データの分解能を上げ、マ
イクロコンピュータで扱う数値データの精度を向上させ
たオーディオ信号処理装置を提供することを目的とす
る。【構成】オーディオ信号に所定のディジタル演算処理
を施すディジタル信号プロセッサ２と、該プロセッサと
の間でデータの授受を行なうマイクロコンピュータ２４
とを備え、少なくともディジタル信号プロセッサの処理
データ長がマイクロコンピュータの処理データ長よりも
大きくされたオーディオ信号処理装置において、前記デ
ィジタル信号プロセッサ２から前記マイクロコンピュー
タ２４へデータを転送する際、数値データについては正
負のサインビットＳを含ませることなく数値のみを転送
するように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル演算処理を
行なうためのオーディオ信号処理装置に関する。

【０００２】

【従来の技術】室内や車内においてコンサートホールや
劇場と同様な音響空間、例えば残響音や臨場感を作り出
すために、再生音の音場制御を行なうようにしたオーデ
ィ信号処理装置が公知である（例えば、特開昭６４−７
２６１５号参照）。このようなオーディオ信号処理装置
は、チューナーなどのオーディオ信号源から供給される
オーディオ信号をディジタル演算処理することにより所
望の音場制御を行なうディジタル信号プロセッサ（以
下、ＤＳＰという）と、オーディオ信号処理装置全体の
動作制御を行なう制御用のマイクロコンピュータを備え
ているのが普通である。

【０００３】ＤＳＰは、四則演算などの演算処理を行な
う演算部、該演算部に供給するディジタルオーディオ信
号データを記憶するデータＲＡＭ、オーディオ信号デー
タに乗算する係数データを記憶する係数ＲＡＭなどのメ
モリを備えており、ＤＳＰ内で予め定められた演算処理
プログラムに従って各メモリ間および各メモリから演算
部へ信号データを転送することにより、所定の演算処理
を高速で繰り返し行なうようになっている。

【０００４】また、マイクロコンピュータはオーディオ
信号処理装置全体の動作を制御しており、ＤＳＰ内の書
き換え可能なプログラムメモリにその時の処理内容に応
じた処理プログラムを転送してＤＳＰが指定の演算処理
を行なうように制御し、さらに、ＤＳＰで得られた演算
結果に基づいてオーディオ信号のスペクトル表示などの
必要な表示処理を行なう。

【０００５】

【発明が解決しようとする課題】ところで、ＤＳＰは高
精度な演算を行なう必要から制御用のマイクロコンピュ
ータよりも処理データ長の大きい高精度なプロセッサを
用いるのが普通である。例えば、ＤＳＰとして処理デー
タ長２４ビットあるいは３２ビットのＣＰＵを用い、制
御用のマイクロコンピュータには処理データ長８ビット
のＣＰＵを用いるなどの方法が採られている。

【０００６】前記のようにＤＳＰの処理データ長が制御
用のマイクロコンピュータの処理データ長よりも大きい
場合、ＤＳＰで得られた数値データの全ビットをマイク
ロコンピュータへ送ることはできない。そこで、図３に
示すように、例えばＤＳＰが２４ビット構成になり、マ
イクロコンピュータが８ビット構成になる場合を例に採
ると、従来においては、マイクロコンピュータの処理ビ
ット長に合わせてＤＳＰで得られた２４ビット長のデー
タの上位８ビットだけをマイクロコンピュータへ転送す
るようにしていた。

【０００７】しかし、図３（Ａ）に明らかなように、２
４ビット構成になる数値データの最上位ビット（ＭＳ
Ｂ）は正負の極性を表すサインビットＳとされているの
が普通である。したがって、従来のようにこのサインビ
ットＳを含む上位８ビット分のデータをマイクロコンピ
ュータへ転送した場合、データ中にサインビットＳが含
まれているために実質的な分解能は７ビット分しかな
く、データ精度がその分だけ低くなるという問題があっ
た。

【０００８】本発明は、このような事情に基づきなされ
たもので、その目的とするところは、ＤＳＰから制御用
のマイクロコンピュータへ転送される数値データの分解
能を上げ、マイクロコンピュータで扱う数値データの精
度を向上させたオーディオ信号処理装置を提供すること
である。

【０００９】

【課題を解決するための手段】本発明は、前記目的を達
成するため、オーディオ信号に所定のディジタル演算処
理を施すディジタル信号プロセッサと、該プロセッサと
の間でデータの授受を行なうマイクロコンピュータとを
備え、少なくともディジタル信号プロセッサの処理デー
タ長がマイクロコンピュータの処理データ長よりも大き
くされたオーディオ信号処理装置において、前記ディジ
タル信号プロセッサから前記マイクロコンピュータへデ
ータを転送する際、数値データについては正負のサイン
ビットを含ませることなく数値のみを転送するようにし
たことを特徴とする。

【００１０】

【作用】通常、ＤＳＰから制御用のマイクロコンピュ
ータへ転送されるデータは、オーディオ信号そのもので
はなく、オーディオ信号を所定の処理プログラムに従っ
て演算処理して得られるスペクトルデータや受信信号レ
ベルデータなどの正負の符号の必要のない数値データで
あることがほとんどである。したがって、このような場
合に正負を表すサインビットをマイクロコンピュータへ
転送しても意味がない。そこで、本発明では、ディジタ
ル信号プロセッサからマイクロコンピュータへデータを
転送する際、数値データについては正負のサインビット
を含ませることなく数値のみを転送する。このようにす
れば、サインビットの分だけ数値データの実質的な使用
ビット数を増やすことができ、ＤＳＰからマイクロコン
ピュータへ転送される数値データの精度がその分だけ向
上する。

【００１１】

【実施例】以下、本発明の実施例につき図面を参照して
説明する。図１は、本発明になるオーディオ信号処理装
置の１実施例を示す。なお、図中、ディジタル演算処理
を行なうＤＳＰ２の処理データ長は２４ビット、また制
御用のマイクロコンピュータ２４の処理データ長は８ビ
ットである。

【００１２】図１において、アナログオーディオ信号は
Ａ／Ｄ変換器１を介してＤＳＰ２内の入出力インターフ
ェース３に供給される。入出力インターフェース３に
は、第１データバス４が接続されている。第１データバ
ス４には、オーディオ信号データを記憶する２つの信号
データＲＡＭ５，６が接続されている。また、データバ
ス４にはバッファメモリ７が接続されており、バッファ
メモリ７の出力は乗算器８の一方の入力に接続されてい
る。乗算器８の他方の入力には、係数データを保持する
ためのバッファメモリ９が接続され、バッファメモリ９
には係数データを記憶する係数データＲＡＭ１０が接続
されている。

【００１３】ＡＬＵ（算術論理演算ユニット）１１は、
乗算器８の計算出力の累算などの演算を行なうために設
けられており、一方の入力に乗算器８の計算出力が供給
される。他方の入力には、ＡＬＵ１１の計算出力を保持
するアキュムレータ１２の出力が供給される。また、ア
キュムレータ１２の出力は第１データバス４に接続さて
いる。

【００１４】信号データＲＡＭ５には、メモリ制御回路
３１が接続されている。メモリ制御回路３１は、信号デ
ータＲＡＭ５の指定アドレスへのデータの書き込みおよ
び指定アドレスからのデータの読み出しを制御する制御
信号を発生する。信号データＲＡＭ６には、切替回路３
３を介して、メモリ制御回路３１と同様のメモリ制御回
路３２が接続されている。

【００１５】切替回路３３は、メモリ制御回路３１から
の制御信号によって信号データＲＡＭ６へのデータの書
き込みおよび読み出しが行われるように切替え制御す
る。また、係数データＲＡＭ１０には、メモリ制御回路
３１と同様のメモリ制御回路３４が接続されている。

【００１６】信号データＲＡＭ６は、第１データバス４
とは別の第２データバス１４にも接続されている。この
第２データバス１４には、外部ＲＡＭ１５との間でデー
タ転送を行なうためのインターフェース１６が接続され
ている。外部ＲＡＭ１５は、オーディオ信号データの遅
延信号データを作成するための遅延用メモリであり、記
憶容量が大なるほど遅延時間の長い信号データを作成す
ることができる。

【００１７】外部ＲＡＭ１５には、その書き込みアドレ
スと読み出しアドレスを指定するためのメモリ制御回路
３５が設けられ、メモリ制御回路３５には遅延時間デー
タＲＡＭ１７が接続されている。遅延時間データＲＡＭ
１７における遅延時間データの書き込みおよび読み出し
はメモリ制御回路３８により行われる。

【００１８】前記したインターフェース３，１６，乗算
器８，バッファメモリ７，９、ＡＬＵ１１、アキュムレ
ータ１２、メモリ制御回路３１〜３５，３８および切替
回路３３などの動作はシーケンスコントローラ１８によ
って制御される。シーケンスコントローラ１８には、プ
ログラムＲＡＭ１９が接続されており、プログラムＲＡ
Ｍ１９に書き込まれた処理プログラムに従って動作す
る。

【００１９】プログラムＲＡＭ１９は、プログラムカウ
ンタ２０の計数値が加算される毎にその新たな計数値に
対応するアドレス位置の命令コードを読み出し、シーケ
ンスコントローラ１８へ供給する。また、シーケンスコ
ントローラ１８には、後述する制御用のマイクロコンピ
ュータ２４からの指令を保持するレジスタ２１が接続さ
れている。

【００２０】プログラムＲＡＭ１９およびレジスタ２１
は、メインバス２２に接続されている。メインバス２２
には、インターフェース２３を介して制御用のマイクロ
コンピュータ２４が接続されている。また、メインバス
２２には、転送バッファ２６，２７が接続されている。
転送バッファ２６は、マイクロコンピュータ２４から供
給される係数データを係数データＲＡＭ１０に記憶させ
る前に一時保持するものである。転送バッファ２７は、
マイクロコンピュータ２４から供給される遅延時間デー
タをＲＡＭ１７に記憶させるために一時保持するもので
ある。

【００２１】マイクロコンピュータ２４は、マイクロプ
ロセッサ、ＲＡＭ、ＲＯＭおよびインターフェース（い
ずれも図示せず）から構成されている。マイクロコンピ
ュータ２４のＲＯＭには、マイクロコンピュータ２４自
身が用いる制御プログラムの他に、シーケンスコントロ
ーラ１８で用いる処理プログラム群、各処理プログラム
で必要な係数データ群および遅延時間データ群が予め格
納されている。

【００２２】マイクロコンピュータ２４には、キーボー
ド２５とディスプレイ３９が接続されている。また、マ
イクロコンピュータ２４は、インターフェース４０を介
して第１のデータバス４に接続され、ＤＳＰで算出され
た演算結果を受け取ることができるようになっている。

【００２３】キーボード２５には、音場モードを指定す
るモードキー、オーディオ信号のスペクトル表示キーな
どの種々の操作キー（いずれも図示せず）が用意されて
いる。マイクロコンピュータ２４は、操作されたキーに
対応する処理プログラムおよび必要な係数データと遅延
時間データをＲＯＭから読み出し、ＤＳＰ２へ転送す
る。ディスプレイ３９は、キー操作に応じた所定の表
示、例えばオーディオ信号のスペクトル表示などを行な
う。

【００２４】ＤＳＰ２内には、クロックジェネレータ２
８が設けられており、シーケンスコントローラ１８やプ
ログラムカウンタ１９へクロックが供給されている。ま
た、クロックジェネレータ２８から発生されるクロック
パルスは、サンプリングのタイミング信号としてＡ／Ｄ
変換器１へ供給されている。また、インターフェース３
から出力されるオーディオ信号データは、ミュートスイ
ッチ回路３０、ディジタルフィルタ３６を介してＤ／Ａ
変換器３７へ供給され、アナログ信号に変換される。

【００２５】かかる構成において、キーボード２５のい
ずれかのキー、例えばスペクトル表示キーが操作される
と、マイクロコンピュータ２４はＲＯＭ（図示なし）か
らこのスペクトル処理用のプログラムを読み出し、イン
ターフェース２３、メインバス２２を介してプログラム
ＲＡＭ１９に格納する。また、スペクトル処理に用いる
フィルタ係数データをＲＯＭから読み出し、インターフ
ェース２３、メインバス２２を介して転送バッファ２６
に転送し、係数データＲＡＭ１０に格納する。さらに、
シフトレジスタ用の遅延時間データをＲＯＭから読み出
し、インターフェース２３、メインバス２２を介して転
送バッファ２７に転送し、遅延時間データＲＡＭ１７に
格納する。

【００２６】前記のようしてスペクトル処理用のプログ
ラムとフィルタ係数データおよび遅延時間データがＤＳ
Ｐ２内にセットされると、入力してくるオーディオ信号
の各帯域毎の信号レベルの演算処理が開始される。すな
わち、Ａ／Ｄ変換器１から入力されるオーディオ信号
は、まずクロックジェネレータ２８からのクロックパル
スに同期したサンプリング周期で次々とサンプリングさ
れ、ディジタルデータからなるオーディオ信号データ群
ｄ₁，ｄ₂，…ｄ_nに変換される。このオーディオ信号
データ群ｄ₁，ｄ₂，…ｄ_nは入出力インターフェース
３を介して第１データバス４に供給され、信号データＲ
ＡＭ６（または５）に書き込まれる。

【００２７】信号データＲＡＭ６に書き込まれた信号デ
ータはデータバス１４によってインターフェース１６に
順次転送され、外部ＲＡＭ１５の指定されたアドレス位
置に書き込まれた後、遅延時間データＲＡＭ１７に格納
されているシフトレジスタ用の遅延時間データに従って
順次読み出され、信号データＲＡＭ６へ転送され、格納
される。すなわち、外部ＲＡＭ１５はシフトレジスタを
構成し、ディジタルフィルタの積和演算を行なうため
に、各信号データｄ₁，ｄ₂，…ｄ_nを遅延させる。

【００２８】一方、係数データＲＡＭ１０からフィルタ
係数データが順次読み出され、バッファメモリ９に保持
される。シーケンスコントローラ１８は、適切なタイミ
ングをとりながら、前記ＲＡＭ６から遅延された信号デ
ータを順次読み出し、パッファメモリ７に保持する。そ
して、乗算器８はこのバッファメモリ７と９に保持され
た信号データと係数データとを順次乗算する。

【００２９】すなわち、まずバッファメモリ７には第１
の信号データｄ₁が、またバッファメモリ９には第１の
フィルタ係数データα₁が保持され、乗算器８において
α₁・ｄ₁の乗算が行われ、この乗算値α₁・ｄ₁にＡ
ＬＵ１１でアキュムレータ１２の初期値０が加算され、
この加算値α₁・ｄ₁が再びアキュムレータ１１に保持
される。

【００３０】次いで、バッファメモリ７に第２の信号デ
ータｄ₂が保持され、バッファメモリ９に第２のフィル
タ係数データα₂が保持され、乗算器８においてα₂・
ｄ₂の乗算が行われ、この乗算値α₂・ｄ₂にＡＬＵ１
１でアキュムレータ１２に保持されているα₁・ｄ₁が
加算され、その加算値α₁・ｄ₁＋α₂・ｄ₂が再びア
キュムレータ１２に保持される。このような積和演算処
理（Σα_i・ｄ_i）を高速で繰り返すことによりいわゆ
る非巡回型（ＦＩＲ）のディジタルバンドパスフィルタ
を構成し、指定帯域についての信号レベル（スペクトル
データ）を算出する。

【００３１】そして、前記積和演算処理を各帯域毎に繰
り返し行ない、各帯域毎のスペクトルデータを得る。こ
のようにして得られたスペクトルデータは、アキュムレ
ータ１２，バス４を介して信号データＲＡＭ６（または
ＲＡＭ５）に格納され、データバス４，インターフェー
ス４０を介してマイクロコンピュータ２４へ転送され
る。

【００３２】前記算出されたスペクトルデータは、図２
（Ａ）に示すように、ＭＳＢに正負の極性を示すサイン
ビットＳを含んだ２４ビット構成のデータである。本発
明は、この転送データがスペクトルデータなどの数値デ
ータである場合には、図２（Ｂ）に示すように、ＭＳＢ
のサインビットＳを除いた上位８ビット、すなわち２２
〜１５ビットまでの上位８ビット分の数値データのみを
マイクロコンピュータ２４へ転送する。マイクロコンピ
ュータ２４へ転送されたスペクトルデータは、ディスプ
レイ３９上に帯域毎の棒グラフ表示など、所定の形式で
表示される。

【００３３】なお、前記実施例は説明を簡単とするた
め、非巡回型（ＦＩＲ）フィルタの場合を例にとって述
べたが、巡回型（ＩＩＲ）フィルタによって構成とする
こともできる。この場合、巡回型フィルタ用の処理プロ
グラムを用いて前記演算処理を行なうべきことは当然で
ある。

【００３４】

【発明の効果】以上述べたところから明らかなように、
本発明のオーディオ信号処理装置によるときは、ディジ
タル信号プロセッサから制御用のマイクロコンピュータ
へデータを転送する際、数値データについては正負のサ
インビットを含ませることなく数値のみを転送するよう
にしたので、ＤＳＰから制御用のマイクロコンピュータ
へ転送される数値データの分解能をサインビット分だけ
上げることができ、マイクロコンピュータで扱う数値デ
ータの精度を向上させることができる。また、マイクロ
コンピュータ側で正負の符号処理を行なう必要がなくな
り、数値データを扱う１チップマイクロコンピュータに
おけるデータ処理が容易となる。

【図面の簡単な説明】

【図１】本発明のオーディオ信号処理装置の実施例を示
すブロック図である。

【図２】本発明のオーディオ信号処理装置におけるデー
タ転送の説明図である。

【図３】従来のオーディオ信号処理装置におけるデータ
転送の説明図である。

【符号の説明】

２ディジタル信号プロセッサ（ＤＳＰ）４第１データバス５，６信号データＲＡＭ７，９バッファメモリ８乗算器１０係数データＲＡＭ１１ＡＬＵ１２アキュムレータ１４第２データバス２２メインバス２４マイクロコンピュータ２５キーボード３９ディスプレイ４０インターフェースＳ数値データのサインビット

Claims

【特許請求の範囲】

【請求項１】オーディオ信号に所定のディジタル演算
処理を施すディジタル信号プロセッサと、該プロセッサ
との間でデータの授受を行なうマイクロコンピュータと
を備え、少なくともディジタル信号プロセッサの処理デ
ータ長がマイクロコンピュータの処理データ長よりも大
きくされたオーディオ信号処理装置において、前記ディジタル信号プロセッサから前記マイクロコンピ
ュータへデータを転送する際、数値データについては正
負のサインビットを含ませることなく数値のみを転送す
るようにしたことを特徴とするオーディオ信号処理装
置。