KR0147758B1

KR0147758B1 - Mpeg-2 오디오 복호화기의 합성 필터

Info

Publication number: KR0147758B1
Application number: KR1019950031605A
Authority: KR
Inventors: 한영태; 고종석; 권순홍
Original assignee: 이준; 한국전기통신공사
Priority date: 1995-09-25
Filing date: 1995-09-25
Publication date: 1998-12-01
Also published as: US5812979A; KR970019118A; JPH09212486A; JP2885725B2

Abstract

본 발명은 MPEG 오디오 복호화기에서 서브밴드 데이터들을 시간영역의 데이터로 복원하기 위한 합성 필터의 구현에 관한 것이다. MPEG 오디오 부호화기에서 분석 필터에 의해 주파수 영역으로 전환된 서브밴드 신호가 발생하며, 복호화기에서는 다채널 처리기를 통과한 다섯 개의 채널 신호를 동일한 구조의 각각의 합성 필터로 입력시켜 다시 시간 영역으로 역변환해주는 역할을 한다. 이러한 합성 필터는 각 채널에 있어 동일한 연산을 수행하며, 이를 ISO/IEC 11172-3에 명기되어 있는 계산 과정순서로 하드웨어를 구현하는 것은 계산 속도의 지연 및 메모리의 낭비라는 면에서 비효율적이다. 그러나, 본 발명에서는 1024개의 데이터를 가지는 큐 메모리V를 쉬프트하는 대신 순환 큐를 사용하여 계산 속도를 향상시키며, 계산식을 통합하고 효율적인 어드레싱 방법에 의해 불필요한 메모리의 사용을 줄여 시스템을 구현하였다.

Description

MPEG-2 오디오 복호화기의 합성 필터

제1도는 본 발명의 알고리듬을 구현하기 위한 어드레스 구성도.

제2도는 본 발명의 따른 합성필터의 전체적인 구성도.

제3도는 제2도에 도시된 합성 필터의 세부적인 구성도.

* 도면의 주요부분에 대한 부호의 설명

100 : 다채널 처리기 200 : 합성필터

10 : 합성필터 제어기 11 : 변환제어

12 : 윈도윙 및 중첩 13,14 : 승산기 및 누산기

15,17 : 계수 롬 16,18,19 : 큐 메모리

20 : 선입선출부

21 : 디지탈/아날로그 신호 변환기

본 발명은 MPEG오디오 복호화기에 관한 것으로, 특히 계산속도를 향상시키고 불필요한 메모리의 사용을 줄인 MPEG-2 오디오 복호화기의 합성 필터(synthesis filter) 에 관한 것이다.

상기 본 발명의 합성 필터의 계산 과정은 MPEG1, MPEG2에서 공통이며, 채널 별로 독립적으로 수행된다.

종래, 합성 필터의 동작은 다채널 처리기로 부터 다섯 채널의 신호가 동일한 구조의 각각의 합성 필터에 입력된다. 하나의 합성 필터에서는 32개의 서브밴드 신호가 최종적으로 32개의 오디오 신호로 출력되어 나갈때까지 ISO/IEC 11172-3에 명시된 순서로 단계적인 연산을 수행하며, 그 처리 순서는 아래와 같다.

과정1 : 새로운 32개의 서브밴드 샘플 값을 입력한다

과정2 : for i=1023 down to 64 do

과정3 : for i=0 to 63 do

과정4 : 512값의 U벡터를 구성한다.

과정5 : for i=0 to 511 do

과정6 : for j=0 to 31 do

합성 필터는 복호화기 전체에서 가장 많은 계산량은 요구하는 부분으로, 이를 위의 처리과정 순서로 하드웨어를 구현하는 데에는 1024포인트 큐(queue)를 64샘플만큼 직접 한 번에 쉬프트(shift)시켜야 하므로, 많은 데이터 버스가 필요하며, 이와달리 이를 순차적으로 하나씩 쉬프트 시키려면 많은 시간이 소모된다. 또한, 벡터 U와 W는 중간 결과를 담는 메모리이므로 최적화된 알고리듬으로 제거할 수 있는 여지가 있다.

따라서 본 발명에서는 계산속도를 향상시키고, 불필요한 메모리 소자의 사용을 줄인 MPEG-2 오디오 복호화기의 합성 필터를 제공하는데에 그 목적이 있다.

상기 목적을 달성하기 위하여, 분 발명의 MPEG-2 오디오 복호화기의 합성 필터는 코사인 변환 계수를 저장하는 제1룸과, 서브밴드 데이타를 저장하는 제1메모리와, 상기 제1롬에 저장된 코사인 변환 계수를 곱하여 변환을 수행하는 제1승산기 및 누산기와, 상기 제1승산기 및 누산기로 부터의 결과를 저장하는 제2메모리와, 상기 제2메모리에 저장된 내용을 복사하는 제3메모리와, 윈도우 계수를 저장하는 제2롬과, 상기 제2롬의 윈도우 계수와 상기 제3메모리에 저장된 데이터를 처리하여 오디오 신호로 합성하기 위한 제2승산기 및 누산기와, 상기 제2승산기 및 누산기로 부터의 오디오 데이터를 저장하는 선입선출부와, 상기 선입선출부에 저장된 오디오 신호를 음향신호로 복원시켜 스피커로 출력하는 디지탈/아날로그 신호 변환기와, 상기 제1,제2승산기 및 누산기의 승산 및 누산 연산 동작을 각각 제어하는 제어기를 구비하였다.

먼저 본 발명에서는 상기 과정 2에서 실제로 데이터를 쉬프트 시키는 것이 아니라 큐의 시작 부분을 가리키는 포인터(pointer)를 두어, 이 포인터의 값을 변화시켜서 쉬프트한 것과 같은 결과를 얻고자 한다. 이를 위해서는 소프트웨어 상에서 사용하는 놀이적인 어드레스와 실제로 사용하는 물리적인 어드레스를 구별하여 사용할 필요가 있다. 즉, 하드웨어 구현시 1024 포인터 큐는 10비트의 어드레스를 갖게 된다. 이때, 논리적인 어드레스에 기본 어드레스를 더하여 물리적인 어드레스를 만들어 내면 기본 어드레스만을 조작함으로써 마치 쉬프트한 것과 같은 결과를 얻을 수 있다. 이 경우에 항상 64샘플씩 쉬프트 시키므로 기본 어드레스 레지스터는 4비트면 된다. 따라서, 두 어드레스를 더할 때 하위 6비트는 그대로 두고 상위 4비트만 더하면 된다. 여기서 사용되는 덧셈기도 4비트 피연산자 두 개를 더하여 캐리(carry)없이 하위 4비트만 출력하면 된다.

상기 과정 3,4,5,6에서 불필요한 메모리의 사용을 줄이기 위하여, 다음과 같은 수학적 전개에 의해 S_j를 표현할 수 있다.

여기서, 상기 식(7)을 이용하여 중간 계산 과정에서 사용되는 메모리인 W와 U를 없애고, V와 D에서 직접 오퍼랜드를 읽어서 곱셈을 수행하고 누적 시킴으로써, 불필요한 메모리의 사용을 줄일 수 있다. 식(7)을 다시 표현하면 식(8)과 같이 나타낼 수 있으며, 이때의 각각의 V와 D의 index V_a와 D_a는 식(9)와 (10)으로 표현된다.

상기 식(9)와 (10)은 제1도와 같이 각각 10비트와 9비트인 어드레스로 구현될 수 있으며, 여기서 특이한 점은 k값의 변화(0 또는 1)에 따라 V_a의 오프셋(offset)비트는 항상 '00' 또는 11 이되고, D_a의 오프셋 비트는 항상 '0' 또는 '1' 이 된다는 점이다. V_a[n:m]와 D_a[n:m]을 각각 V_a와 D_a의 어드레스에서의 m번째 비트부터 n번째 비트(m≤n)로 정의하면 도면 제1도로 부터

이 됨을 알 수 있다. 새로운 9비트 카운터를 C_a라 하고 마찬가지로 C_a[n:m]을 정의한다면 식(9)와 (10)은 각각 식(12)와 (13)같이 된다.

이 식을 다시 C_a[n:m]에 대해 정의하면

이 된다. 따라서, 이 점에 착안하면 두 개의 어드레스 V_a및 D_a를 위해 실제 구현시 제1도의 중앙과 같은 9비트의 하나의 카운터만을 두고 V_a와 D_a의 값을 동시에 계산해 낼 수 있다.

이하, 첨부된 도면을 참조하여 본 발명을 더 상세히 설명하기로 한다.

제2도는 본 발명이 적용되는 전체적인 구성도로서, 부호화기에서 분석 필터(analysis filter)에 의해 주파수 영역으로 전환된 서브밴드 신호를 복호화기에서 다채널 처리기(Multichannel processing processor)를 통과 한 출력인 다섯 개의 채널 신호(L_W,R_W,C_W,LS_W,RS_W)를 각각의 동일한 합성 필터의 입력으로 하여 다시 시간 영역으로 역변환해주는 역할을 한다. 이러한 합성 필터는 각 채널에 있어 동일한 연산을 수행한다.

제3도는 제2도의 합성 필터(200)의 구성을 자세하게 도시한 도면으로, 하나의 채널을 담당하는 합성 필터는 두 개의 승산기 및 누산기(Multiply and Accumulate:이하 MAC라 함) 유닛(unit)(13)(14)과 하나의 제어기(controller)(10)로 구성된다.

각 메모리의 배치와 용도는 간략화된 합성 필터 알고리즘과 관련되어 있으며, 제어기(10)에 의해서 알고리듬 구현을 어드레싱된다. 상기 제어기(10)내부에는 실제로 독립적으로 동작하는 두 개의 제어 블록(11)(12)이 있는데, 변환 제어(matrixing control) 블록(11)은 MAC 유닛 A(13)를 담당하며, 윈도윙 및 중첩(windowing overlapping)블럭(12)은 MAC 유닛 B(14)를 담당한다. 상기 MAC 유닛 A(13)는 64x32변환(matrixlng) 을 수행하며, 상기 MAC 유닛 B(14)는 상기 식(8)에 표현된 윈도윙 및 중첩가산 연산을 수행한다.

각 MAC 유닛 (13,14)은 16x16 signed 곱셈기와 31비트 곱셈값을 32개까지 overflow없이 누적하기 위한 36비트 누산기(accumuator)로 구성된다. 또한, MAC 유닛과 제어기와의 동기를 위해서 제어기 내의 state machine이 대기 상태에 있을 때 각 MAC 유닛에 매 4클럭마다 액티브로우(active low)의 리셋(reset)신호를 주게 된다. 상기 제어기는 승산 시작(multplication start) 신호를 이용하여 곱셈 연산이 적절한 순간에 시작되도록 상기 MAC 유닛 (13,14)을 어드레스 생성과 동기시키고, 누적(accumulate)인에이블 신호로써 현재의 곱을 누산기에 누적 시킬지(acc=high), 누산기를 0으로 초기화 시킬지(acc=low)를 결정한다. 상기 MAC 유닛 A(13)는 32번 더할 때마다 누산기를 초기화시키고, MAC 유닛 B(14)는 16번 더할때마다 초기화시킨다.

주 신호인 서브프레임 시작 신호는 32개의 서브밴드 신호를 처리해야 하는 시간을 상기 제어기(10)에게 알려준다. 즉, 인접한 두 서브프레임 시작 신호사이의 시간은 부호화기에서 32개의 오디오 데이터를 샘플링하는 시간과 동일하다. 상기 주 서브프레임 시작 신호가 들어오면 상기 MAC유닛 A(13)는 메모리 R1(16)에 저장되어 있는 서브밴드 데이터와 ROM C(15)에 저장된 코사인 변환(cosine matrix)계수를 곱하여 변환을 수행하고, 그 결과를 순차적으로 메모리 R2(18)에 저장한다 여기서, 상기 큐 메모리 R1(16)은 합성 필터의 바로전 블럭인 역정규화(denormalization) 블록으로 부터 32개의 서브밴드 데이터를 받기 위한 것이다. 이때, 역정규화 블록에서 새로운 데이터를 상기 메모리 R1(16)에 쓰는 시간과 상기 MAC 유닛 A(13)에서 상기 메모리 R1(16)에 이미 쓰여 있는 데이터를 읽는 시간이 겹치므로, 실제로 메모리 R1(16)은 64워드의 크기를 가지는 양방향 SRAM을 이용하여 페이지(page)0과 페이지1으로 나누어 사용한다. 따라서. 한쪽 페이지에 데이터를 쓰는 동안 나머니 페이지에서 데이타를 읽어 연산을 수행하므로 파이프 라인(pipeline)이 가능하다. 상기 MAC유닛 A(13)가 동작하는 동시에 제어기(10)는 이미 한 서브프레임 전에 메모리 R2(18)에 저장되어 있는 결과를 큐메모리 V(19)에 복사한다. 복사가 끝나면 상기 MAC유닛 B(14)는 ROM D(17)의 윈도우 계수와 상기 메모리 V(19)에 저장된 데이터를 처리하여 오디오 신호를 합성한다. 여기서, 상기 큐 메모리 V(19)는 1024워드의 크기를 갖는 순환큐인데, 주 서브프레임 시작 신호가 들어왔을 때 상기 메모리 R2(18)의 내용을 상기 메모리 V(19)에 복사하게 된다. 이때, 복사가 수행되는 시간이 매우 빠르므로 상기 MAC유닛 A(13)에서 상기 메모리 R2(18)에 데이터를 쓰는 시간과 거의 겹치지 않는다. 여기서, 계수(Coefficient)ROM C(15)와 D(17)는 각각 합성 변환과 윈도윙을 위한 것이며, 상기 ROM C(15)는 64*32=2048워드 크기를, 상기 ROM D(17)는 512워드 크기를 가진다.

상기 변환 제어기(11)는 상기 MAC유닛 A(13)의 동작을 제어하며, 대기상태에서 상기 MAC유닛 A(13)를 계속 리셋시키며, 주 서브프레임 시작 신호가 들어오면 연산을 시작한다. 이때, 연산에 걸리는 총 사이클수는 8192cycle이며, 이것은 주 서브프레임 시작 신호가 들어오는 시간 간격인 10000cycle보다 1808cycle의 여분을 가진다. 따라서, 연산을 끝낸 후에 나머지 시간을 대기 상태에서 보내게 된다.

윈도윙 및 중첩 제어기(12)는 상기 MAC유닛 B(14)의 동작을 제어하며, 이 제어기가 먼저 수행하게 되는 작업은 상기 메모리 R2(18)의 내용을 상기 메모리 V(19)에 복사하는 것이다. 복사가 끝나는 대로 상기 MAC유닛 B(14)를 가동시켜 윈도윙 및 중첩을 위한 연산을 수행하게 된다. 이때, 복사 작업 및 연산에 걸리는 총 시간은 약 5000cycle내외로서 50% 이상의 시간을 대기 상태에서 보내게 된다. 상기 MAC유닛 B(14)에서 나오는 결과는 16비트 PCM 오디오 데이터로서 이는 FIFO(20)저장되었다가 D/A변환기(21)을 통해 음향 신호로 복원된다.

이상에서 설명한 바와 같이, 본 발명의 합성필터를 MPEG-2 오디오 복호화기에 구현하게 되면, 1024개의 데이터를 가지는 큐 메모리 V를 쉬프트하는 대신 순환 큐를 사용하여 계산 속도를 향상시키며, 계산식을 통합하여 중간 과정에서의 불필요한 메모리의 사용을 줄이는 효과가 있다.

Claims

MPEG오디오 복호화기에 있어서, 코사인 변환 계수를 저장하는 제1롬과, 서브밴드 데이터를 저장하는 제1메모리와, 상기 제1롬에 저장된 코사인 변환 계수를 곱하여 변환을 수행하는 제1승산기 및 누산기와, 상기 제1승산기 및 누산기로 부터의 저장하는 제2메모리와, 상기 제2메모리에 저장된 내용을 복사하는 제3메모리와, 원도우 계수를 저장하는 제2롬과, 상기 제2롬의 윈도우 계수와 상기 제3메모리에 저장된 데이터를 처리하여 오디오 신호로 합성하기 위한 제2 승산기 및 누산기와, 상기 제2승산기 및 누산기로 부터의 오디오 데이터를 저장하는 선입선출부와, 상기 선입선출부에 저장된 오디오 신호를 음향신호로 복원시켜 스피커로 출력하는 디지탈/아날로그 신호 변환기와, 상기 제1,제2승산기 및 누산기의 승산 및 누산 연산 동작을 각각 제어하는 제어기를 구비하는 것을 특징으로 하는 MPEG-2 오디오 복호화기의 합성필터.
제1항에 있어서, 상기 제어기는, 상기 제1승산기 및 누산기를 대기상태에서는 계속 리셋시키며, 주프레임 시작 신호가 들어오면 연산 동작을 시작시키는 변환 제어부와, 상기 제2메모리의 내용을 상기 제3메모리에 복사시킨 다음 상기 제2승산기 및 누산기를 가동시켜 윈도윙 및 중첩을 위한 연산을 수행하는 윈도윙 및 중첩부로 구성된 것을 특징으로 하는 MPEG-2 오디오 복호화기의 합성 필터.
제2항에 있어서, 상기 제어기는 하나의 9비트의 카운터를 이용하여 4번째 LSB인 K를 V와 D에 직접 연결시켜 단순히 Ca카운터를 0부터 1씩 증가시킴으로서,식의 연산을 모두 수행시키는 것을 특징으로 하는 MPEG-2 오디오 복호화기의 합성필터.
제1항에 있어서, 상기 제어기는, 상기 제1승산기 및 누산기가 32번 더할때마다 누산기를 초기화기키고, 상기 제2승산기 및 누산기가 16번 더할때마다 초기화시키는 것을 특징으로 하는 MPEG-2 오디오 복호화기의 합성 필터.
제1항에 있어서, 상기 제1 및 제2승산기 및 누산기는 16X16 signed 곱셈기와 31비트 곱셈값을 32개까지 오버플로우 없이 누적하기 위한 36비트 누산기로 구성된 것을 특징으로 하는 MPEG-2 오디오 복호화기의 합성 필터,
제1항에 있어서, 상기 제1롬은 2048워드의 크기를 갖는 것을 특징으로 하는 MPEG-2 오디오 복호화기의 합성 필터.
제1항에 있어서, 상기 제2롬은 512워드의 크기를 갖는 것을 순환큐인 특징으로 하는 MPEG-2 오디오 복호화기의 합성필터.
제1항에 있어서 상기 제3메모리는 1024워드의 크기를 갖는 순환큐인 것을 특징으로 하는 MPEG-2 오디오 복호화기의 합성필터.