KR100228546B1 - Mpeg-2 오디오 부호화 장치 - Google Patents

Mpeg-2 오디오 부호화 장치 Download PDF

Info

Publication number
KR100228546B1
KR100228546B1 KR1019970001025A KR19970001025A KR100228546B1 KR 100228546 B1 KR100228546 B1 KR 100228546B1 KR 1019970001025 A KR1019970001025 A KR 1019970001025A KR 19970001025 A KR19970001025 A KR 19970001025A KR 100228546 B1 KR100228546 B1 KR 100228546B1
Authority
KR
South Korea
Prior art keywords
unit
data
mpeg
fft
memory
Prior art date
Application number
KR1019970001025A
Other languages
English (en)
Other versions
KR19980065852A (ko
Inventor
한영태
강대경
고종석
권순홍
Original Assignee
이계철
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계철, 한국전기통신공사 filed Critical 이계철
Priority to KR1019970001025A priority Critical patent/KR100228546B1/ko
Priority to JP10005940A priority patent/JP3014356B2/ja
Publication of KR19980065852A publication Critical patent/KR19980065852A/ko
Application granted granted Critical
Publication of KR100228546B1 publication Critical patent/KR100228546B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
    • G10L19/002—Dynamic bit allocation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/233—Processing of audio elementary streams

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computational Linguistics (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

MPEG-II 오디오 부호화기를 기존의 DSP 구조를 사용하여 구현할 경우 부호화 과정에서 많은 계산량 때문에 실시간 구현에 많은 어려움이 따르고, 시스템의 복잡도가 증가할 수 있다. 본 발명에서는 응용 특수 프로세서 (Application Specific Processor)에 기반을 둔 MPEG-II 오디오 부호화기를 제시한다.
본 발명에서는 오디오 부호화기를 시스템을 제어하고 복잡한 알고리즘을 효과적으로 수행할 수 있는 특별한 프로세서 코아를 이용하여 구현하고, 또한 프로세서의 효율을 높이고, 계산능력을 증대시키기 위하여 FFT, 분석 필터 엔진을 부가하여 각 모듈은 서로 독립된 루틴을 처리하고, 파이프 라인을 형성하도록 구성되어 시스템의 사용도를 극대화한 MPEG-II 오디오 부호화기를 제시한다.

Description

MPEG-2 오디오 부호화 장치
MPEG-II는 HDTV, DVD 등 차세대 디지털 영상매체에 채용되는 압축알고리즘으로 이는 화상, 음성의 코딩을 포함한다. 본 발명은 이 압축알고리즘의 구성 중 음성 압축알고리즘의 구현에 관한 것이다.
본 발명은 이러한 MPEG-II 오디오 부호화를 위한 전용의 DSP에 적합한 산술논리연산부의 구조에 관한 것이다. 좀 더 구체적으로는 단일의 DSP 코아를 이용하여 복수의 채널을 지원하는 MPEG-II 오디오 코딩을 실시간에 지원하기 위하여 필요한 산술논리연산을 고속으로 수행할 수 있는 구조를 제시하는 것이다.
MPEG-II 오디오 부호화 과정은 분석필터, 1024 포인트 FFT(Fast Fourier Transform)을 포함한 심리 음향 모델, 비트 할당과정, 양자화, 다채널 처리, 비트열 형성의 다양한 종류의 작업으로 구성되어 있으며, 5개의 입력채널에 대하여 이러한 과정을 모두 적용해야 하기 때문에, 많은 연산량으로 인하여 실시간 구현에 어려움이 있다.
이를 해결하기 위하여 본 발명은 시스템을 제어하고 복잡한 알고리즘을 효과적으로 수행할 수 있는 특별한 프로세서 코아를 이용하여 오디오 부호화기를 구현한다. 또한 프로세서의 효율을 높이고, 계산능력을 증대시키기 위하여 FFT, 분석필터 엔진을 부가한다. 각 모듈은 서로 독립된 루틴을 치러하고, 파이프 라인을 형성하도록 구성되어 시스템의 사용도를 극대화한다.
제1도는 본 발명이 적용되는 MPEG-II 오디오 부호화기의 전체적인 구성도.
제2도는 본 발명이 적용되는 MPEG-II 오디오 부호화기의 동작 타이밍도.
제3도는 본 발명이 적용되는 DSP 코아 구성도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : FFT부 2 : 분석 필터부
3 : 제어부 4 : 코아부
5 : 메모리제어부 6 : A/D변환부
7 : 메모리 8 : 선입선출버퍼부
9 : 제어부 10 : 프로그램 시퀀서 제어부
11 : 프로그램 시퀀서 12 : 프로그램 메모리
13 : 데이터 메모리 14 : 산술논리연산부
15 : 데이터 어드레스 발생부 16 : 프로그램 메모리 어드레스 버스
17 : 프로그램 메모리 데이터 버스 18 : 데이터 메모리 어드레스 버스
19 : 데이터 메모리 데이터 버스
MPEG-II 오디오 부호화 과정은 계산량이 방대하기 때문에 본 발명에서는 이를 실시간으로 구현하기 위해 전체 부호화 과정을 몇가지 보조 블록으로 나누어 처리한다.
전술한 목적을 달성하기 위해 본 발명에서는 많은 계산량을 갖는 반면 같은 동작을 반복하는 분석 필터(Analysis Filter)와 FFT 루틴, 그리고 지능적인 판단을 블록으로 전체 시스템을 분리하였다.
상기 목적을 달성하기 위해 본 발명은; 다수의 채널로 입력되는 오디오 신호를 A/D 변환하는 A/D변환부(6)와; 상기 변환된 오디오 데이터를 이후의 처리를 위하여 프레임 단위로 저장하는 메모리(7)와; 상기 저장된 오디오 데이터를 입력받아 채널별로 FFT연산하는 FFT부(1)와; 상기 저장된 오디오데이터를 입력받아 분석 필터링하고 결과를 다시 메모리(7)로 출력하는 분석 필터부(2)와; 상기 FFT부(1)의 처리결과로부터 심리 음향 연산을 수행하고, 상기 분석부(2)의 출력으로 스케일 계수를 계산하고, 심리 음향 연산의 결과를 이용하여 비트를 할당하고 이 결과를 출력 비트열로 출력하는 코아부(4); 및 상기 코아부의 최종 출력을 외부로 출력하는 출력버퍼부(8)를 포함하는 것을 특징으로 한다.
또한 본 발명은 상기 FFT부(1) 및 분석필터부(2)가 하드와이어드 로직으로 설계되는 것을 특징으로 한다.
또한 분석필터부(2)의 처리를 FFT부(1)와 코아부(4)의 처리와 병렬로 동시에 수행함을 특징으로 한다.
또한 상기 코아부(4)는 FFT부로부터 출력데이터를 채널별로 받아 파이프 라인 구조로 처리하는 것을 특징으로 한다.
또한 상기 코아부는; 내부 제어프로그램을 저장하는 프로그램 메모리(12)와; 제어에 필요한 데이터를 저장하는 데이터 메모리(13)와; 프로그램 페치를 제어하는 프로그램 시퀀서부(10, 11)와; 데이터 입출력을 제어하는 데이터 어드레스 발생부(15)와; 산술논리연산을 수행하는 산술논리연산부(14)와; 프로그램 메모리 어드레스 버스 및 데이터 버스(16, 17)와; 데이터 메모리 어드레스 버스; 및 데이터 버스(18, 19) 및 외부와의 데이터 입출력 및 내부 제어신호를 발생하는 제어부(9)로 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
제1도는 MPEG-II 오디오 부호화기 전체 시스템을 나타내고 있는데, 점선으로 표시된 내부가 하나의 칩으로 구현된다. MPEG-II 오디오 시스템의 심리 음향 모델링은 FFT출력으로부터 신호의 마스킹 곡선을 구하는 부분으로 분석 필터와 FFT루틴 다음으로 많은 계산이 소요된다. 그리고 비트열 생성 루틴은 분석 필터의 출력을 가지고 스케일 계수(Scale Factor)를 구하고 다채널 처리를 거친 다음, 심리 음향 모델링으로 구한 마스킹 곡선을 이용하여 비트를 할당하고, 이 비트 할당정보로 최종 비트열을 만들기 때문에 코아 블록에서 가장 나중에 수행된다.
3개의 블록은 ISO/IEC 13818-3 MPEG-II 표준안에 정의된 프레임 단위로 수행되며, 분석 필터와 FFT루틴, 그리고 심리 음향 모델을 거쳐서 비트열을 생성함으로써 한 프레임의 처리가 끝난다.
반복적으로 주어진 연산만을 수행하는 분석 필터와 FFT 루틴은 하드와이어드(Hardwired) 로직으로 설계된 모듈과 제어기를 이용함으로써 효과적으로 작업을 수행할 수 있으나, 이를 제외한 심리 음향 모델링과 비트열 생성 루틴은 입력 데이터에 의하여 그 동작 양상이 변화하는 작업으로 마이크로 프로그래밍된 제어기가 하드와이어 로직으로 제작된 제어기보다 효과적으로 작업을 수행한다. 또한 다채널 처리를 요구하는 MPEG-II의 특성상 5개의 프로세서를 이용한 알고리즘 구현 방법이 제안될 수 있지만, 이 경우 5개의 프로세서들간의 정보 교환, 동기화를 담당할 제어기가 추가로 요구되어 시스템의 복잡도를 증가시킨다. 그러므로, 여러개의 프로세서 요소들을 사용하는 대신 빠르고 효과적인 DSP 코아 하나를 사용함으로써 시스템의 복잡성을 낮출 수 있다. MPEG-II 부호화 알고리즘의 이러한 특성으로 인하여, 분석 필터와 FFT 루틴은 별도의 블록으로 만들어서 입력 신호에 대하여 병렬로 처리하도록 하고, 심리 음향 모델과 비트열 생성 루틴은 MPEG-II 부호화에 사용되는 복잡한 알고리즘을 효과적으로 수행할 수 있는 특별한 프로세서 코아를 설계하여 한 프로세서 코아가 모두 처리하도록 하여 복잡성, 비용 대 성능비면에서 효과적인 시스템을 구현하였다.
A/D 변환된 왼쪽, 오른쪽, 중앙, 왼쪽 서라운드, 오른쪽 서라운드, 저역 주파수 보강(Low Frequency Enhancement)의 6 채널의 데이터는 메모리 제어부(5)(Memory Management Unit)를 통하여 칩 외부 메모리에서 1 프레임에 해당하는 데이터가 저장된다. 여기서 A/D변환기는 시리얼 A/D를 사용하여 A/D 변환기 하나가 두 채널을 담당한다. 1 프레임의 데이터가 저장되면 FFT 부(1)은 1024 심플 단위로 메모리 제어 모듈을 통하여 외부 메모리(7)에서 데이터를 받아들여 1 채널에 대한 FFT연산을 수행한다. 분석 필터 모듈은 32 샘플 단위로 메모리 제어 모듈을 통하여 외부 메모리(7)에서 데이터를 받아 들여 연산을 수행하고, 결과 데이터는 32 샘플 단위로 메모리 제어부(5)를 통하여 외부 메모리에 채널별로 저장한다. 코아 모듈은 메모리 제어 모듈을 통하여 외부 메모리에서 분석 필터링한 데이터 및 FFT 모듈에서 처리된 결과 데이터를 받아들여 심리음향 모델, 비트할당과정, 양자화, 다채널 처리, 비트열 형성의 다양한 종류의 작업을 수행한다. 피킹된 비트 스트림은 FIFO를 통하여 바이트 단위로 출력된다.
구현한 MPEG-II 오디오 부호화기의 각 모듈은 연산에 사용하는 메모리와 모듈간의 데이터 교환을 담당하는 버퍼를 내부에 포함한다. FFT 연산기에서는 1K x 16 비트 ROM과 1 K x 32 비트 메모리를 갖고 있으며, 분석 필터는 1.5 K x 16비트 ROM과 2.5 K x 16 비트 메모리를 포함한다. 프로세서 코아는 메모리로서 2048 x 25 비트 프로그램 ROM과 3072 x 16 비트 데이터 ROM, 그리고 2048 x 16비트 메모리를 포함한다. 또한 입력 A/D 오디오 데이터 및 분석 필터된 출력을 저장하기 위하여 외부 메모리가 필요하다.
제2도는 제1도의 MPEG-II 오디오 부호화기에 대한 동작 타이밍을 나타내는데 동작 과정은 다음과 같다. 분석 필터부(2)는 채널당 1152개의 입력 샘플에 대하여 최대 다섯 채널까지, FFT부(1)은 채널당 1024개의 샘플에 대하여 최대 일곱 채널까지 작업을 수행한다. 그릭 두 블록이 작업하는 동안 프로세서 코아부(4)는 FFT 출력을 이용하여 심리 음향 모델을 처리하게 되는데, 이 세가지의 루틴이 모두 끝나면 프로세서 코아부(4)는 분석 필터부 출력과 심리 음향 모델 출력을 이용하여 비트열을 생성한다.
프레임의 시작부분에서는 분석 필터와 FFT루틴, 그리고 심리 음향 모델이 병렬적으로 처리되는데, 특히 FFT루틴과 심리 음향 모델은 각 채널별로 파이프 라인되어 수행된다. 이를 FFT루틴의 연산시간을 수행단위로 설정하여 설명하면 다음과 같다.
첫 번째 시간 구간에서 FFT모듈은 첫 번째 채널에 대하여 FFT 루틴을 수행한다. 두 번째 시간 구간에서는 프로세서 코아는 첫 번째 채널에 대한 FFT 결과를 이용하여 심리 음향 모델 연산을 수행하고, 동시에 FFT부(1)는 두 번째 채널에 대한 FFT 루틴을 수행한다. 이와 같은 방식으로 일곱 번째 시간 구간에서는 여섯 번째 채널에 대한 심리 음향 모델과 일곱 번째 채널에 대한 FFT 연산을 수행하고, 마지막으로 여덟번째 시간 구간에서는 일곱번째 채널에 대한 심리 음향 모델 연산을 수행함으로써 전 채널에 대한 FFT와 심리 음향 모델의 연산을 마치게 된다. 또한, 5 채널에 대한 분석 필터링 연산은 7채널의 FFT 연산 종료 시간안에 수행된다. 이러한 연산 알고리즘은 심리음향 모델 연산에는 FFT연산의 결과가 필요하지만 분석 필터링 연산은 타 연산부의 연산결과와는 상관없이 독립적으로 수행가능하기 때문이다. 즉, 타 연산부와 데이터 교환이 없기 때문이다.
위에 설명한 파이프 라인이 효과적으로 수행되기 위해서는 각 단계에 해당하는 작업이 비슷한 시간에 종료되어 처리시간의 차이에서 발생하는 입출력 병목현상이 해결되어야 한다. 즉, 한 채널에 대한 심리 음향 모델의 수행시간과 FFT 루틴의 처리 시간이 비슷하게 될 경우 최대의 프로세싱 효율을 얻을 수 있다. 심리 음향 모델의 수행시간은 27 Mhz 클럭으로 환산하여 약 43000 싸이클(cycle)정도 소요되고, 1 채널에 대한 1024 포인트 FFT연산은 약 45000 싸이클만에 완료한다.
프레임과 후반부에 남은 여섯 개의 시간 구간에서 프로세서 코아는 분석 필터부(2)의 출력과 심리 음향 모델의 출력으로부터 비트열을 생성시키게 된다. 심리 음향 모델의 연산이 끝나면 프로세서 코아부(94)는 분석 필터의 출력에 대하여 비트열 생성 작업을 수행하므로, 분석 필터 블록은 전반부 여덟 개의 시간 구간 동안에 다섯 채널에 대한 분석 필터링을 수행한다.
제3도는 MPEG-II 오디오 부호화용 DSP 코아를 나타낸다. MEPG-II 오디오 부호화용 DSP 코아는 시스템의 복잡성을 낮추는 측면에서 알고리즘을 구현하기위하여 한 개의 DSP 코아만을 사용하고, 이를 위하여 다음의 사항을 고려하여 설계하였다.
첫 번째, 명령어 수행시간을 짧게 하여 DSP코아의 명령어 수행능력을 극대화한다. 즉 단위시간안에 가능한 많은 명령어를 수행할 수 있도록 설계한다.
두 번째, 알고리즘 구현을 위한 빈번하게 사용되는 함수는 가능한 특별히 제작된 명령어로 해결한다. 이를 통하여 알고리즘 구현에 소요되는 명령어의 절대량을 감소기키고 전체 수행시간을 줄일 수 있다.
제3도는 본 발명의 DSP코아의 일실시예가 될 수 있는 세 개의 독립적인 유닛을 가지고 있는 프로세서 코아의 블록도로, 아키텍쳐(Architecture)의 구성은 빠른 수행 속도를 얻기 위해 명령어 수준 파이프 라인으로 구현하였다. 본 발명에서는 명령어 프레페치(Prefetch), 수행(Execute)인 2 개의 단계(Stage)를 갖는 파이프라인 구조에 읽기(Read)단계를 추가하여 프리페치, 피연산부 읽기(Operand Read) 수행의 3단계 파이프라인 구조로 아키텍쳐를 설게하였다. 파이프라인을 구현하기 위해서는 각각의 단계가 완전히 독립적이어야 한다. 즉 프레페치, 읽기, 수행에서 자원(Resource)의 공유가 없어야 한다. 이를 위하여 세 개의 독립적인 유닛이 요구된다. 먼저 명령어 페치와 데이터 조작(Manipulation)을 독립시키기 위하여 하바드 아키텍쳐(Harvard Architecture : 메모리 입출력 대역폭을 확대하기 위하여 독립적인 메모리를 여러개 사용하여 독립적으로 동시에 엑세스 가능하도록 구현한 메모리 구조, 본 실시예에서는 프로그램메모리(12)와 데이터 메모리(13)을 독립적으로 구성함)를 채택하였다. 세부적으로, 프로그램 프리페치를 위한 프로그램 어드레스를 생성해주는 프로그램 시퀀서(11), 데이터 읽기를 위한 어드레스를 생성해주는 데이터 어드레스 발생 유닛(15, data address generator unit), 데이터를 처리하는(명령어를 실행하는) 산술 논리 연산부(14, Arithmetic anc Logic Unit)로 분리하였다.
프로그램 시퀀서(11) 블록은 명령어 페치를 담당한다. 프로그램 시퀀서는 매클럭마다 다음에 수행할 명령어를 프리페치한다. 데이터 어드레서 발생부 블록은 읽기 단계에서 사용할 데이터의 어드레스를 간단한 덧셈연산을 해주는 유닛을 이용하여 만들어 준다. 산술논리연산부(14) 블록은 MPEG-II오디오 부호화기에서 요구하는 모든 연산을 수행한다. 먼저 기본적으로 덧셈, 뺄셈, 곱셈과 시스템 제어 신호를 만들기 위해 AND, OR, XOR, NOT의 논리연산을 수행한다. 특히 곱셈과 덧셈을 동시에 행하는 MAC(Multiply & Accumulate)연산을 위해 곱셈기와 덧셈기가 직렬로 연결되어 있다. MPEG-II 알고리즘에서는 빈도수가 많은 연산들이 사용되는데 특별한 명령어를 두어 한 클럭만에 연산을 수행할 수 있도록 하였다. 즉, 이런한 응용특수 명령(Application Specific Instruction)을 통하여 하나의 프로세서 코아를 가지고 MPEG-II 오디오 부호화기의 실시간 구현이 가능하도록 하였다.
이상에서 상세히 기술한 바와 같이 본 발명은 MPEG-II 오디오 부호화기를 단일의 응용 특수 신호처리프로세서(Application Specific Digital Signal Processor)를 이용하여 불규칙적인 연산을 수행하고, 기타 규칙 반복적인 연산인 FFT, 분석 필터링 등의 연산은 하드와이어드 로직을 채용한 전용의 프로세서로 구현하되, 각 처리블럭간의 데이터 입출력관계를 고려한 파이프 라인 구조의 채용 및 병렬 처리를 이용하여 대규모의 계산을 요구하는 MPEG-II 오디오 코딩 알고리즘을 경제적인 구조로 실시간처리가 가능하도록 구현한 것이다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.
MPEG-II 오디오 부호화 방식은 고음질 오디오 압축의 표준안으로서, 서브밴드 분석과 심리음향 모델을 기반으로 하고 있다. 이러한 부호화 방식은 많은 계산량을 포함하기 때문에 실시간 구현에 많은 어려움이 따르고, 기존의 DSP 구조를 사용할 경우 시스템의 복잡도가 증가할 수 있다. 본 발명에서는 응용 특수 프로세서(Application Specific Processor)에 기반을 둔 MPEG-II 오디오 부호화장치를 제시한다.

Claims (5)

  1. MPEG-II 오디오 부호화장치에 있어서, 상기 부호화 장치는 : 다수의 채널로 입력되는 오디오 신호를 A/D 변환하는 A/D변환부와; 상기 변환된 오디오 데이터를 이후의 처리를 위하여 프레임 단위로 저장하는 메모리와; 상기 저장된 오디오 데이터를 입력받아 채널별로 FFT연산하는 FFT부와; 상기 저장된 오디오데이터를 입력받아 분석 필터링하고 결과를 다시 메모리로 출력하는 분석 필터부와; 상기 FFT부의 처리결과로부터 심리 음향 연산을 수행하고, 상기 분석부의 출력으로 스케일 계수를 계산하고, 심리 음향 연산의 결과를 이용하여 비트를 할당하고 이 결과를 최종 출력 비트열로 출력하는 코아부; 및, 상기 코아부의 최종 출력을 외부로 출력하는 출력버퍼부를 포함하는 것을 특징으로하는 MPEG-II 오디오 부호화장치.
  2. 제1항에 있어서, 상기 FFT부 및 분석필터부는 하드와이어드 로직으로 설계되는 것을 특징으로하는 MPEG-II 오디오 부호화장치.
  3. 제1항에 있어서, 상기 분석필터부의 처리는 FFT부와 코아부의 처리와 병렬로 동시에 수행함을 특징으로하는 MPEG-II 오디오 부호화장치.
  4. 제1항에 있어서, 상기 코아부는 FFT부로부터 출력데이터를 채널별로 받아 파이프 라인 구조로 처리하는 것을 특징으로하는 MPEG-II 오디오 부호화장치.
  5. 제3항에 있어서, 상기 코아부는 : 내부 제어프로그램을 저장하는 프로그램 메모리와; 제어에 필요한 데이터를 저장하는 데이터 메모리와; 프로그램 페치를 제어하는 프로그램 시퀀서부와; 데이터 입출력을 제어하는 데이터 어드레스 발생부와; 산술논리연산을 수행하는 산술논리연산부와; 프로그램 메모리 어드레스 버스 및 데이터 버스와; 데이터 메모리 어드레스 버스 및 데이터 버스; 외부와의 데이터 입출력 및 내부 제어신호를 발생하는 제어부로 구성되는 것을 특징으로하는 MPEG-II 오디오 부호화장치.
KR1019970001025A 1997-01-15 1997-01-15 Mpeg-2 오디오 부호화 장치 KR100228546B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970001025A KR100228546B1 (ko) 1997-01-15 1997-01-15 Mpeg-2 오디오 부호화 장치
JP10005940A JP3014356B2 (ja) 1997-01-15 1998-01-14 Ｍｐｅｇ−ｉｉオーディオ符号化装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970001025A KR100228546B1 (ko) 1997-01-15 1997-01-15 Mpeg-2 오디오 부호화 장치

Publications (2)

Publication Number Publication Date
KR19980065852A KR19980065852A (ko) 1998-10-15
KR100228546B1 true KR100228546B1 (ko) 1999-11-01

Family

ID=19494750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970001025A KR100228546B1 (ko) 1997-01-15 1997-01-15 Mpeg-2 오디오 부호화 장치

Country Status (2)

Country Link
JP (1) JP3014356B2 (ko)
KR (1) KR100228546B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1076297A1 (en) * 1999-08-09 2001-02-14 Deutsche Thomson-Brandt Gmbh Method for fast Fourier transformation of audio signals
JP2001242894A (ja) * 1999-12-24 2001-09-07 Matsushita Electric Ind Co Ltd 信号処理装置、信号処理方法及び携帯型機器
JP2001320349A (ja) 2000-05-08 2001-11-16 Mitsubishi Heavy Ind Ltd 分散通信装置

Also Published As

Publication number Publication date
JPH118559A (ja) 1999-01-12
JP3014356B2 (ja) 2000-02-28
KR19980065852A (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
KR100218255B1 (ko) Mpeg 오디오 디코딩용 고속 재양자화 장치 및 방법
CN1246771C (zh) 用于具有二元数字信号处理指令的指令集结构的方法和装置
WO2022170997A1 (zh) 基于risc-v指令集进行数据处理的方法、系统、设备及介质
CN1235160C (zh) 在专用信号处理器中用于饱和乘法和累加的方法和装置
WO2004053841A2 (en) Apparatus and method for matrix data processing
US8200730B2 (en) Computing circuits and method for running an MPEG-2 AAC or MPEG-4 AAC audio decoding algorithm on programmable processors
CN101025919B (zh) 音频解码中的合成子带滤波方法和合成子带滤波器
US6832306B1 (en) Method and apparatus for a unified RISC/DSP pipeline controller for both reduced instruction set computer (RISC) control instructions and digital signal processing (DSP) instructions
CN112732639A (zh) 一种粗粒度动态可重构处理器及其数据处理方法
KR100228546B1 (ko) Mpeg-2 오디오 부호화 장치
KR0147758B1 (ko) Mpeg-2 오디오 복호화기의 합성 필터
Yoshida et al. A new generation 16-bit general purpose programmable DSP and its video rate application
KR100273768B1 (ko) 엠펙 오디오 다채널 처리용 등간격 서브밴드 합성필터
JP2000059232A (ja) オーディオデコーダ
Cai et al. Research on Low Delay Audio Convolution Algorithm Combining Mobile and Cloud
Oshana Hardware Design Considerations
Shahri On Mapping Alogrithms to DSP Architectures: Knowledge of both the algorithm and target architecture is crucial.
JP3065067B2 (ja) Ｍｐｅｇオ―ディオ多チャンネル処理用等間隔サブバンド分析フィルタ及び合成フィルタ
KR100498447B1 (ko) 복소 ＦＦＴ(Ｆａｓｔ Ｆourie Ｔｒａｎｓｆｏｒｍ) 연산 장치, 복소 ＦＦＴ연산 방법, 그리고 이에 적합한 기록매체
Cai et al. A low delay convolution algorithm based on cloud hybrid system
JP3022186B2 (ja) デジタル信号処理装置
Managuli et al. VLIW processor architectures and algorithm mappings for DSP applications
Robelly et al. Energy efficiency vs. programmability trade-off: architectures and design principles
Park On Top-Down Design of MPEG-2 Audio Encoder
Ko et al. A VLSI implementation of dual AC-3 and MPEG-2 audio decoder

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120807

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130805

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150804

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20160809

Year of fee payment: 18