JP2000059232A

JP2000059232A - オーディオデコーダ

Info

Publication number: JP2000059232A
Application number: JP10226000A
Authority: JP
Inventors: Yukio Fujii; 藤井　　由紀夫; Shinichi Obata; 信一小畑
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1998-08-10
Filing date: 1998-08-10
Publication date: 2000-02-25

Abstract

(57)【要約】【課題】異なる複数のフォーマットのディジタル音声
信号に対し、内部ＲＡＭの容量の増大化や動作クロック
周波数の上昇を抑えてデコード可能とする。【解決手段】２個のＤＳＰ８，３を用い、夫々ににオ
ーディオデコード処理の負荷を分担させる。ＤＳＰ８は
入力端子１からのオーディオＢＳ（ビットストリーム）
をフレーム単位でデコード処理し、周波数係数データを
生成して外部メモリ１１に書き込み、ＤＳＰ３はこのフ
レーム単位の周波数係数データを読み出してデコード処
理し、ＰＣＭサンプルデータにする。このＰＣＭサンプ
ルデータはＰＣＭ出力Ｉ／Ｆ回路５を介してＤ／Ａコン
バータ６に供給され、アナログ音声信号に変換される。
デッドライン制御回路１２は、過負荷により、ＤＳＰ８
が１フレームのオーディオＢＳを１フレーム期間にデコ
ード処理できない場合、次のフレーム期間で残りを処理
させ、このフレーム期間ＤＳＰ３を補間動作させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル圧縮手
法により情報量を削減されたディジタル音声信号を再生
するオーディオデコーダに係り、特に、放送メディアあ
るいは光ディスクなどの記録媒体から伝送されたディジ
タル音声信号を再生するオーディオデコーダに関する。

【０００２】

【従来の技術】ディジタル音声圧縮手法として標準的に
用いられるものとしては、ＭＰＥＧ（Moving Picture E
xperts Group）ＡｕｄｉｏやＡＴＳＣ（United States
Advanced Television Systems Committee）において標
準化されたＡＣ−３と呼ばれる手法などがあり、両者と
も時間軸上の情報を周波数軸上のデータに変換し、周波
数帯域に分けてマスキング効果などの聴覚特性を利用し
たり、オーディオチャネル間の相関を利用した情報圧縮
する技術に基づいている。

【０００３】これらの手法を用いて圧縮されたオーディ
オビットストリームを再生（デコード）する方法とし
て、ＤＳＰ（Digital Signal Processor：ディジタル信
号プロセッサ）を基調とした設計例が示されている。例
えば、ＡＣ−３フォーマット対応のオーディオデコーダ
として「IEEE Transaction on Consumer Eiectronics」
Vol.41 No.3 August 1995 pp.754-759の論文「Design A
nd Implementation ofＡＣ−３ Coders」に記載の装置
がある。ＤＳＰは、一般のマイクロコントローラと同様
に、ソフトウエアプログラムを逐次解釈して内蔵レジス
タのデータを加工し、その結果をメモリに蓄える形式の
ものであるので、ハードウエアによる実現形式に比較し
て、複数フォーマットのデコードアルゴリズムを各々プ
ログラムコードとして持つことができ、また、変更に対
する柔軟度もあるため、コストと使い勝手との両面で有
利であると考えられている。さらに、高速の乗算器など
の専用ハードウエアを有したり、複数本のデータバスを
具備してデータの流れを円滑にするなどの工夫を施すこ
とにより、計算速度向上を図っていることに特徴があ
る。

【０００４】図１０はかかるＤＳＰを用いた従来のオー
ディオデコーダの一般的な構成を示すブロック図であっ
て、１は入力端子、２はビットストリーム入力インター
フェース（ＢＳ入力Ｉ/Ｆ）回路、３はＤＳＰ、４は内
部ＲＡＭ、５はＰＣＭ出力インターフェース（ＰＣＭ出
力Ｉ/Ｆ）回路、６はＤ/Ａコンバータ、７は出力端子で
ある。

【０００５】同図において、入力端子１から入力される
オーディオビットストリーム(ＢＳ）は、ＢＳ入力Ｉ／
Ｆ回路２でＤＳＰ３が取りこめるデータ形式に変換さ
れ、かつＤＳＰ３が要求するタイミングでＤＳＰ３に送
られる。ＤＳＰ３では、まず、このビットストリームの
解析を行なうにあたり、解析の単位となるオーディオフ
レームの先頭を表わす同期パターンを検出し、フレーム
先頭から各オーディオのフォーマットに従ってストリー
ム解析を行なう。

【０００６】図１１はかかるＤＳＰ３の内部構造を示す
ブロック図であって、３ａは数値演算ユニット（Arithm
etic Logical Unit：ＡＬＵ）、３ｂは演算用のレジス
タ、３ｃは乗算器、３ｄはプログラムＲＯＭ、３ｅはプ
ログラムカウンタ、３ｆはデータＲＯＭである。

【０００７】同図において、ＡＬＵ３ａには、演算用の
レジスタ３ｂと乗算器３ｃとが直接接続されているほ
か、データバスを介して定数データのテーブルなどを配
置したデータＲＯＭ３ｆと内部ＲＡＭ４が接続されてお
り、ＡＬＵ３ａからアドレスを発行することにより、当
該番地からデータ読出し及び当該番地へのデータ格納が
行なわれる。デコードアルゴリズムを記述したソフトウ
エアがプログラムＲＯＭ３ｄに格納されており、プログ
ラムカウンタ３ｅの進行に従って命令語がＡＬＵ３ａに
出力される。

【０００８】かかる構成のＤＳＰ３では、ストリーム解
析の途中には、ビット割当ポインタや周波数係数など種
々の中間パラメータが計算され、それらは随時内部ＲＡ
Ｍ４に蓄積される。計算された周波数係数データは、乗
算器３ｃを用いて、変形離散コサイン逆変換（Inverse
Modified Discrete Cosine Transform：ＩＭＤＣＴ）な
どの周波数軸から時間軸への逆変換処理を施される。そ
して、最終結果としてＰＣＭ（Pulse Code Modulatio
n：パルス符号化）サンプルデータが得られ、これも内
部ＲＡＭ４に蓄積される。

【０００９】図１０において、ＰＣＭ出力インタフェー
ス回路５は、ＤＳＰ３からのＰＣＭ出力データ（ＰＣＭ
サンプルデータ）をＤ／Ａコンバータ６がサンプリング
周波数に対応した伝送速度で受け取れる形式に変換す
る。Ｄ／Ａコンバータ６は、出力タイミングの基準とな
るクロック信号をＰＣＭ出力インタフェース回路５へ供
給するとともに、アナログオーディオ信号を出力端子７
から出力する。

【００１０】

【発明が解決しようとする課題】ＤＳＰによるオーディ
オデコーダの実現は、有効である反面、次のような問題
がある。

【００１１】（１）中間データを全て内部ＲＡＭ４に蓄
積するため、ＬＳＩへの集積化を考慮した場合には、Ｌ
ＳＩの内部ＲＡＭ４としては、比較的大容量のＲＡＭを
確保する必要がある。上記の公知文献に記載の装置で
は、１３ｋバイト以上の容量が必要であるとの記載があ
り、このＲＡＭ容量が集積化へのボトルネックとなり得
る。

【００１２】（２）一般に、ソフトウエアによるデコー
ドは共通の演算回路を時分割で使用するため、各デコー
ド処理に対応した専用の演算回路を有するハードウエア
デコードに比べてストリーム依存性が高くなる。即ち、
複雑でデコードの演算負荷が重いストリームに対して
は、処理ステップが増加するし、デコード時間が延長す
ることになる。従って、１つのＤＳＰにフォーマット上
で許される最も複雑なストリーム入力の負荷に耐える計
算能力の余裕をハードウエアと同等に常時備えさせよう
とすると、クロック周波数の上昇やハードウエアの追加
は必至であり、夫々消費電力や回路規模の面でソフトウ
エアデコードのメリットを享受できなくなる。

【００１３】本発明の目的は、かかる問題を解消し、内
部ＲＡＭの容量の増大化やクロック周波数の上昇，ハー
ドウェアの追加をなくして、異なるフォーマットのディ
ジタルオーディオデータに対処できるようにしたオーデ
ィオデコーダを提供することにある。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、２個のＤＳＰと外部メモリとデッドライ
ン制御回路を設け、第１のＤＳＰには、ストリーム解析
処理などストリームに依存して計算時間が著しく変化す
る部分を担当させ、中間出力データの１フレーム分を外
部メモリを経由して第２のＤＳＰに送る。第２のＤＳＰ
２には、ＩＭＤＣＴなど計算量の絶対値は大きいが、定
常的な処理部分を担当させる。デッドライン制御回路
は、フレーム毎に第１のＤＳＰの処理時間を監視し、過
負荷エラーの判定を行なうためのタイミングを発生す
る。

【００１５】

【発明の実施の形態】以下、本発明の実施形態を図面に
より説明する。図１は本発明によるオーディオデコーダ
の第１の実施形態を示すブロック図であって、８はＤＳ
Ｐ、９は内部メモリ、１０は外部メモリインタフェース
回路、１１は外部メモリ、１２はデットライン制御回路
であり、図１０に対応する部分には同一符号を付けて重
複する説明を省略する。

【００１６】同図において、この実施形態は、２個のＤ
ＳＰ８，３を用い、従来のオーディオデコーダに用いら
れていたＤＳＰ（図１１）の処理を２分して夫々のＤＳ
Ｐ８，３に分担させるものである。

【００１７】ここで、ＤＳＰ８は、直接アドレッシング
することによってアクセス可能な内部ＲＡＭ９を用いる
ことにより、入力端子１から入力されてＢＳ入力Ｉ／Ｆ
回路２を介して供給される圧縮符号化されたオーディオ
ＢＳ（ビットストリーム）を１フレーム毎に解析処理
し、これによって得られる中間データの一部や処理結果
としての周波数係数データを外部メモリインタフェース
回路１０を介して外部メモリ１１に書き込む。

【００１８】なお、ここでの１フレームとは、１フレー
ム分のＰＣＭサンプルデータの圧縮符号化したデータか
らなるものであって、フレーム毎にその先頭に同期信号
が付加されている。１フレーム分のＰＣＭサンプルデー
タを圧縮符号化すると、その情報内容に応じてデータ量
が異なる。従って、圧縮符号化されたオーディオＢＳで
は、ビットレートを一定とすると、その１フレームの時
間長は一定ではなく、１フレーム分の圧縮符号化された
オーディオＢＳのデコード処理時間は、そのデータ量に
応じて異なることになる。但し、デコードされた１フレ
ーム分のＰＣＭサンプルデータのビット数、従って、時
間長は一定である。

【００１９】また、ＤＳＰ３は、外部メモリインタフェ
ース回路１０を介して外部メモリ１１に書き込まれた周
波数係数データを１フレーム毎に読み出し、直接アドレ
ッシングすることによってアクセス可能な内部ＲＡＭ４
を用いることにより、ＩＭＤＣＴ（変形離散コサイン逆
変換）の処理を行なって周波数軸から時間軸へのデータ
変換やこれによって得られた時間軸データのダイナミッ
クレンジ制御，窓関数を用いた重み付け処理、さらに
は、オーバラップと称する隣接ブロックとの加算処理な
どを行ない、ＰＣＭサンプルデータを復元する。

【００２０】ここで、外部メモリ１１は、数メガバイト
の容量を持つ汎用のＤＲＡＭチップで構成されており、
外部メモリインタフェース回路１０は、ＤＳＰ８，３が
発行するアドレスを行アドレスと列アドレスに変換して
ＲＡＳ，ＣＡＳなどの制御信号を発生することにより、
外部メモリ１１でのデータの入出力を行なう。

【００２１】図２は図１におけるＤＳＰ８の一具体例を
示すブロック図であって、８ａはＡＬＵ、８ｂは演算用
のレジスタ、８ｃはプログラムＲＯＭ、８ｄはプログラ
ムカウンタ、８ｅはデータＲＯＭである。

【００２２】同図において、ＡＬＵ８ａには、演算用の
レジスタ８ｂが直接接続されているとともに、データバ
スを介して定数データのテーブルなどが配置されたデー
タＲＯＭ８ｅと内部ＲＡＭ９が接続されており、ＡＬＵ
８ａからアドレスを発行することにより、当該番地から
データ読出し及び当該番地へのデータ格納が行なわれ
る。デコードアルゴリズムを記述したソフトウエアがプ
ログラムＲＯＭ８ｃに格納されており、プログラムカウ
ンタ８ｄの進行に従って命令語がＡＬＵ８ａに出力され
る。プログラムＲＯＭ８ｃには、ビットストリームから
フレーム同期を取り、フレーム単位で周波数係数を計算
するまでの過程がプログラムコードとして格納されてい
る。

【００２３】内部ＲＡＭ９は作業用のメモリとして用い
られ、一時保管が必要な中間データのうち、容量が大き
いデータ並びにＤＳＰ８の出力である周波数係数データ
が外部メモリ１１に蓄える。これにより、内部ＲＡＭ９
の容量の増大化を抑制している。

【００２４】図１において、ＤＳＰ３は、外部メモリ１
１から周波数係数データを読み出して、ＩＭＤＣＴ（変
形離散コサイン変換の逆変換）などの計算を用いたこの
周波数係数データの周波数軸から時間軸へのデータ変
換、これによって得られた時間軸データのダイナミック
レンジ制御や窓関数を用いた重付け処理、さらには、オ
ーバーラップと呼ばれる隣接ブロックとの加算処理を行
ない、この結果得られるＰＣＭサンプルデータを出力す
る。

【００２５】このＤＳＰ３は先に図１１で示した従来の
ＤＳＰと同様の構成をなしており、ＤＳＰ８の場合と同
様に、一時保管が必要な中間データで即時利用しないも
のや比較的サイズの大きいデータの保管については外部
メモリ１１を利用し、これにより、内部ＲＡＭ４の容量
の増大化を抑えている。

【００２６】図３は外部メモリ１１におけるデータ配置
の一具体例を示す図である。同図において、外部メモリ
１１は、１フレームの処理に対応した中間パラメータの
領域と周波数係数データの領域を２面分ずつ有してお
り、その一方をＥＶＥＮ（偶）フレーム、他方をＯＤＤ
（奇）フレームと定義する。ＤＳＰ８は周波数係数デー
タを１フレーム分ずつこの外部メモリ１１にＥＶＥＮ／
ＯＤＤと交互に書込みを行ない、ＤＳＰ３はこれをＯＤ
Ｄ／ＥＶＥＮと逆位相で読み出す。つまり、ＤＳＰ８か
らの周波数係数データがＥＶＥＮフレームに書き込まれ
ているときには、ＤＳＰ３がＯＤＤフレームに書き込ま
れている周波数係数データを読み出し、ＤＳＰ８からの
周波数係数データがＯＤＤフレームに書き込まれている
ときには、ＤＳＰ３がＥＶＥＮフレームに書き込まれて
いる周波数係数データを読み出す。

【００２７】ＤＰＳ３が出力されるＰＣＭサンプルデー
タはＰＣＭ出力Ｉ／Ｆ回路５を介してＤ／Ａコンバータ
６へ送られ、アナログオーディオ信号に変換されて出力
端子７から外部に出力される。

【００２８】以上が主なオーディオデータの流れである
が、次に、デコード処理のタイミングについて説明す
る。

【００２９】上記のように、外部メモリ１１にＤＳＰ８
から１フレーム単位で周波数係数データを書き込み、こ
れとともに、ＤＳＰ３が書き込まれている周波数係数デ
ータを１フレーム単位で読み出すようにすることによ
り、ＤＳＰ８，３に、ＤＳＰ８が或るフレームのオーデ
ィオＢＳを処理するのとほぼ同時に、ＤＳＰ３がそれよ
り前のフレームの周波数係数データを処理するという、
パイプライン処理動作させることができる。ＰＣＭ出力
Ｉ／Ｆ回路５は、Ｄ／Ａコンバータ６からサンプリング
クロックＣＫを取り込み、これを分周してフレームパル
スＦＰを生成し、ＤＳＰ８，３とデッドライン制御回路
１２に供給する。ＤＳＰ８，３では、デコード処理の開
始タイミングをこのフレームパルスＦＰを基調にして決
められる。なお、デッドライン制御回路１２は、Ｄ／Ａ
コンバータ６からサンプリングクロックＣＫも取り込
む。

【００３０】なお、このフレームパルスＦＰの周期は、
オーディオＢＳの圧縮符号化前のＰＣＭサンプルデータ
のフレーム周期に等しい。

【００３１】図４はかかるデッドライン制御回路１２の
一具体例を示すブロック図であって、１２ａはウオッチ
ドッグカウンタ、１２ｂはフレーム長データテーブル、
１２ｃは２分周回路である。

【００３２】同図において、デッドライン制御回路１２
は、Ｄ／Ｃコンバータ６（図１）からのサンプリングク
ロックＣＫをカウントダウンするウオッチドッグカウン
タ１２ａと入力オーディオＢＳのフォーマット情報から
そのフレーム長（即ち、圧縮符号化される前のＰＣＭサ
ンプルデータのフレーム長）を決定するためのフレーム
長データテーブル１２ｂとを有しており、これらからフ
レームパルスＦＰに位相同期した時間幅Ｌｄのウオッチ
ドッグパルスＷＰを生成して出力する。この時間幅Ｌｄ
は、例えば、ＡＣ−３ストリームの場合には、サンプリ
ングクロックＣＫを（1536−Delta）カウントする時間
であり、MPEG Layer2ストリームの場合には、同じく（1
152−Delta）カウントする時間である。ここで、Delta
は、ＤＳＰ８が過負荷の処理を次のフレーム到来までに
終えるためのサイクル数から算出される値である。ま
た、デッドライン制御回路１２は、フレームパルスＦＰ
を２分周回路１２ｃで２分周してフレームセレクタ信号
ＦＳも生成する。ウオッチドッグパルスＷＰはＤＳＰ８
に供給され、フレーム期間中にＤＳＰ８のデコード処理
時間が完了するか否かを判定するためのトリガ信号とな
る。

【００３３】図５はＤＳＰ８，３のデコード動作を示す
タイミングチャートであって、同図（ａ）は入力オーデ
ィオＢＳを、同図（ｂ）はＤＳＰ８の動作を、同図
（ｃ）はＤＳＰ３の動作を、同図（ｄ）はＰＣＭサンプ
ルデータの出力タイミングを、同図（ｅ）はサンプリン
グクロックＣＫを、同図（ｆ）はフレームパルスＦＰ
を、同図（ｇ）はウォッチドックパルスＷＰを、同図
（ｈ）はフレームセレクタ信号ＦＳを、同図（ｉ）は過
負荷エラーフラグＯＬＦを夫々示している。

【００３４】図５において、オーディオＢＳの入力は、
ＤＳＰ８が出力するリクエストに応じて断続的に行なわ
れる。時刻Ｔ０において、ＤＳＰ８は、フレームパルス
ＦＰ及びフレームセレクタ信号ＦＳに同期して入力オー
ディオＢＳの解析処理を開始し、外部メモリ１１にその
結果得られる中間パラメータを書き込む。さらに、入力
オーディオＢＳの解析処理結果としての周波数係数デー
タを外部メモリ１１に書き込むことによって処理を終了
し、次のフレームパルスＦＰが到来まで待機する。

【００３５】フレームセレクタ信号ＦＳは、通常では、
フレームパルスＦＰが発生する毎にレベル反転する信号
であって、ＤＳＰ８で処理されるフレームの上記処理結
果を外部メモリ１１のＥＶＥＮフレーム領域，ＯＤＤフ
レーム領域のいずれに書き込むかを指示するものであ
り、また、ＤＳＰ３が外部メモリ１１のＥＶＥＮフレー
ム領域，ＯＤＤフレーム領域のいずれから読み出すかを
指示するものである。ここで、処理結果を外部メモリ１
１のＥＶＥＮフレーム領域に書き込むようにフレームセ
レクタ信号ＦＳで指示されるＤＳＰ８での処理フレーム
を「フレーム“ＥＶＥＮ”」といい、ＯＤＤフレーム領
域に書き込むようにフレームセレクタ信号ＦＳで指示さ
れるＤＳＰ８での処理フレームを「フレーム“ＯＤ
Ｄ”」ということにする。

【００３６】そこで、図６においては、時刻Ｔ０からＤ
ＳＰ８で処理開始されるフレームは、フレームセレクタ
信号ＦＳが“ＥＶＥＮ”を指示しているから、フレーム
“ＥＶＥＮ”であり、この処理によって得られる中間デ
ータや周波数係数データは、外部メモリ１１のＥＶＥＮ
フレーム領域に書き込まれる。一方、ＤＳＰ３に対して
は、フレームセレクタ信号ＦＳが“ＯＤＤ”を指示して
おり、これにより、ＤＳＰ３は外部メモリ１１のＯＤＤ
フレーム領域から周波数係数データを読み出して処理す
る。

【００３７】ウオッチドッグパルスＷＰはフレームパル
スＦＰの立上り時点から時間Ｌｄを経過して立ち上が
り、ＤＳＰ８では、このウオッチドッグパルスＷＰを割
込みトリガとしてその時点でデコード処理中であるか否
かを検査する。ここでは、ＤＳＰ８が１フレーム分の処
理を終了して待機状態にあるから、正常に終了している
と判定される。従って、過負荷エラーフラグＯＬＦは立
たない。

【００３８】ここで、ＤＳＰ３が担当するデコード処理
は処理時間がストリームの内容に依存しないため、過負
荷の検査は不要である。

【００３９】ＤＳＰ８が時刻Ｔ０からこのフレーム“Ｅ
ＶＥＮ”を処理している期間、ＤＳＰ３は、上記のよう
に、外部メモリ１１のＯＤＤフレーム領域から読み出し
た１フレーム期間前に処理済みのフレーム“ＯＤＤ”の
周波数係数データに対して処理を行なっている。この処
理の結果、ＤＳＰ３から出力されるＰＣＭサンプルデー
タ（ＰＣＭ出力）は、図５（ｄ）に示すタイミングでＤ
／Ａコンバータ６に送られる。なお、図５Ｘ（ｃ）に示
すＤＳＰ３の処理タイミングと図５（ｄ）に示すＰＣＭ
出力のタイミングとの時間差は、ＰＣＭ出力Ｉ／Ｆ回路
５内のバッファ容量に起因する遅延によるものである。

【００４０】時刻Ｔ１に次のフレームパルスＦＰが到来
すると、フレームセレクタ信号ＦＳがレベル反転するこ
とにより、ＤＳＰ８は次のフレームをフレーム“ＯＤ
Ｄ”として処理する。また、ＤＳＰ３は、上記フレーム
“ＯＤＤ”の処理が終了すると、次のフレーム“ＥＶＥ
Ｎ”を外部メモリ１１から読み出して処理する。このフ
レーム毎のパイプライン処理動作により、ＤＳＰ８とＤ
ＳＰ３とは互いに並列にデコード処理を行なうことがで
きる。

【００４１】図６はＤＳＰ８の処理が過負荷であるとき
のＤＳＰ８，３の動作を示すタイミングチャートであっ
て、同図（ａ）〜（ｉ）は図５と同様である。この場合
には、ＤＳＰ８での１フレームのオーディオＢＳの処理
は、過負荷であるため、１フレーム期間内に完了しな
い。

【００４２】ＤＳＰ８は、図６（ｂ）に示すように、時
刻Ｔ０からフレーム“ＥＶＥＮ”の処理を開始するが、
過負荷であることにより、時刻Ｔ１直前のウオッチドッ
グパルスＷＰの立上り時点でこの処理が完了していな
い。この場合には、ＤＳＰ８は、そこでＢＳ入力Ｉ／Ｆ
回路２からの残りのオーディオＢＳの取込みを中断し、
処理を中断してＤＳＰ３に過負荷エラーフラグＯＬＦを
供給する。しかる後、次のフレームパルスＦＰが到来ま
で待機する。

【００４３】なお、この過負荷エラーフラグＯＬＦは、
ＤＳＰ３にＤＳＰ８がフレームの処理を中断したことを
示す情報であるが、また、ＤＳＰ３に対し、現在処理し
ているフレームの周波数係数データと同じデータを外部
メモリ１１から再度読み出して処理することを指示する
ものである。

【００４４】ＤＳＰ８は、このフレーム“ＥＶＥＮ”の
処理中断により、このフレーム処理の中断を示す情報
（例えば、上記の過負荷エラーフラグＯＬＦ）をデット
ライン制御回路１２に送り、その２分周回路１２ｃ（図
４）を制御して時刻Ｔ１に到来するフレームパルスＦＰ
ではフレームセレクタ信号ＦＳが反転しないようにす
る。従って、時刻Ｔ１以降も、フレームセレクタ信号Ｆ
Ｓはフレーム“ＥＶＥＮ”を指示することになる。そこ
で、時刻Ｔ１に次のフレームパルスＦＰが到来すると、
フレームセレクタ信号ＦＳがそのまま“ＥＶＥＮ”を指
示していることにより、ＤＳＰ８は処理中断した上記フ
レームの残り（図６（ｂ）にハッチングして示してい
る）をフレーム“ＥＶＥＮ”として処理し（勿論、この
場合、必要に応じて外部メモリ１１のＥＶＥＮフレーム
領域に書き込まれた各データが読み出されてこの処理に
使用される）、その処理結果などを外部メモリ１１のＥ
ＶＥＮフレーム領域の前回既に書き込まれている同じフ
レームの処理結果に続いて書き込む。この処理が終了す
ると、ＤＳＰ８はさらに次のフレームパルスＦＰが到来
するまで待機する。

【００４５】一方、フレーム“ＯＤＤ”の周波数係数デ
ータを処理しているＤＳＰ３は、この過負荷エラーフラ
グＯＬＦを検知すると、ＤＳＰ８が処理を中断したフレ
ーム“ＥＶＥＮ”ではなく、外部メモリ１１内に蓄積さ
れているさらに１つ前のフレーム“ＯＤＤ”（即ち、現
在処理しているのと同じフレーム“ＯＤＤ”）の周波数
係数データを再度デコード処理するように指示されたこ
とになり、従って、現在処理しているフレーム“ＯＤ
Ｄ”の処理を終了すると、再び外部メモリ１１のＯＤＤ
フレーム領域からフレーム“ＯＤＤ”の周波数係数デー
タを読み出して繰り返しデコード処理する。

【００４６】このようにして、ＤＳＰ８が１つのフレー
ムのオーディオＢＳを、過負荷であるために、複数のフ
レーム期間（フレームパルスＦＰと次のフレームパルス
ＦＰとの間の期間）にわたって処理しても、ＤＳＰ３は
同じフレームの周波数係数データを繰り返しデコード処
理することになり、これにより、音声が途切れることな
くＰＣＭサンプルデータが出力されることになる。

【００４７】なお、以上の説明から明らかなように、Ｄ
ＳＰ８がフレーム“ＥＶＥＮ”，“ＯＤＤ”のいずれか
一方のフレームを複数のフレーム期間にわたって処理し
なければならないときには、過負荷エラーフラグＯＬＦ
により、ＤＳＰ３は、そのフレーム期間、他方のフレー
ムを繰り返し処理するものであり、これにより、ＤＳＰ
３との交番性が保たれる。

【００４８】図７はＡＣ−３フォーマットなどのディジ
タルオーディオストリームのフレーム内のデコード処理
単位がブロックに細分化されている場合の過負荷処理を
示すタイミングチャートであって、同図（ａ）〜（ｉ）
は図５と同様である。

【００４９】同図において、ここでは、フレーム“ＥＶ
ＥＮ”が６個のブロック“Ｅ０”〜“Ｅ５”に、フレー
ム“ＯＤＤ”も６個のブロック“Ｏ０”〜“Ｏ５”に夫
々細分化されているものとしており、各ブロック毎にデ
コード処理が行なわれる。ブロック間に時間幅の差があ
るのは、各ブロックでは、ストリームの内容によって負
荷が異なり、従って、デコード処理時間も異なるためで
ある。なお、この場合には、フレームセレクタ信号ＦＳ
は、過負荷か否かにかかわらず、フレームパルスＦＰが
到来する毎にレベル反転する。

【００５０】いま、時刻Ｔ０から、ＤＳＰ８がフレーム
“ＥＶＥＮ”を処理し、ＤＳＰ３がフレーム“ＯＤＤ”
を処理しているものとして、図６に示した動作と同様
に、ウオッチドッグパルスＷＰの立上り時点でＤＳＰ８
でのフレーム内の処理が完了したか否かが検査される。
ここでは、この立上り時点がブロック“Ｅ５”の処理途
中であることを示している。そこで、ＤＳＰ８はその処
理を中断し、次のフレームパルスＦＰが到来まで待機状
態となると同時に、ＤＳＰ３に対して過負荷フラグＯＬ
Ｆを送り、その直前に正常に処理を終了した最後のブロ
ック“Ｅ４”を繰り返し処理するように指示する。

【００５１】時刻Ｔ１で次のフレームパルスＦＰが到来
すると、フレームセレクタ信号ＦＳはレベル反転するの
で、ＤＳＰ８は次のフレームをフレーム“ＯＤＤ”とし
て入力して処理し、ブロック“Ｏ０”，“Ｏ１”，“Ｏ
２”，……毎の処理結果を外部メモリ１１のＯＤＤフレ
ーム領域に書き込む。

【００５２】一方、ＤＳＰ３は、フレーム“ＯＤＤ”の
全てのブロック“Ｏ０”〜“Ｏ５”の処理を終了する
と、時刻Ｔ１から外部メモリ１１のＥＶＥＮフレーム領
域のフレーム“ＥＶＥＮ”を読み出して各ブロック毎に
処理するが、このフレーム“ＥＶＥＮ”は、上記のよう
に、ブロック“Ｅ０”〜“Ｅ４”からなるものであっ
て、ブロック“Ｅ０”を有していない。このことはＤＳ
Ｐ８からの上記の指示によって明らかにされており、こ
れにより、ＤＳＰ３は、ブロック“Ｅ０”，“Ｅ１”，
……と順次外部メモリ１１から読み出して処理し、ブロ
ック“Ｅ４”まで読み出して処理すると、再度このブロ
ック“Ｅ４”を外部メモリ１１から読み出して処理す
る。即ち、同じブロック“Ｅ４”を２回繰り返し処理し
て２回目に処理したブロック“Ｅ４”をブロック“Ｅ
５”に割り当てるものである。

【００５３】なお、例えば、ＤＳＰ８がブロック“Ｅ
３”までしか処理できなかった場合には、ＤＳＰ３は処
理できた最後のブロック“Ｅ３”を３回繰り返し処理
と、これら３つのブロック“Ｅ３”を夫々ブロック“Ｅ
３”，“Ｅ４”，“Ｅ５”に割り当てる。このように、
ＤＳＰ８で処理できなかったブロックに対しては、ＤＳ
Ｐ３において、処理できた最後のブロックを複数回処理
して夫々に割り当てるものである。

【００５４】このようにして、この場合も、過負荷エラ
ーが生じても、音声が途切れることなくＰＣＭサンプリ
ングデータを出力することができる。さらに、繰り返し
の範囲がフレームよりも短いので、図６に示したビット
ストリームの処理の場合に比べて、不自然さが軽減され
る。

【００５５】ところで、オーディオデコーダは単体のデ
コーダとして動作するものであるが、ＭＰＥＧ規格によ
って圧縮された映像信号を再生するビデオデコーダとと
もにＬＳＩ化される場合もある。さらに、ディジタルオ
ーディオ信号は、圧縮されて情報量が削減されることに
より、同じ帯域幅に複数チャネルの音声を多重すること
が可能になっている。複数チャネルの一般的な用途とし
ては、右，中央，左の３チャンネルと後方サラウンド
右，左の２チャンネルとの合計５チャネルのデータを送
るものがある。

【００５６】図８はこのようにビデオコーダとともにＬ
ＳＩ化されて複数チャンネルのディジタルオーディオ信
号をデコードする本発明によるオーディオデコーダの第
２の実施形態を示すブロック図であって、１０’は外部
メモリインタフェース回路、１１’は外部メモリ、１３
はシステムデマルチプレクサ（Demux）、１４は２チャ
ネル用のＰＣＭ出力Ｉ／Ｆ回路、１５は５チャネル用の
ＰＣＭ出力Ｉ／Ｆ回路、１６は２チャネル用のＤ／Ａコ
ンバータ、１７は５チャネル用のＤ／Ａコンバータ、１
８は２チャネルの出力端子、１９は５チャネルの出力端
子、２０はビデオデコーダ、２１は映像出力端子であ
り、図１に対応する部分には同一符号を付けて重複する
説明を省略する。

【００５７】同図において、この実施形態は、図１に示
した実施形態に、システムＤｅｍｕｘ１３とビデオデコ
ーダ２０と映像出力端子２１とのビデオ信号に関する部
分が設けられ、さらに、２チャネル用のＰＣＭ出力Ｉ／
Ｆ回路１４と２チャネル用のＤ／Ａコンバータ１６と２
チャネルの出力端子１８と、さらに、５チャネル用のＰ
ＣＭ出力Ｉ／Ｆ回路１５と５チャネル用のＤ／Ａコンバ
ータ１７と５チャネルの出力端子１９とが設けられてい
る。

【００５８】入力端子１から入力されるビットストリー
ムＢＳは、圧縮されたディジタル音声データとディジタ
ル映像データとがパケット多重化された複合ビットスト
リームである。この復号ビットストリームＢＳはシステ
ムＤｅｍｕｘ１３に供給されてディジタル音声データか
らなるオーディオＢＳとディジタル映像データからなる
ビデオＢＳとに分配され、夫々外部メモリインタフェー
ス１０’を介して外部メモリ１１’内に書き込まれる。
図９は外部メモリ１１’のデータ配列を示すものであっ
て、オーディオＢＳはそのオーディオストリームバッフ
ァ領域に、ビデオＢＳはビデオストリームバッファ領域
に夫々一時蓄積される。

【００５９】このようにして外部メモリ１１’に蓄積さ
れたビデオＢＳは、読み出されてビデオデコーダ２０で
外部メモリ１１’のビデオデコード用フレームバッファ
領域（図９）を用いてデコードされ、映像出力端子２１
から映像信号として出力される。

【００６０】また、上記のように外部メモリ１１’に蓄
積されたオーディオＢＳは読み出され、上記のように、
図９に示す外部メモリ１１’のＥＶＥＮフレーム領域，
ＯＤＤフレーム領域を用いて、ＤＳＰ８，３で並列処理
されてデコードされる。デッドライン制御回路１２は、
図６及び図７で説明したように、過負荷処理などを行な
い、ＤＳＰ８で過負荷処理があると、それによる指示に
応じてＤＳＰ３がフレーム単位またはブロック単位の繰
り返しデコード処理を行なってＰＣＭ出力を補填する。
オーディオＢＳが、上記のように、複数チャネルのデー
タを含む場合には、ＤＳＰ３は、各チャネルを全てデコ
ードし、さらに、ダウンミックス処理によって２チャネ
ルまたは５チャネルのＰＣＭ出力を求め、図１０に示す
ように、外部メモリ１１にダウンミックス２チャンネル
のＰＣＭ音声データあるいは５チャンネルのＰＣＭ音声
データとして格納する。

【００６１】ＰＣＭ出力Ｉ／Ｆ回路１４，１５は夫々２
チャネルのＰＣＭ音声データ，５チャンネルのＰＣＭ音
声データを外部メモリ１１から読み出し、Ｄ／Ａコンバ
ータ１６，１７に供給して２チォンネルのアナログ音声
信号，５チャンネルのアナログ音声信号に変換させる。
この２チォンネルのアナログ音声信号は出力端子１８か
ら、また、５チャンネルのアナログ音声信号は出力端子
１９から夫々出力される。

【００６２】ここで、図９に示すデータ構成の外部メモ
リ１１’としては、数メガバイトの容量を持つメモリＩ
Ｃチップで構成することにより、数百キロバイト単位の
大容量ビデオ用バッファの隙間に相当するアドレス空間
に数キロバイト単位のオーディオ領域を埋め込むことも
可能である。このように効率的なデータ配置を行なうこ
とにより、実質的にオーディオ用の外部メモリのコスト
は無視できるようになる。

【００６３】この第２の実施形態は、圧縮音声データを
再生する単体のオーディオデコーダに限らず、ディジタ
ルビデオ信号もデコードするＡ／Ｖデコーダへの適用も
容易にできる。

【００６４】

【発明の効果】以上説明したように、本発明によると、
ＤＳＰによるオーディオデータのデコード処理の複数の
オーディオフォーマットへの対応が、ソフトウエアの変
更によって行なうことができ、コスト低減に有利である
し、２個のＤＳＰにオーディオデータのコード処理の負
荷を分担させるものであるから、夫々のＤＳＰの演算能
力は少なくて済み、専用ハードウエアの追加やクロック
周波数の増大化を抑制することができて、コストの低減
や消費電力の低減に有利である。

【００６５】また、本発明によると、各ＤＳＰ間で受け
渡す中間パラメータを外部メモリに蓄えるようにするも
のであるから、ＬＳＩ化に障害となる内部ＲＡＭの容量
の増大化を抑制できる。

【００６６】さらに、本発明によると、デッドライン制
御回路が、演算能力が比較的小さいＤＳＰが過負荷エラ
ー状態に陥った場合、中間パラメータを利用して１フレ
ームまたはそれ以下の期間を単位とするエラー補間を行
なうことができ、そのメカニズムは簡単なので、ＤＳＰ
の絶対的な演算能力を強化することによる過負荷対応と
比べて、コストの低減を図ることができる。

【００６７】さらに、本発明によると、ビデオデコーダ
と外部メモリを共用化してオーディオ／ビデオデコーダ
に適用した場合には、該外部メモリでのオーディオデコ
ーダに必要とする領域は無視できる程度となり、外部メ
モリでのオーディオデコーダに対するコストの割合が事
実上無視できるので、外部メモリがオーディオデコーダ
に対して効果的に使用することができて、内部ＲＡＭの
容量の削減効果がさらに顕著になる。

【図面の簡単な説明】

【図１】本発明によるオーディオデコーダの第１の実施
形態を示すブロック図である。

【図２】図１における１段目のＤＳＰ（ディジタル信号
プロセッサ）の一具体例を示すブロック図である。

【図３】図１における外部メモリのデータ配置を表わす
模式図である。

【図４】図１におけるデッドライン制御回路の一具体例
を示すブロック図である。

【図５】図１に示した実施形態のデコード処理動作の一
具体例を示すタイミング図である。

【図６】図１に示した実施形態のデコード処理動作の他
の具体例を示すタイミング図である。

【図７】図１に示した実施形態のデコード処理動作のさ
らに他の具体例を示すタイミング図である。

【図８】本発明によるオーディオデコーダの第２の実施
形態を示すブロック図である。

【図９】図８における外部メモリのデータ配置を表わす
模式図である。

【図１０】従来のオーディオデコーダの一例を示すブロ
ック図である。

【図１１】図１０におけるＤＳＰの内部構成を示すブロ
ック図である。

【符号の説明】

１ビットストリームの入力端子２ビットストリーム入力インタフェース回路３ＤＳＰ４内部ＲＡＭ５ＰＣＭ出力インタフェース回路６Ｄ／Ａコンバータ７音声信号の出力端子８ＤＳＰ９内部ＲＡＭ１０外部メモリインタフェース回路１１外部メモリ１２デッドライン制御回路１３システムデマルチプレクサ１４２チャンネル用のＰＣＭ出力インタフェース回路１５５チャンネル用のＰＣＭ出力インタフェース回路１６，１７Ｄ／Ａコンバータ１８，１９出力端子２０ビデオデコーダ

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5D045 DA20 5J064 AA04 BB04 BC01 BC02 BC07 BC29 BD02 BD03 CA02 CB12

Claims

【特許請求の範囲】

【請求項１】圧縮符号化された音声データストリーム
を復号し、アナログ音声信号を出力するオーディオデコ
ーダであって、内部メモリを有し、入力される該圧縮符号化された音声
データストリームをそのフレーム単位で第１のプログラ
ムに従ってデコード処理する第１のディジタル信号プロ
セッサと、該第１のディジタル信号プロセッサで得られる処理結果
を中間データとして一時格納する外部メモリと、内部メモリを有し、該外部メモリに格納された該中間デ
ータを第２のプログラムに従ってデコード処理し、該音
声データストリームのデコードされた音声データを出力
する第２のディジタル信号プロセッサとを備え、該第１，第２のディジタル信号プロセッサが該
圧縮符号化された音声データストリームのデコード処理
を一部ずつ分担するように構成したことを特徴とするオ
ーディオデコーダ。
【請求項２】請求項１において、前記外部メモリは、前記第１のディジタル信号プロセッ
サによって得られる単位期間の前記圧縮符号化された音
声データストリームに対する前記中間データを格納可能
な中間データ格納領域を２個有しており、前記第１のディジタル信号プロセッサは、前記単位期間
分の前記圧縮符号化された音声データストリームのデコ
ード処理毎に、前記外部メモリの２つの中間データ格納
領域を交互に前記中間データの格納のために使用し、前
記第２のディジタル信号プロセッサは、前記外部メモリ
の前記第１のディジタル信号プロセッサが使用しない方
の該中間データ格納領域に格納されている前記中間デー
タを読み取ってデコード処理することを特徴とするオー
ディオデコーダ。
【請求項３】請求項１または２において、前記第１のディジタル信号プロセッサでの前記第１のプ
ログラムによるデコード処理動作の開始タイミングと前
記第２のディジタル信号プロセッサでの前記第２のプロ
グラムによるデコード処理動作の開始タイミングとは、
ほぼ同時であって、かつ前記圧縮符号化された音声デー
タストリームのフレーム先頭に位相同期していることを
特徴とするオーディオデコーダ。
【請求項４】請求項１，２または３において、前記第１のディジタル信号プロセッサでの前記第１のプ
ログラムによるデコード処理の開始タイミングから前記
第２のディジタル信号プロセッサから出力されるデコー
ドされた音声データに対する１フレーム時間にほぼ等し
い時間の経過を計測し、前記圧縮符号化された音声デー
タストリームのフレーム期間のデコード処理が計測した
該経過時間を超過したとき、前記第１のディジタル信号
プロセッサの処理動作を中断させて前記外部メモリへの
中間データの書込みを中断させることにより、前記第１
のディジタル信号プロセッサを前記第１のプログラムに
よる次のデコード処理の開始タイミングまで待機状態に
設定する第１の手段と、前記第１のプログラムによる該次のデコード処理の開始
タイミングからは、前記第１のディジタル信号プロセッ
サに、デコード処理を中断した前記圧縮符号化された音
声データストリームのフレーム期間の残りのデータを前
記第１のプログラムによってデコード処理させ、その処
理結果を前記外部メモリに格納させる第２の手段と、該第２の手段によって前記第１のディジタル信号プロセ
ッサが該残りのデータをデコード処理するフレーム期
間、前記第２のディジタル信号プロセッサに、前記第１
のディジタル信号プロセッサが処理を中断したフレーム
の１つ前のフレームの中間データのデコード処理を再度
行なわせる第３の手段とを備えたことを特徴とするオー
ディオデコーダ。
【請求項５】請求項１，２または３において、前記圧縮符号化された音声データストリームは、夫々の
フレーム毎に複数のブロックに分割されていて、前記第
１，第２のディジタル信号プロセッサは夫々、該ブロッ
ク毎にデコード処理し、前記第１のディジタル信号プロセッサでの前記第１のプ
ログラムによるデコード処理の開始タイミングから前記
第２のディジタル信号プロセッサから出力されるデコー
ドされた音声データに対する１フレーム時間にほぼ等し
い時間の経過を計測し、前記圧縮符号化された音声デー
タストリームのフレーム期間のデコード処理が計測した
該経過時間を超過したとき、前記第１のディジタル信号
プロセッサのそのときのブロックの処理動作を中断させ
て前記外部メモリへのそのブロックに対する中間データ
の書込みを中断させることにより、前記第１のディジタ
ル信号プロセッサを前記第１のプログラムによる次のデ
コード処理の開始タイミングまで待機状態に設定し、前
記第１のプログラムによる次のデコード処理の開始毎に
前記圧縮符号化された音声データストリームのフレーム
を順番にデコード処理させる第４の手段と、前記第１のディジタル信号プロセッサが処理を中断した
前記フレームについては、前記第２のディジタル信号プ
ロセッサに、１つ前の、デコード処理を完了したブロッ
クのうちの最後のブロックの中間データを、デコード処
理を中断した前記ブロックの個数に等しい回数だけ前記
外部メモリから繰り返し読み出させてデコード処理させ
る第５の手段とを備えたことを特徴とするオーディオデ
コーダ。
【請求項６】請求項１〜５のいずれか１つにおいて、前記第１のディジタル信号プロセッサのデコード処理に
よって得られる前記中間データは、ＰＣＭ音声データの
周波数係数データであることを特徴とするオーディオデ
コーダ。
【請求項７】請求項１〜６のいずれか１つにおいて、異なる音声圧縮符号化方式によって圧縮符号化された前
記音声データストリームを入力可能であって、前記第１，第２のプログラムとしては、入力される前記
圧縮符号化された音声データストリームの音声圧縮符号
化方式に応じて選択されることを特徴とするオーディオ
デコーダ。
【請求項８】請求項１〜７のいずれか１つにおいて、映像データに音声データが多重化されたデータストリー
ムから該音声データが分離されて前記圧縮符号化された
音声データストリームとして入力され、かつ、該データストリームから分離される該映像データ
をデコード処理するビデオデコーダの外部メモリと前記
中間データを一時格納する前記外部メモリとを共通のメ
モリで構成したことを特徴とするオーディオデコーダ。