JPH05167395A - ディジタル信号プロセッサの係数データ変更処理方式 - Google Patents
ディジタル信号プロセッサの係数データ変更処理方式Info
- Publication number
- JPH05167395A JPH05167395A JP3335260A JP33526091A JPH05167395A JP H05167395 A JPH05167395 A JP H05167395A JP 3335260 A JP3335260 A JP 3335260A JP 33526091 A JP33526091 A JP 33526091A JP H05167395 A JPH05167395 A JP H05167395A
- Authority
- JP
- Japan
- Prior art keywords
- coefficient data
- instruction
- read
- cycle
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30043—LOAD or STORE instructions; Clear instruction
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Reverberation, Karaoke And Other Acoustics (AREA)
- Advance Control (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【目的】 ディジタル信号プロセッサ（ＤＳＰ）の係数
データ変更処理方式に関し、リードサイクルスチール時
の係数データの書き換え処理に時間的な余裕があり、高
速動作を不要とすることを目的とする。 【構成】 プログラムカウンタとは独立した係数アドレ
スポインタを有し、処理プログラムや係数データを制御
用のマイクロコンピュータから転送供給するようにした
ＤＳＰにおいて、プログラムカウンタ１５の値からリー
ドサイクルスチールを行うべき係数データαi の読み出
し命令であるか否かを判定し、該当する命令である場合
には、当該命令の処理サイクルの命令読み出し段と命令
解読段において変更すべき新たな係数データβi をマイ
クロコンピュータ２０から転送バッファ１８へ転送し、
処理サイクルの実行段において転送バッファ１８に格納
された係数データβi をリードサイクルスチールによっ
て係数データメモリ９に書き込む。
データ変更処理方式に関し、リードサイクルスチール時
の係数データの書き換え処理に時間的な余裕があり、高
速動作を不要とすることを目的とする。 【構成】 プログラムカウンタとは独立した係数アドレ
スポインタを有し、処理プログラムや係数データを制御
用のマイクロコンピュータから転送供給するようにした
ＤＳＰにおいて、プログラムカウンタ１５の値からリー
ドサイクルスチールを行うべき係数データαi の読み出
し命令であるか否かを判定し、該当する命令である場合
には、当該命令の処理サイクルの命令読み出し段と命令
解読段において変更すべき新たな係数データβi をマイ
クロコンピュータ２０から転送バッファ１８へ転送し、
処理サイクルの実行段において転送バッファ１８に格納
された係数データβi をリードサイクルスチールによっ
て係数データメモリ９に書き込む。
Description
【０００１】
【産業上の利用分野】本発明は、パイプライン処理によ
ってディジタルオーディオ信号などのディジタル信号に
所望の演算を施すようにしたディジタル信号プロセッサ
（以下、ＤＳＰという）における係数データの変更処理
方式に関する。
ってディジタルオーディオ信号などのディジタル信号に
所望の演算を施すようにしたディジタル信号プロセッサ
（以下、ＤＳＰという）における係数データの変更処理
方式に関する。
【０００２】
【従来の技術】室内や車内においてコンサートホールや
劇場と同様な音響空間、例えば残響音や臨場感を作り出
すために、再生音の音場制御をなすことができるオーデ
ィ信号処理装置が公知である（特開昭６４−７２６１５
号参照）。このようなオーディオ信号処理装置には、チ
ューナーなどのオーディオ信号源から供給されるオーデ
ィオ信号をディジタル演算処理して所望の音場制御を行
なうＤＳＰが設けられている。
劇場と同様な音響空間、例えば残響音や臨場感を作り出
すために、再生音の音場制御をなすことができるオーデ
ィ信号処理装置が公知である（特開昭６４−７２６１５
号参照）。このようなオーディオ信号処理装置には、チ
ューナーなどのオーディオ信号源から供給されるオーデ
ィオ信号をディジタル演算処理して所望の音場制御を行
なうＤＳＰが設けられている。
【０００３】ＤＳＰは、四則演算などの演算処理を行な
う演算部、該演算部に供給するディジタルオーディオ信
号データを記憶する信号データＲＡＭ、オーディオ信号
データに乗算する係数データを記憶する係数データＲＡ
Ｍなどのメモリを備え、予め定められた処理プログラム
に従って各メモリ間および各メモリから演算部へ信号デ
ータを転送することにより例えば積和演算（Σαi ・ｄ
i ）などの所望の演算を高速に実行するものである。
う演算部、該演算部に供給するディジタルオーディオ信
号データを記憶する信号データＲＡＭ、オーディオ信号
データに乗算する係数データを記憶する係数データＲＡ
Ｍなどのメモリを備え、予め定められた処理プログラム
に従って各メモリ間および各メモリから演算部へ信号デ
ータを転送することにより例えば積和演算（Σαi ・ｄ
i ）などの所望の演算を高速に実行するものである。
【０００４】ＤＳＰで用いられる演算処理用のプログラ
ムはＤＳＰ内の書き換え可能なプログラムＲＡＭに格納
されており、音場モードなどが切り換えられる度にＤＳ
Ｐ外の制御用のマイクロコンピュータから対応する処理
プログラムおよび係数データが転送されて書き換えら
れ、希望の音響空間を作り出せるようになっている。
ムはＤＳＰ内の書き換え可能なプログラムＲＡＭに格納
されており、音場モードなどが切り換えられる度にＤＳ
Ｐ外の制御用のマイクロコンピュータから対応する処理
プログラムおよび係数データが転送されて書き換えら
れ、希望の音響空間を作り出せるようになっている。
【０００５】一般に、ＤＳＰにおけるプログラム命令の
実行過程は、指定されたアドレス位置から命令コードを
読み出す命令読み出し段（フェッチサイクル）、読み出
された命令コードを解読する命令解読段（デコードサイ
クル）、解読した命令コードを実行する命令実行段（イ
クスキュートサイクル）を処理単位とし、各命令をパイ
プライン処理方式で次々と実行するように構成されてい
る。
実行過程は、指定されたアドレス位置から命令コードを
読み出す命令読み出し段（フェッチサイクル）、読み出
された命令コードを解読する命令解読段（デコードサイ
クル）、解読した命令コードを実行する命令実行段（イ
クスキュートサイクル）を処理単位とし、各命令をパイ
プライン処理方式で次々と実行するように構成されてい
る。
【０００６】ところで、オーディオ信号処理装置におい
ては、例えば再生音質を変えるためにフィルタ特性を変
えるようなことが往々にして行なわれる。このようにフ
ィルタ特性を変更するには、変更後のフィルタ特性を満
たす新たな係数データを制御用のマイクロコンピュータ
からＤＳＰへ転送して書き換え、この書き換えられた新
たな係数データに基づいてフィルタ演算を実行しなけれ
ばならない。
ては、例えば再生音質を変えるためにフィルタ特性を変
えるようなことが往々にして行なわれる。このようにフ
ィルタ特性を変更するには、変更後のフィルタ特性を満
たす新たな係数データを制御用のマイクロコンピュータ
からＤＳＰへ転送して書き換え、この書き換えられた新
たな係数データに基づいてフィルタ演算を実行しなけれ
ばならない。
【０００７】前記係数データの書き換えを行なう場合、
現在処理中の演算が停止してオーディオ信号の再生音が
途切れてしまうなどの不具合が発生することのないよう
に、演算自体は継続しながら係数データを新たな値に書
き換えてやる必要がある。このような係数データの書き
換えを行なうために、従来からリードサイクルスチール
という手法が採用されている。
現在処理中の演算が停止してオーディオ信号の再生音が
途切れてしまうなどの不具合が発生することのないよう
に、演算自体は継続しながら係数データを新たな値に書
き換えてやる必要がある。このような係数データの書き
換えを行なうために、従来からリードサイクルスチール
という手法が採用されている。
【０００８】すなわち、リードサイクルスチールは、書
き換え対象となる係数データを係数データＲＡＭから読
み出す際に、係数データＲＡＭを読み出しモードから書
き込みモードに切り換え、当該アドレス位置に新たな係
数データを転送して書き込むと同時に、新たな係数デー
タを演算部へも転送し、演算部における演算を停止する
ことなく目的とする係数データを更新するものである。
き換え対象となる係数データを係数データＲＡＭから読
み出す際に、係数データＲＡＭを読み出しモードから書
き込みモードに切り換え、当該アドレス位置に新たな係
数データを転送して書き込むと同時に、新たな係数デー
タを演算部へも転送し、演算部における演算を停止する
ことなく目的とする係数データを更新するものである。
【０００９】
【発明が解決しようとする課題】しかしながら、前記し
た従来のリードサイクルスチール場合、係数ＲＡＭデー
タのアドレスの判定、マイクロコンピュータからＤＳＰ
への新たな係数データの転送、読み出し／書き込みのモ
ード切り換え、係数データＲＡＭへの係数データの書き
込み、さらには係数データの演算部への転送などのすべ
ての処理を係数データの読み出し命令の処理サイクルに
おける実行段だけで行なわねばならず、ＤＳＰとして高
速動作のものを用いねばならなかった。
た従来のリードサイクルスチール場合、係数ＲＡＭデー
タのアドレスの判定、マイクロコンピュータからＤＳＰ
への新たな係数データの転送、読み出し／書き込みのモ
ード切り換え、係数データＲＡＭへの係数データの書き
込み、さらには係数データの演算部への転送などのすべ
ての処理を係数データの読み出し命令の処理サイクルに
おける実行段だけで行なわねばならず、ＤＳＰとして高
速動作のものを用いねばならなかった。
【００１０】本発明は、前記事情に基づきなされたもの
で、その目的とするところは、リードサイクルスチール
時の係数データの書き換え処理に時間的な余裕があり、
高速動作を必要としないＤＳＰの係数データ変更処理方
式を提供することである。
で、その目的とするところは、リードサイクルスチール
時の係数データの書き換え処理に時間的な余裕があり、
高速動作を必要としないＤＳＰの係数データ変更処理方
式を提供することである。
【００１１】
【課題を解決するための手段】本発明は、前記目的を達
成するため、プログラムカウンタとは独立した係数アド
レスポインタを有するパイプライン処理方式のＤＳＰで
あって、処理プログラムや係数データを制御用のマイク
ロコンピュータから転送供給するようにしたＤＳＰの係
数データ変更処理方式において、プログラムカウンタの
値からリードサイクルスチールを行うべき係数データの
読み出し命令であるか否かを判定し、該当する命令であ
る場合には、当該係数データの読み出し命令の処理サイ
クルの命令読み出し段と命令解読段において変更すべき
新たな係数データを前記制御用のマイクロコンピュータ
から転送バッファへ転送し、当該係数データの読み出し
命令の処理サイクルの実行段において前記転送バッファ
に格納された係数データをリードサイクルスチールによ
って係数データメモリに書き込むことを特徴とする。
成するため、プログラムカウンタとは独立した係数アド
レスポインタを有するパイプライン処理方式のＤＳＰで
あって、処理プログラムや係数データを制御用のマイク
ロコンピュータから転送供給するようにしたＤＳＰの係
数データ変更処理方式において、プログラムカウンタの
値からリードサイクルスチールを行うべき係数データの
読み出し命令であるか否かを判定し、該当する命令であ
る場合には、当該係数データの読み出し命令の処理サイ
クルの命令読み出し段と命令解読段において変更すべき
新たな係数データを前記制御用のマイクロコンピュータ
から転送バッファへ転送し、当該係数データの読み出し
命令の処理サイクルの実行段において前記転送バッファ
に格納された係数データをリードサイクルスチールによ
って係数データメモリに書き込むことを特徴とする。
【００１２】
【作 用】ＤＳＰで用いる処理プログラムは制御用のマ
イクロコンピュータに格納されており、プロセッサの内
容は予めすべて分かっている。したがって、実行する命
令のアドレスが分かればその命令内容も予め知ることが
できる。すなわち、実行すべき命令のアドレスを指定す
るプログラムカウンタの値からリードサイクルスチール
を行なうべき係数データの読み出し命令であるか否かを
事前に判定することができる。
イクロコンピュータに格納されており、プロセッサの内
容は予めすべて分かっている。したがって、実行する命
令のアドレスが分かればその命令内容も予め知ることが
できる。すなわち、実行すべき命令のアドレスを指定す
るプログラムカウンタの値からリードサイクルスチール
を行なうべき係数データの読み出し命令であるか否かを
事前に判定することができる。
【００１３】本発明は、このプログラムカウンタの値と
実行する命令の一義的な対応関係を利用したもので、プ
ログラムカウンタの値によって当該アドレスがリードス
チールサイクルを行なうべき係数データＲＡＭの読み出
し命令であるか否かを判定し、該当する読み出し命令で
ある場合には、当該係数データの読み出し命令の処理サ
イクルの命令読み出し段と命令解読段においてマイクロ
コンピュータからＤＳＰへの係数データの転送し、リー
ドサイクルスチール実行のための準備動作を開始する。
これにより、命令実行段では書き換えるべき新たな係数
データを係数データＲＡＭの該当アドレス位置に書き込
むだけで済む。
実行する命令の一義的な対応関係を利用したもので、プ
ログラムカウンタの値によって当該アドレスがリードス
チールサイクルを行なうべき係数データＲＡＭの読み出
し命令であるか否かを判定し、該当する読み出し命令で
ある場合には、当該係数データの読み出し命令の処理サ
イクルの命令読み出し段と命令解読段においてマイクロ
コンピュータからＤＳＰへの係数データの転送し、リー
ドサイクルスチール実行のための準備動作を開始する。
これにより、命令実行段では書き換えるべき新たな係数
データを係数データＲＡＭの該当アドレス位置に書き込
むだけで済む。
【００１４】
【実施例】以下、本発明の実施例につき図面を参照して
説明する。図１は本発明になるＤＳＰの１実施例を示
す。図において、アナログオーディオ信号はＡ／Ｄ変換
器１を介してＤＳＰ２内の入出力インターフェース３に
供給される。入出力インターフェース３には、データバ
ス４が接続されている。データバス４には、オーディオ
信号データを記憶する信号データＲＡＭ５が接続されて
いる。
説明する。図１は本発明になるＤＳＰの１実施例を示
す。図において、アナログオーディオ信号はＡ／Ｄ変換
器１を介してＤＳＰ２内の入出力インターフェース３に
供給される。入出力インターフェース３には、データバ
ス４が接続されている。データバス４には、オーディオ
信号データを記憶する信号データＲＡＭ５が接続されて
いる。
【００１５】また、データバス４には信号データＲＡＭ
５から送られてくる信号データを保持するためのバッフ
ァメモリ６が接続されている。このバッファメモリ６の
出力は乗算器７の一方の入力に接続されている。乗算器
７の他方の入力には、係数データを保持するためのバッ
ファメモリ８が接続され、バッファメモリ８には係数デ
ータを記憶する係数データＲＡＭ９が接続されている。
係数データＲＡＭ９には、読み出し／書き込みのアドレ
スを指定する係数アドレスポインタ１０が付設されてい
る。
５から送られてくる信号データを保持するためのバッフ
ァメモリ６が接続されている。このバッファメモリ６の
出力は乗算器７の一方の入力に接続されている。乗算器
７の他方の入力には、係数データを保持するためのバッ
ファメモリ８が接続され、バッファメモリ８には係数デ
ータを記憶する係数データＲＡＭ９が接続されている。
係数データＲＡＭ９には、読み出し／書き込みのアドレ
スを指定する係数アドレスポインタ１０が付設されてい
る。
【００１６】ＡＬＵ（算術論理演算ユニット）１１は、
乗算器７の計算出力の累算などの演算を行なうもので、
一方の入力には乗算器７の計算出力が供給される。他方
の入力には、ＡＬＵ１０の計算出力を保持するアキュム
レータ１２の出力が供給される。また、アキュムレータ
１２の出力はデータバス４に供給されている。
乗算器７の計算出力の累算などの演算を行なうもので、
一方の入力には乗算器７の計算出力が供給される。他方
の入力には、ＡＬＵ１０の計算出力を保持するアキュム
レータ１２の出力が供給される。また、アキュムレータ
１２の出力はデータバス４に供給されている。
【００１７】ＤＳＰの動作を制御するシーケンスコント
ローラ１３には、プログラムＲＡＭ１４が接続されてお
り、このプログラムＲＡＭ１４に書き込まれた処理プロ
グラムに従って所定の回路へ所定のタイミングで所定の
命令信号を与えるようになっている。プログラムＲＡＭ
１４は、プログラムカウンタ１５の計数値が加算される
毎にその新たな計数値に対応するアドレスの命令コード
を読み出し、シーケンスコントローラ１３へ供給する。
また、シーケンスコントローラ１３には、後述する制御
用のマイクロコンピュータ２０からの指令を保持する指
令レジスタ１６が接続されている。
ローラ１３には、プログラムＲＡＭ１４が接続されてお
り、このプログラムＲＡＭ１４に書き込まれた処理プロ
グラムに従って所定の回路へ所定のタイミングで所定の
命令信号を与えるようになっている。プログラムＲＡＭ
１４は、プログラムカウンタ１５の計数値が加算される
毎にその新たな計数値に対応するアドレスの命令コード
を読み出し、シーケンスコントローラ１３へ供給する。
また、シーケンスコントローラ１３には、後述する制御
用のマイクロコンピュータ２０からの指令を保持する指
令レジスタ１６が接続されている。
【００１８】前記プログラムＲＡＭ１４および指令レジ
スタ１６は、メインバス１７に接続されている。メイン
バス１７には、後述するマイクロコンピュータ２０から
係数データＲＡＭ９へ転送される係数データを一時保持
する転送バッファ１８が接続されている。また、メイン
バス１７には、インターフェース１９を介して制御用の
マイクロコンピュータ２０が接続されている。
スタ１６は、メインバス１７に接続されている。メイン
バス１７には、後述するマイクロコンピュータ２０から
係数データＲＡＭ９へ転送される係数データを一時保持
する転送バッファ１８が接続されている。また、メイン
バス１７には、インターフェース１９を介して制御用の
マイクロコンピュータ２０が接続されている。
【００１９】マイクロコンピュータ２０は、ＣＰＵ、Ｒ
ＡＭ、ＲＯＭ（いずれも図示せず）から構成されてい
る。マイクロコンピュータ２０のＲＯＭには、マイクロ
コンピュータ自身のための制御プログラムの他に、ＤＳ
Ｐ２で用いる各種の処理プログラム群、各処理プログラ
ムで用いる複数の係数データ群などが予め格納されてい
る。
ＡＭ、ＲＯＭ（いずれも図示せず）から構成されてい
る。マイクロコンピュータ２０のＲＯＭには、マイクロ
コンピュータ自身のための制御プログラムの他に、ＤＳ
Ｐ２で用いる各種の処理プログラム群、各処理プログラ
ムで用いる複数の係数データ群などが予め格納されてい
る。
【００２０】マイクロコンピュータ２０には、キーボー
ド２１が接続されている。このキーボード２１には、ホ
ール１，ホール２などの種々の音場制御キーが用意され
ている。マイクロコンピュータ２０は、操作された音場
制御キーに対応する処理プログラムおよびそのプログラ
ムに用いる係数データ群などをＲＯＭから読み出し、イ
ンターフェース１９を介してＤＳＰ２へ転送する。一
方、ＤＳＰ２で演算処理された後のオーディオ信号デー
タは、データバス４，入出力インターフェース３を介し
てＤ／Ａ変換器２２へ供給され、アナログ信号に変換さ
れた後、後段の回路あるいは装置へ出力される。
ド２１が接続されている。このキーボード２１には、ホ
ール１，ホール２などの種々の音場制御キーが用意され
ている。マイクロコンピュータ２０は、操作された音場
制御キーに対応する処理プログラムおよびそのプログラ
ムに用いる係数データ群などをＲＯＭから読み出し、イ
ンターフェース１９を介してＤＳＰ２へ転送する。一
方、ＤＳＰ２で演算処理された後のオーディオ信号デー
タは、データバス４，入出力インターフェース３を介し
てＤ／Ａ変換器２２へ供給され、アナログ信号に変換さ
れた後、後段の回路あるいは装置へ出力される。
【００２１】前記構成の実施例において、先ずＤＳＰ全
体の動作について説明する。いま、キーボード２１のい
ずれかのキーが操作されると、マイクロコンピュータ２
０は操作されたキーに対応する処理プログラムをＲＯＭ
（図示せず）から読み出し、インターフェース１９，メ
インバス１７を介してプログラムＲＡＭ１４に転送格納
する。また、その処理プログラムで用いる係数データ群
α1 ，α2 ，…αn をＲＯＭから読み出し、インターフ
ェース１９，メインバス１７，転送バッファ１８を介し
て係数データＲＡＭ９に転送格納する。
体の動作について説明する。いま、キーボード２１のい
ずれかのキーが操作されると、マイクロコンピュータ２
０は操作されたキーに対応する処理プログラムをＲＯＭ
（図示せず）から読み出し、インターフェース１９，メ
インバス１７を介してプログラムＲＡＭ１４に転送格納
する。また、その処理プログラムで用いる係数データ群
α1 ，α2 ，…αn をＲＯＭから読み出し、インターフ
ェース１９，メインバス１７，転送バッファ１８を介し
て係数データＲＡＭ９に転送格納する。
【００２２】前記のようして処理プログラムと係数デー
タ群がＤＳＰ２にセットされると、入力してくるオーデ
ィオ信号に対して所定の演算処理が開始される。すなわ
ち、Ａ／Ｄ変換器１から入力してくるオーディオ信号
は、まず所定のサンプリング周期で次々とサンプリング
され、オーディオ信号データｄ1 ，ｄ2 ，…ｄn に変換
される。このサンプリングされたオーディオ信号データ
ｄ1 ，ｄ2 ，…ｄn は入出力インターフェース３を介し
てデータバス４に供給され、信号データＲＡＭ５に書き
込まれる。
タ群がＤＳＰ２にセットされると、入力してくるオーデ
ィオ信号に対して所定の演算処理が開始される。すなわ
ち、Ａ／Ｄ変換器１から入力してくるオーディオ信号
は、まず所定のサンプリング周期で次々とサンプリング
され、オーディオ信号データｄ1 ，ｄ2 ，…ｄn に変換
される。このサンプリングされたオーディオ信号データ
ｄ1 ，ｄ2 ，…ｄn は入出力インターフェース３を介し
てデータバス４に供給され、信号データＲＡＭ５に書き
込まれる。
【００２３】そして、まず最初に、信号データＲＡＭ５
から第１の信号データｄ1 が読み出され、バッファメモ
リ６に保持される。一方、係数データＲＡＭ９から第１
の係数データα1 が読み出され、バッファメモリ８に保
持される。乗算器７はこのα 1 とｄ1 の乗算を行い、そ
の乗算値α1 ・ｄ1 に対してＡＬＵ１０でアキュムレー
タ１１の初期値０を加算した後、得られた加算値α1 ・
ｄ1 を再びアキュムレータ１１に保持する。
から第１の信号データｄ1 が読み出され、バッファメモ
リ６に保持される。一方、係数データＲＡＭ９から第１
の係数データα1 が読み出され、バッファメモリ８に保
持される。乗算器７はこのα 1 とｄ1 の乗算を行い、そ
の乗算値α1 ・ｄ1 に対してＡＬＵ１０でアキュムレー
タ１１の初期値０を加算した後、得られた加算値α1 ・
ｄ1 を再びアキュムレータ１１に保持する。
【００２４】次いで、バッファメモリ６に第２の信号デ
ータｄ2 を保持するとともに、バッファメモリ８に第２
の係数データα2 を保持し、乗算器７においてα2 とｄ
2 を乗算し、この乗算値α2 ・ｄ2 に対してＡＬＵ１０
においてアキュムレータ１１に保持されているα1 ・ｄ
1 を加算した後、その加算値α1 ・ｄ1 ＋α2 ・ｄ2 を
再びアキュムレータ１２に保持する。このような積和演
算（Σαi ・ｄi ）を高速で繰り返すことにより、入力
してくるオーディオ信号に例えば所望の周波数特性から
なるフィルタ処理を施す。
ータｄ2 を保持するとともに、バッファメモリ８に第２
の係数データα2 を保持し、乗算器７においてα2 とｄ
2 を乗算し、この乗算値α2 ・ｄ2 に対してＡＬＵ１０
においてアキュムレータ１１に保持されているα1 ・ｄ
1 を加算した後、その加算値α1 ・ｄ1 ＋α2 ・ｄ2 を
再びアキュムレータ１２に保持する。このような積和演
算（Σαi ・ｄi ）を高速で繰り返すことにより、入力
してくるオーディオ信号に例えば所望の周波数特性から
なるフィルタ処理を施す。
【００２５】前記積和演算処理によって得られたオーデ
ィオ信号データは、アキュムレータ１１，データバス４
を介して信号データＲＡＭ５に一旦格納された後、所定
のタイミングでデータバス４を介して入出力インターフ
ェース２２へ転送され、アナログ信号に変換して出力さ
れる。
ィオ信号データは、アキュムレータ１１，データバス４
を介して信号データＲＡＭ５に一旦格納された後、所定
のタイミングでデータバス４を介して入出力インターフ
ェース２２へ転送され、アナログ信号に変換して出力さ
れる。
【００２６】次に、図２を参照して本発明によるリード
サイクルスチール動作について説明する。なお、係数デ
ータＲＡＭ９には前記した係数データ群αi（ｉ＝1,2,
…ｎ）が既に格納されており、プログラムＲＡＭ１４に
はこの係数データ群αi を用いて前述した積和演算（Σ
αi ・ｄi ）を実行する処理プログラムが格納されてい
るものとする。
サイクルスチール動作について説明する。なお、係数デ
ータＲＡＭ９には前記した係数データ群αi（ｉ＝1,2,
…ｎ）が既に格納されており、プログラムＲＡＭ１４に
はこの係数データ群αi を用いて前述した積和演算（Σ
αi ・ｄi ）を実行する処理プログラムが格納されてい
るものとする。
【００２７】前記積和演算を行なっている最中に、いま
キーボード２１からフィルタ特性の変更指令が与えられ
ると、マイクロコンピュータ２０はこの変更されたフィ
ルタ特性に対応する新たな係数データ群をＲＯＭ中から
探す。いま、この新たな係数データ群をβi （ｉ＝1,2,
…ｎ）とする。また、リードサイクルスチールによりα
1 →β1 、α2 →β2 、…αi →βi のように係数デー
タを書き換えるものとする。さらに、係数データＲＡＭ
９から係数データα1 を読み出してバッファメモリ８へ
転送する命令が、プログラムＲＡＭ１４のアドレスＮに
記述されているものとする。
キーボード２１からフィルタ特性の変更指令が与えられ
ると、マイクロコンピュータ２０はこの変更されたフィ
ルタ特性に対応する新たな係数データ群をＲＯＭ中から
探す。いま、この新たな係数データ群をβi （ｉ＝1,2,
…ｎ）とする。また、リードサイクルスチールによりα
1 →β1 、α2 →β2 、…αi →βi のように係数デー
タを書き換えるものとする。さらに、係数データＲＡＭ
９から係数データα1 を読み出してバッファメモリ８へ
転送する命令が、プログラムＲＡＭ１４のアドレスＮに
記述されているものとする。
【００２８】マイクロコンピュータ２０は、前記フィル
タ特性の変更指令を受けると、インターフェース１９、
メインバス１７を介して指令レジスタ１６に対し、“ア
ドレスＮの命令においてリードサイクルスチールを行
え”という指令を送出する。システムコントローラ１３
は、このリードサイクルスチール命令に基づき、図２に
示すようにして係数データＲＡＭ９中のアドレスＸの係
数データをα1 からβ1 に書き換える。
タ特性の変更指令を受けると、インターフェース１９、
メインバス１７を介して指令レジスタ１６に対し、“ア
ドレスＮの命令においてリードサイクルスチールを行
え”という指令を送出する。システムコントローラ１３
は、このリードサイクルスチール命令に基づき、図２に
示すようにして係数データＲＡＭ９中のアドレスＸの係
数データをα1 からβ1 に書き換える。
【００２９】先ず、図２においてパイプライン処理につ
いて簡単に説明する。いま、図２中のサイクル位置の
命令読み出し段において、ＤＳＰ２のプログラムカウン
タ１５がアドレスＮ、すなわち係数データα1 を読み出
すための命令コードの記述されたプログラムアドレスを
指示したものとすると、シーケンスコントローラ１３
は、このサイクル位置の命令読み出し段でプログラム
ＲＡＭ１４からアドレスＮの命令コードの読み出しを開
始する。そして、次のサイクル位置の命令解読段でこ
の読み出されたアドレスＮの命令コードを解読する。一
方、処理がサイクル位置に移ると、サイクル位置の
命令読み出し段で次のアドレスＮ＋１の命令コードの読
み出しが開始される。
いて簡単に説明する。いま、図２中のサイクル位置の
命令読み出し段において、ＤＳＰ２のプログラムカウン
タ１５がアドレスＮ、すなわち係数データα1 を読み出
すための命令コードの記述されたプログラムアドレスを
指示したものとすると、シーケンスコントローラ１３
は、このサイクル位置の命令読み出し段でプログラム
ＲＡＭ１４からアドレスＮの命令コードの読み出しを開
始する。そして、次のサイクル位置の命令解読段でこ
の読み出されたアドレスＮの命令コードを解読する。一
方、処理がサイクル位置に移ると、サイクル位置の
命令読み出し段で次のアドレスＮ＋１の命令コードの読
み出しが開始される。
【００３０】さらに、処理が次のサイクル位置に移る
と、命令実行段でアドレスＮの命令が実行されると同時
に、命令解読段ではアドレスＮ＋１の命令コードの解読
が行なわれ、さらに、命令読み出し段ではアドレスＮ＋
２の命令コードの読み出しが行なわれる。このようにし
て、各処理命令はパイプライン処理方式で順次処理され
る。
と、命令実行段でアドレスＮの命令が実行されると同時
に、命令解読段ではアドレスＮ＋１の命令コードの解読
が行なわれ、さらに、命令読み出し段ではアドレスＮ＋
２の命令コードの読み出しが行なわれる。このようにし
て、各処理命令はパイプライン処理方式で順次処理され
る。
【００３１】さて、前記図２のサイクル位置におい
て、プログラムカウンタ１５が処理プログラムのアドレ
スＮを指示すると、シーケンスコントローラ１３は、プ
ログラムＲＡＭ１４のアドレスＮの命令コードの読み出
しを開始する。これと同時に、シーケンスコントローラ
１３は、指令レジスタ１６に格納されているリードサイ
クルスチール命令に基づいて、当該プログラムのアドレ
スＮがリードサイクルスチールを行うべきアドレスであ
るか否かを判定する。
て、プログラムカウンタ１５が処理プログラムのアドレ
スＮを指示すると、シーケンスコントローラ１３は、プ
ログラムＲＡＭ１４のアドレスＮの命令コードの読み出
しを開始する。これと同時に、シーケンスコントローラ
１３は、指令レジスタ１６に格納されているリードサイ
クルスチール命令に基づいて、当該プログラムのアドレ
スＮがリードサイクルスチールを行うべきアドレスであ
るか否かを判定する。
【００３２】リードサイクルスチールを行うべきアドレ
スに一致した場合、シーケンスコントローラ１３は、次
のサイクル位置においてマイクロコンピュータ２０へ
リードサイクルスチールする係数データβ1 の転送要求
を出力する。マイクロコンピュータ２９は、この要求に
従ってＲＯＭ中から係数データβ1 を読み出し、インタ
ーフェース１９、メインバス１７を介して転送バッファ
１８に転送する。
スに一致した場合、シーケンスコントローラ１３は、次
のサイクル位置においてマイクロコンピュータ２０へ
リードサイクルスチールする係数データβ1 の転送要求
を出力する。マイクロコンピュータ２９は、この要求に
従ってＲＯＭ中から係数データβ1 を読み出し、インタ
ーフェース１９、メインバス１７を介して転送バッファ
１８に転送する。
【００３３】次に、サイクル位置の命令実行段におい
て、係数アドレスポインタ１０をアドレスＸに設定し、
このアドレスＸの係数データα1 の読み出し動作を開始
するが、前述したように、プログラムアドレスＮの読み
出し命令にはリードサイクルスチール命令がでているた
め、シーケンスコントローラ１３は、係数データＲＡＭ
９を読み出しモードＲから書き込みモードＷに切り換え
る。
て、係数アドレスポインタ１０をアドレスＸに設定し、
このアドレスＸの係数データα1 の読み出し動作を開始
するが、前述したように、プログラムアドレスＮの読み
出し命令にはリードサイクルスチール命令がでているた
め、シーケンスコントローラ１３は、係数データＲＡＭ
９を読み出しモードＲから書き込みモードＷに切り換え
る。
【００３４】係数データＲＡＭ９が書き込みモードに切
り換えられると、転送バッファ１８から新たな係数デー
タβ1 が転送され、係数アドレスポインタ１０で指定さ
れたアドレスＸの位置に格納される。また、これと同時
に、転送バッファ１８の係数データβ1 はバッファメモ
リ８へも転送される。そして、このバッファメモリ８に
転送された新たな係数データβ1 を用いて、バッファメ
モリ６に保持されている信号データｄ1 との乗算β1 ・
ｄ1 が実行される。
り換えられると、転送バッファ１８から新たな係数デー
タβ1 が転送され、係数アドレスポインタ１０で指定さ
れたアドレスＸの位置に格納される。また、これと同時
に、転送バッファ１８の係数データβ1 はバッファメモ
リ８へも転送される。そして、このバッファメモリ８に
転送された新たな係数データβ1 を用いて、バッファメ
モリ６に保持されている信号データｄ1 との乗算β1 ・
ｄ1 が実行される。
【００３５】前記したリードサイクルスチールによる係
数データの変更処理を各係数データαi （ｉ＝1,2,…
ｎ）について逐次実行する。これにより、演算部におい
て新たな係数データβi を用いた積和演算（Σβi ・ｄ
i ）を実行しながら、係数データα1 を新たな係数デー
タβ1 に入れ換えていくことができる。しかも、図２か
ら明らかなように、サイクル位置の命令読み出し段お
よびサイクル位置の命令解読段において、リードサイ
クルスチールを行なうべき命令アドレス位置であるか否
かの判定処理やマイクロコンピュータからＤＳＰへの係
数データβi の転送処理など、リードサイクルスチール
のためのすべての準備動作を行なうことができる。
数データの変更処理を各係数データαi （ｉ＝1,2,…
ｎ）について逐次実行する。これにより、演算部におい
て新たな係数データβi を用いた積和演算（Σβi ・ｄ
i ）を実行しながら、係数データα1 を新たな係数デー
タβ1 に入れ換えていくことができる。しかも、図２か
ら明らかなように、サイクル位置の命令読み出し段お
よびサイクル位置の命令解読段において、リードサイ
クルスチールを行なうべき命令アドレス位置であるか否
かの判定処理やマイクロコンピュータからＤＳＰへの係
数データβi の転送処理など、リードサイクルスチール
のためのすべての準備動作を行なうことができる。
【００３６】このため、サイクル位置の命令実行段で
は係数データβ1 を係数データのＲＡＭ９への転送処理
だけで済み、高速動作を必要としなくなる。従来のリー
ドサイクルスチールによる係数データの書き換えの場合
には、図２の下部に示すように、サイクル位置の命令
実行段において前記したすべての処理動作を高速で行わ
ねばならない。
は係数データβ1 を係数データのＲＡＭ９への転送処理
だけで済み、高速動作を必要としなくなる。従来のリー
ドサイクルスチールによる係数データの書き換えの場合
には、図２の下部に示すように、サイクル位置の命令
実行段において前記したすべての処理動作を高速で行わ
ねばならない。
【００３７】なお、前記実施例では、係数データβi を
書き換え処理毎に順番に１個づつ転送バッファ１８へ転
送するようにした場合について述べたが、転送バッファ
１８として容量の大きなメモリを用い、最初のリードサ
イクルスチール命令の実行時に係数データ郡βi を転送
バッファ１８へ一度に転送するようにしてもよい。
書き換え処理毎に順番に１個づつ転送バッファ１８へ転
送するようにした場合について述べたが、転送バッファ
１８として容量の大きなメモリを用い、最初のリードサ
イクルスチール命令の実行時に係数データ郡βi を転送
バッファ１８へ一度に転送するようにしてもよい。
【００３８】
【発明の効果】以上述べたところから明らかなように、
本発明の係数データ変更処理方式によるときは、プログ
ラムカウンタの値からリードサイクルスチールを行うべ
き係数データの読み出し命令であるか否かを判定し、該
当する命令である場合には、当該係数データの読み出し
命令の処理サイクルの命令読み出し段と命令解読段にお
いて変更すべき新たな係数データを前記制御用のマイク
ロコンピュータから転送バッファへ転送し、当該係数デ
ータの読み出し命令の処理サイクルの実行段において前
記転送バッファに格納された係数データをリードサイク
ルスチールによって係数データメモリに書き込むように
したので、リードサイクルスチール時の係数データの書
き換え処理に時間的な余裕があり、高速動作を不要とす
ることができる。したがって、より廉価なＤＳＰを用い
てより確実に係数データの変更処理を実現することがで
きる。
本発明の係数データ変更処理方式によるときは、プログ
ラムカウンタの値からリードサイクルスチールを行うべ
き係数データの読み出し命令であるか否かを判定し、該
当する命令である場合には、当該係数データの読み出し
命令の処理サイクルの命令読み出し段と命令解読段にお
いて変更すべき新たな係数データを前記制御用のマイク
ロコンピュータから転送バッファへ転送し、当該係数デ
ータの読み出し命令の処理サイクルの実行段において前
記転送バッファに格納された係数データをリードサイク
ルスチールによって係数データメモリに書き込むように
したので、リードサイクルスチール時の係数データの書
き換え処理に時間的な余裕があり、高速動作を不要とす
ることができる。したがって、より廉価なＤＳＰを用い
てより確実に係数データの変更処理を実現することがで
きる。
【図１】本発明方式を適用して構成したＤＳＰの１実施
例を示す図である。
例を示す図である。
【図２】前記実施例における本発明方式の動作説明図で
ある。
ある。
２ ディジタル信号プロセッサ（ＤＳＰ） ９ 係数データＲＡＭ １０ 係数アドレスポインタ １３ シーケンスコントローラ １４ プログラムＲＡＭ １５ プログラムカウンタ １６ 指令レジスタ １８ 転送バッファ ２０ マイクロコンピュータ αi 係数データ βi 係数データ ｄi 信号データ Ｎ 係数データα1 の読み出し命令の格納アドレス Ｘ 係数データα1 の格納アドレス
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｈ 17/02 Ｋ 7259−5Ｊ
Claims (1)
- 【請求項１】 プログラムカウンタとは独立した係数ア
ドレスポインタを有するパイプライン処理方式のディジ
タル信号プロセッサであって、処理プログラムや係数デ
ータを制御用のマイクロコンピュータから転送供給する
ようにしたディジタル信号プロセッサの係数データ変更
処理方式において、 プログラムカウンタの値からリードサイクルスチールを
行うべき係数データの読み出し命令であるか否かを判定
し、 該当する命令である場合には、当該係数データの読み出
し命令の処理サイクルの命令読み出し段と命令解読段に
おいて変更すべき新たな係数データを前記制御用のマイ
クロコンピュータから転送バッファへ転送し、 当該係数データの読み出し命令の処理サイクルの実行段
において前記転送バッファに格納された係数データをリ
ードサイクルスチールによって係数データメモリに書き
込むことを特徴とするディジタル信号プロセッサの係数
データ変更処理方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3335260A JPH05167395A (ja) | 1991-12-18 | 1991-12-18 | ディジタル信号プロセッサの係数データ変更処理方式 |
| US07/992,648 US5822775A (en) | 1991-12-18 | 1992-12-18 | Efficient data processing method for coefficient data in a digital dignal, processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3335260A JPH05167395A (ja) | 1991-12-18 | 1991-12-18 | ディジタル信号プロセッサの係数データ変更処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05167395A true JPH05167395A (ja) | 1993-07-02 |
Family
ID=18286535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3335260A Pending JPH05167395A (ja) | 1991-12-18 | 1991-12-18 | ディジタル信号プロセッサの係数データ変更処理方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5822775A (ja) |
| JP (1) | JPH05167395A (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4991217A (en) * | 1984-11-30 | 1991-02-05 | Ibm Corporation | Dual processor speech recognition system with dedicated data acquisition bus |
| CA1250667A (en) * | 1985-04-15 | 1989-02-28 | Larry D. Larsen | Branch control in a three phase pipelined signal processor |
| US4991169A (en) * | 1988-08-02 | 1991-02-05 | International Business Machines Corporation | Real-time digital signal processing relative to multiple digital communication channels |
| JPH0770961B2 (ja) * | 1988-08-12 | 1995-07-31 | 日本電気株式会社 | マイクロコンピュータ |
| US5218710A (en) * | 1989-06-19 | 1993-06-08 | Pioneer Electronic Corporation | Audio signal processing system having independent and distinct data buses for concurrently transferring audio signal data to provide acoustic control |
| JPH0772864B2 (ja) * | 1990-05-11 | 1995-08-02 | パイオニア株式会社 | ディジタル信号プロセッサ |
-
1991
- 1991-12-18 JP JP3335260A patent/JPH05167395A/ja active Pending
-
1992
- 1992-12-18 US US07/992,648 patent/US5822775A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5822775A (en) | 1998-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3579843B2 (ja) | ディジタル信号処理装置 | |
| US5613147A (en) | Signal processor having a delay ram for generating sound effects | |
| JPH02110597A (ja) | アドレス制御回路 | |
| JPH0772864B2 (ja) | ディジタル信号プロセッサ | |
| JP3088035B2 (ja) | ディジタル信号プロセッサ | |
| US5566338A (en) | Interrupt control method and interrupt control circuit in a processor | |
| JPH05167395A (ja) | ディジタル信号プロセッサの係数データ変更処理方式 | |
| JPH07219766A (ja) | 演算処理装置 | |
| JP3323526B2 (ja) | ディジタル信号プロセッサ | |
| JP3036417B2 (ja) | 信号処理装置 | |
| POINTER | US Patent Oct. 13, 1998 Sheet 1 of 2 5,822,775 | |
| JP3005987B2 (ja) | デジタル信号処理装置 | |
| JPH0328899A (ja) | オーディオ信号データ処理装置 | |
| JP3505907B2 (ja) | 信号遅延装置およびデジタル信号処理装置 | |
| JP3083527B2 (ja) | オーディオ信号データ処理装置 | |
| JPH0719246B2 (ja) | デジタル信号処理装置 | |
| JPH05165873A (ja) | ディジタル信号プロセッサ | |
| WO2001016712A1 (fr) | Appareil de traitement du signal numerique et procede pour la commande de cet appareil | |
| JPH031198A (ja) | ディジタル信号処理装置 | |
| JPH0631996B2 (ja) | オーディオ信号データ処理装置 | |
| JPH0321997A (ja) | オーディオ信号データ処理装置 | |
| JPH05165482A (ja) | オーディオ信号処理装置 | |
| JPH0328897A (ja) | オーディオ信号データ処理装置 | |
| JPH0324598A (ja) | オーディオ信号データ処理装置 | |
| JPH0512009A (ja) | デイジタル信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010515 |