JPH0321997A

JPH0321997A - オーディオ信号データ処理装置

Info

Publication number: JPH0321997A
Application number: JP1156200A
Authority: JP
Inventors: Norimichi Katsumura; 勝村　則道; Kazuo Watanabe; 渡辺　和男
Original assignee: Pioneer Video Corp; Pioneer Electronic Corp
Current assignee: Pioneer Video Corp; Pioneer Corp
Priority date: 1989-06-19
Filing date: 1989-06-19
Publication date: 1991-01-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】技術分野本発明はオーディオ信号データ処理装置に関する。

背景技術家庭や車内においてコンサートホールや劇場における音
響空間、例えば、残響音や臨場感を作り出すために音場
制御をなすことができるオーディオ信号データ処理装置
が公知であり、例えば特開昭６４−７２６１５号公報に
示されている。このようなオーディオ信号データ処理装
置は、チューナ等のオーディオ信号源から出力されたオ
ーディオ信号をディジタル処理することにより音場制御
を施すＤＳＰ　（ディジタル信号処理プロセッサ）が設
けられている。ＤＳＰは四則演算等の演算処理を行なう
Ｈ算手段、該演算手段に供給するオーディオ信号データ
を記憶するデータメモリや該データメモリに記憶された
信号データを遅延させるための遅延用メモリを備えてい
る。ＤＳＰ内では予め定められたプログラムに従って各
メモリ間及びメモリから演算手段へ信号データを転送し
て信号データの演算処理を高速で繰り返し行なうことが
できるように構成されている。またプログラムはＤＳＰ
内のＲＡＭ等の書き換え可能なメモリに書き込まれてお
り、操作により音場モードが切り換えられる毎にＤＳＰ
外のマイクロコンピュータによりプログラムが変更され
る。すなわちプログラムを変更することによりあらゆる
音響空間を作り出せるのである。

しかしながら、かかるオーディオ信号データ処理装置に
おいては、プログラムを変更した直後にはデータメモリ
や遅延用メモリに変更前のプログラムによる信号データ
が残ったままとなり、新たなプログラムによる処理を開
始してもしばらくの期間はプログラム変更前の信号デー
タに基づいた演算処理が行なわれるので、適切なオーデ
ィオ信号データが得られないという問題点があった。

発明のほ要そこで、本発明の目的は、プログラムを変更した直後に
おいて新たなプログラムに従った適切なオーディオ信号
データが早急に得られるようにしたオーディオ信号デー
タ処理装置を提供することである。

本発明のオーディオ信号データ処理装置は、オーディオ
信号データを順次供給する入力手段と、オーディオ信号
データをデータメモリへ書き込みかつ読み出すデータメ
モリ制御手段と、データメモリからオーディオ信号デー
タを順次読み出して遅延用メモリの書き込みアドレスで
指定される位置に記憶せしめる一方オーディオ信号デー
タを遅延用メモリの読み出しアドレスで指定される位置
から順次読み出してデータメモリに書き込む遅延メモリ
制御手段と、書き込みアドレス及び読み出しアドレスを
指定するアドレス指定手段と、遅延メモリ制御手段によ
って読み出されてデータメモリに書き込まれたオーディ
オ信号データに所定係数データを乗算する演算手段と、
該演算手段の演算結果に応じてオーディオ信号データを
出力する出力手段と、上記の各手段の動作を指定プログ
ラムに従って制御するシーケンス制御手段とからなるオ
ーディオ信号データ処理装置であり、指定プログラムが
変更されたときにはシーケンス制御手段がデータメモリ
及び遅延メモリを初期化せしめることを特徴としている
。

実施例以下、本発明の実施例を図面を参照しつつ詳細に説明す
る。

第１図に示した本発明の一実施例たるオーディオ信号デ
ータ処理装置においては、アナログオーディオ信号がＡ
／Ｄ変換器１を介してＤＳＰ２内の人出力インターフェ
ース３に供給される。人出力インターフェース３には第
１データバス４が接続されている。第１データバス４に
はオーディオ信号データを記憶するデータメモリとして
２つの信号データＲＡＭ５．６が接続されている。また
、データバス４にはバッファメモリ７が接続されており
、バッフ７メモリ７の出力は乗算器８の一方の入力に接
続されている。乗算器８の他方の入力には係数データを
保持するためのバッファメモリ９が接続され、バッファ
メモリ９には更に複数の係数データを記憶する係数デー
タＲＡＭＩＯが接続されている。ＡＬＵ　（演算器）１
１は乗算器８の計算出力の素算等の演算をするために設
けられており、一方の入力に乗算器８の計算出力が供給
される。他方の入力にはＡＬＵＩ　１の計算出力を保持
するアキュームレータ１２の出力が供給される。またア
キュームレータ１２の出力はデータバス４に接続されて
いる。

信号データＲＡＭ５にはメモリ制御回路３１が接続され
ている。メモリＩＩｌ御回路３１はＲＡＭ５の指定アド
レスへのデータ書き込み及び指定アドレスからデータの
読み出しを制御する制御信号を発生する。信号データＲ
ＡＭ６にはメモリ制御回路３１と同様のメモリ制御回路
３２が切替回路３３を介して接続されている。切替回路
３３はメモリ制御回路３１からの制御信号によってＲＡ
Ｍ６の指定アドレスへのデータ書き込み及び指定アドレ
スからデータの読み出しが行なわれるように切り替える
。また、ＲＡＭＩＯにはメモリ制御回路３１と同様のメ
モリ制御回路３４が接続されている。

信号データＲ　Ａ　Ｍ　６は第１データバス４とは別の
第２データバス１４にも接続されている。具体的には第
２図に示すようにＲＡＭ６と第１データバス４との間に
は３ステートバッファ３９ａ．３つｂが設けられ、また
、ＲＡＭ６と第２データバス１４との間には３ステート
バッフ７４０ａ，４０ｂが設けられている。バッファ３
９ａ，３９ｂ，４０ａ，４０ｂは後述のシーケンスコン
トローラ１８からの命令信号に応じて個別にオンオフす
る。

すなわち、第１データバス４からの信号データをＲＡＭ
６に書き込む場合にはバッファ３９ａがオンとなり、Ｒ
ＡＭ６から第１データバス４に信号データを読み出す場
合にはバッファ３９ｂがオンとなる。同様に第２データ
バス１４からの信号デタをＲＡＭ６に書き込む場合には
バッファ４０ａがオンとなり、ＲＡＭ６から第２データ
バス１４に信号データを読み出す場合にはバッファ４０
ｂがオンとなる。このように命令信号に応じてオンとな
る３ステートバッファは３９ａ，３９ｂ．４０ａ，４０
ｂのうちの常にいずれか１である。

データバス１４には外部ＲＡＭ１５とのデータ転送用の
インターフェース１６が接続されている。

外部ＲＡＭ１５はオーディオ信号データの遅延信号デー
タを作或するために設けられた遅延用メモリであり、記
憶容量が大なるほど遅延時間の長い信号データを作或す
ることができる。ＲＡＭ１５の書き込み及び読み出しア
ドレスを指定するためにメモリ制御回路３５が設けられ
、メモリ制御回路３５には遅延時間データＲＡＭ１７が
接続されている。ＲＡＭ１７における遅延時間データの
書き込み及び読み出しはメモリ制御回路３８によって制
御される。

インターフェース３，１６、乗″ｎ器８、バッファメモ
リ７，９、ＡＬＵＩＩ、アキュームレータ１２、メモリ
制御回路３１．３２，３４，３５．３８及び切替回路３
３の動作はシーケンスコントローラ１８によって制御さ
れる。シーケンスコントローラ１８にはプログラムＲＡ
Ｍ１９が接続されており、プログラムＲＡＭ１９に書き
込まれたプログラムに従って動作する。プログラムＲ　
Ａ　Ｍ１つにはプログラムカウンタ２０が接続され、プ
ログラムカウンタ２０の計数値が加算される毎にその新
たな計数値に対応するステップの命令コードがプログラ
ムＲＡＭ１９から読み出されてシーケンスコントローラ
１８に供給される。また、シーケンスコントローラ１８
には後述のマイクロコンピュータ２４からの指令を複数
保持するレジスタ２１が接続されている。

プログラムＲＡＭＩ９及びレジスタ２１はメインバス２
２に各々接続されている。メインバス２２にはインター
フェース２３を介してマイクロコンピュータ２４が接続
されている。またメインバス２２には転送バッファ２６
．２７が接続されてイル。転送ハッファ２６はマイクロ
コンピュータ２４から供給される係数データをＲＡＭＩ
ＯＩ：記憶させるために一時的に保持する。転送バッフ
ァ２７はマイクロコンピュータ２４から供給される遅延
峙間データをＲＡＭ１７に記憶させるために一時的に保
持する。

マイクロコンピュータ２４はマイクロプロセッサ、ＲＡ
Ｍ，ＲＯＭ及びインターフェース（共に図示せず）から
構成されている。マイクロコンピュータ２４にはキーボ
ード２５が接続されている。

キーボード２５には音場特性の叉なるホール１、ホール
２・・・・・・の如く音場モードを指定する複数のモー
ドキーやグラフィックイコライザ調整の周波数帯域設定
キー、レベル調整キー及びミュートキー（共に図示せず
）等の複数のキーが設けられている。マイクロコンピュ
ータ２４のＲＯＭにはマイクロコンピュータ２４自身が
処理するＤＳＰ制御プログラムの他にシーケンスコント
ローラ１８が処理する複数のシーケンス制御プログラム
、ＲＡＭＩＯに供給する複数の係数データ群、ＲＡＭ１
７に供給する読み出しアドレス設定用の複数の遅延峙間
データ群が予め書き込まれている。

ＤＳＰ２内にはクロックジエネレータ２８が設けられて
おり、クロックジエネレータ２８からクロックパルスが
シーケンスコントローラ１８やプログラムカウンタ２０
Ｉ：（Ｊｔ給される。またクロツクジエネレータ２８か
ら発生されるクロ・ノクノくルスはＡ／Ｄ変化器１のサ
ンプリングのタイミング信号として供給される。

また、インターフェース３から出力されるオーディオ信
号データはミュートスイッチ回路３０に供給される。ミ
ュートスイッチ回路３０のオン時にはオーディオ信号デ
ータは更にデイジタルフィルタ３６を介してＤ／Ａ変換
器３７に供給される。

ミュートスイッチ回路３０のオンオフはシーケンスコン
トローラ１８から出力される命令信号によって制御され
るようになっている。

かかる構成において、上記した３ステートバツフ７３９
ａ〜４０ｂ及びミュートスイッチ回路３０のオンオフの
命令信号の他に、シーケンスコントローラ１８は転送バ
ッファ２６に保持された係数データ群をＲＡＭＩＯに転
送する命令信号、転送バッファ２７に保持されたアドレ
スデータ群をＲＡＭ１７に転送する命令信号、インター
フェース３からのオーディオ信号データの信号データＲ
ＡＭ５．６の指定アドレスへの転送命令信号、信号デー
タＲＡＭ５．６の指定アドレスから信号データを読み出
してバッファメモリ７へ転送する命令信号、ＲＡＭＩＯ
の指定アドレスから係数データを読み出してバッファメ
モリ９へ転送する命令信号、ＡＬＵＩＩの各種演算動作
命令信号、アキュームレータ１２に保持された信号デー
タの信号データＲＡＭ５．６の指定アドレス又はバッフ
ァメモリ７への転送命令信号、信号データＲＡＭ６の指
定アドレスから外部ＲＡＭ１５の書き込み指定アドレス
への転送命令信号、外部ＲＡＭ１５の遅延指定アドレス
から信号データＲＡＭ６の指定アドレスへの転送命令信
号、ＲＡＭ５．６及び外部ＲＡＭ１５を初期化するため
のリセット命令信号等の命令信号を発生する。これらの
命令信号はマイクロコンピュータ２４からの指令又はプ
ログラムＲＡＭ１９に記憶されたプログラムに従って適
切なタイミングで発生される。なお、マイクロコンピュ
ータ２４からの指令は指令レジスタ２１に保持されるの
で、シーケンスコントローラ１８はプログラムに従った
動作中に指令レジスタ２１の内容を監視して割り込み動
作によりマイクロコンピュータ２４からの指令に対する
命令信号の発生を行なう。指令レジスタ２１に保持され
た指令はそれに対応する命令信号が発生されると例えば
、シーケンスコントローラ１８によってキャンセルされ
る。

キーボード２５のいずれかのモードキーが操作されると
、マイクロコンピュータ２４は第３図に示すように現在
の音場モードと異なる音場モードを指定するモードキー
の操作か否かを判別する（ステップ４１）。現在の音場
モードと穴なる音場モードの指定の場合には直ちにミュ
ートスイッチ回路３０をオフにせしめてミュート状態と
するためにミュート指令をシーケンスコントローラ１８
に対して発生し（ステップ４２）、操作されたキーに対
応するシーケンス制御プログラム、係数データ群αｌ，
α２・・・・・・αｎ及び遅延時間データ群ｔ１，ｔ２
・・・・・・ｔｎをＲＯＭから読み出して転送する（ス
テップ４３〜４５）。シーケンス制御プログラムはイン
ターフェース２３、そしてメインバス２２を介してＲＡ
Ｍ１９に転送されて図示しないメモリ書き込み制御回路
によって書き込まれる。係数データ群はインターフェー
ス２３、そしてメインバス２２を介して転送バッファ２
６に転送される。遅延時間データ群はインターフェース
２３、そしてメインバス２２を介して転送バッファ２７
に転送される。このように係数データ及び遅延時間デー
タを転送バッファ２６、２７に転送すると、マイクロコ
ンピュータ２４はシーケンスコントローラ１８に対して
データ切替指令を発生し（ステップ４６）、更に初期化
指令を発生する（ステップ４７）。シーケンスコントロ
ーラ１８はデータ切替指令に応じてメモリ制御回路３４
，３８に対して所定の命令信号を発生して転送バッファ
２６に転送された係数データ群をＲＡＭＩＯの所定域に
書き込ませ、また転送バッファ２７に転送された遅延峙
間データ群をＲＡＭ１７の所定域に書き込ませる。また
、シーケンスコントローラ１８は初期化指令に応じて上
記したリセット命令信号をメモリ制御回路３１，３２．
３５に対して発生するので、メモリ制御回路３１，　　
３２．　　３５によって信号データＲＡＦｖ１５，６及
び外部ＲＡＭ１５の全ての記憶域に“０”が書き込まれ
る。

ステップ４７の実行後、ミュートスイッチ回路３０をオ
ンにせしめてミュート状態を解除するためのミュート解
除指令をシーケンスコントローラ１８に対して発生する
（ステップ４８）。すなわち、ミュートスイッチ回路３
０は現在の音場モードを他の音場モードに切替えるため
にＲＡＭＩＯ，１７及び１９内のデータやプログラムを
変更する期間だけオフとなるのである。これはデータや
プログラムの変更により生ずる雑音信号が出力されるこ
とを防止するためである。

なお、マイクロコンピュータ２４が初期化指令を発生し
ないで、データ切替指令に応じてシーケンスコントロー
ラ１８がＲＡＭＩＯ，１７へのデタ転送の命令信号を発
生した後、それに続けてリセット命令信号を発生するよ
うにしても良い。

次に、ＤＳＰ２内における信号データ処理動作について
説明する。Ａ／Ｄ変換器１に入力されるオーディオ信号
はクロックジエネレータ２８からのクロツクパルスに同
期したサンプリング周期毎にディジタルオーディオ信号
データ１ｄ＋．ｄ２・・・・・・ｄｎに変換され、その
オーディオ信号データ群はインターフェース３を介して
第１データバス４に供給される。データバス４に供給さ
れた信号データ群はＲＡＭ５又は６に供給されて記憶さ
れる。

ＲＡＭ６に書き込まれた信号データはデータバス１４に
よってインターフェース１６内の出力レジスタ（図示せ
ず）に順次転送され、更にその出力レジスタから外部Ｒ
ＡＭ１５の書き込みアドレスで指定され記憶位置に書き
込まれる。この書き込みアドレスはメモリ制御回路３５
によって制御され外部ＲＡＭ１５の記憶位置数に対応し
た数のアドレスを所定の順番で転送信号データ毎に変化
される。外部ＲＡＭ１５において読み出しアドレスで指
定される記憶位置の信号データが読み出されてインター
フェース１６内の入力レジスタ（図示せず）に転送され
る。読み出しアドレスは、ＲＡＭ１７に記憶された遅延
時間データがメモリ制御回路３８によって読み出されて
メモリ制御回路３５に供給されるので、メモリ制御回路
３５において供給される遅延時間データに応じて書き込
みアドレスを基準に設定される。すなわち、遅延時間デ
ータにより１つの信号データのＲＡＭ１５への書き込み
タイミングとその読み出しタイミングとの間が遅延時間
となるのである。インターフェース１６内の入力レジス
タに転送保持された信号データはデータバス１４によっ
て信号データＲＡＭ６に転送される。この外部ＲＡＭ１
５との転送動作により音場制御用の遅延オーディオ信号
データ、すなわち初期反射音データが作成されるのであ
る。

一方、ＲＡＭＩＯから読み出された係数データはバッフ
ァメモリ９に供給されて保持される。シーケンスコン１
・ローラ１８によってタイミングが適切にとられること
により、バッファメモリ６にはＲＡＭ５．６又はアキュ
ームレータ１２がら信号データが転送され、乗算器８は
バッファメモリ６に保持された信号データとバッファメ
モリ９に保持された係数データとを乗算する。例えば、
信号データ群ｄｌ，ｄ２・・・・・・ｄｎと係数データ
群α１．α２・・・・・・αｎとを積和演算する場合に
は、先ず、バッファメモリ６にｄ１が保持出力され、バ
ッファメモリ９にα１が保持出力され、乗算器８におい
てα１　・ｄ１が演算され、このα１　・ｄ１にＡＬＵ
ＩＩにおいて０を加算し、その演算結果がアキュームレ
ータ１２において保持される。次いで、バッファメモリ
６にｄ２が保持出力され、バッファメモリ９にα２が保
持出力され、乗箕器８においてα２　・ｄ２が演算され
ると、アキュームレータ１２からα１　・ｄ１が出力さ
れてＡＬＵ１１においてα１　・ｄ１＋α２　●ｄ２が
演算される。これを繰り返すことよりΣαｔ　　−ｄｔ
が算出される。この上αｔ　−ｄｔがインターフェース
３から出力される。

第４図に示すように右チャンネルのグラフィックイコラ
イザ（Ｇ．Ｅ．Ｑ）処理、左チャンネルの音場制御（Ｓ
．　　Ｆ．　　Ｃ）処理、左チャンネルのグラフィック
イコライザ処理、そして右チャンネルの音場制御処理の
順序で処理が繰り返し行なわれる。この４つの処理は第
１データバス４を用いた処理である。一方、上記した遅
延オーディオ信号データの作成処理はこれらグラフィッ
クイコライザ処理及び音場制御処理と並行して行なわれ
る。

すなわち、第４図に示すように右チャンネルのグラフィ
ックイコライザ処理及び左チャンネルの音場制御処理中
には第２データパスにより外部ＲＡＭ１５から信号デー
タＲＡＭ６へ右チャンネルの音場制御処理用の遅延オー
ディオ信号データＵの転送処理が行なわれ、また左チャ
ンネルのグラフィックイコライザ処理及び右チャンネル
の音場制御処理中には第２データパスにより外部Ｒ　Ａ
　Ｍ１５から信号データＲＡＭ６へ左チャンネルの音場
制御処理用の遅延オーディオ信号データ拵号の転送処理
が行なわれる。

グラフィックイコライザ処理の場合にはＲＡＭ１０にグ
ラフィックイコライザ用に予めキー操作により設定され
た左右チャンネルの周波数帯域毎のレベルに対応する係
数データが記憶される。周波数帯域毎の演算に際しＲＡ
ＭＩＯから係数データが順次読み出されてバッファメモ
リ９に転送される。一方、メモリ制御回路３１によって
ＲＡＭ５の読出しアドレスが実行ステップ毎に指定され
、その指定アドレスから信号データが読み出されてデー
タバス４を介してバッファメモリ７に転送される。

例えば、グラフィックイコライザの１周波数帯域分の動
作を述べると次のようになる。先ず、第１ステップにお
いてＲＡＭ５の１２＋番地から信号データｄｌ２を読み
出し、読み出された信号データｄｌ２と設定された係数
データα０とをバッファメモリ７，９に転送することに
より乗算器８にて乗算させる。その乗算結果αＯ’ｄｌ
２には第１ステップより２ステップ後の第３ステップに
おいてＡＬＵ１１によって０が加算されてその加算結果
がアキュームレータ１２に保持される。

第２ステップにおいてはＲＡＭ５の１１＋番地から信号
データｄｌｌを読み出し、読み出された信号データｄｌ
ｌと設定された係数データα０とを乗算器８にて乗算さ
せる。その乗算結果αＯ’ｄｌｌには第４ステップにお
いてＡＬＵＩ　１によってアキュームレータ１２の保持
値（第３ステップの加算結果）が加算されてその加算結
果がアキュームレータ１２に保持される。次いで、第３
ステップにおいては３ステップ前のアキュームレータ１
２の保持値（１周波数帯域の最終演算値）ＥＱｎ→をＲ
ＡＭ５の１０日番地及びバッファメモリ７に転送して係
数データα０と乗算器８にて乗算させる。

その乗算結果αｏ”ＥＱｎ→には第５ステップにおいて
ＡＬＵＩＩによってアキュームレータ１２の保持値（第
４ステップの加算結果）が加算されてその加算結果がア
キュームレータ１２に保持される。

第４ステップにおいてはＲＡＭ５の１４＋番地から信号
データｄｌ４を読み出し、読み出された信号データｄｌ
４と設定された係数データα０とを乗算器８にて乗算さ
せる。その乗算結果αＯ’ｄｌ４には第６ステップにお
いてＡＬＵＩ　１によってアキュームレータ１２の保持
値（第５ステップの加算結果）が加算されてその加算結
果がアキュームレータ１２に保持される。そして第５ス
テップにおいてはＲＡＭ５の１３日番地から信号データ
ｄ１３を読み出し、読み出された信号データｄｌ３と設
定された係数データα０とを乗算器８にて乗算させる。

その乗算結果α０　・ｄｌ３には第７ステップにおいて
ＡＬＵＩＩによってアキュームレータ１２の保持値（第
６ステップの加算結果）が加算されてその加算結果がア
キュームレータ１２に保持される。このようにしてグラ
フィックイコライザの１周波数帯域分のオーディオ信号
データが得られ、設定された周波数帯域分だけ上記と同
様の動作が行なわれる。なお、図示していないが、乗算
器８の出力段にはシフタが設けられており、乗算器８の
乗算結果が適切なタイミングをもってＡＬＵｌｌに供給
されるようになっている。

次に、切替回路３３の切替動作について説明する。マイ
クロコンピュータ２４はキー操作によりＤＳＰ２の処理
動作が変更されると、第５図に示すように外部ＲＡＭ１
５を使用する処理であるか否かを判別する（ステップ５
１）。例えば、上記した音場制御処理を行なう場合には
外部Ｒ　Ａ　Ｍ　１５を使用する処理であり、グラフィ
ックイコライザ処理やフィルタ処理だけの処理は外部Ｒ
ＡＭＩ５を使用しない処理である。外部ＲＡＭ１５を使
用する処理の場合にはシーケンスコントローラ１８に対
してメモリ独立使用指令を発生し（ステップ５２）、外
部ＲＡＭ１５を使用しない処理の場合にはシーケンスコ
ントローラ１８に対してメモリ共用指令を発生する（ス
テップ５３）。これらの指令はレジスタ２１内に保持さ
れる。シーケンスコントローラ１８は指令レジスタ２１
に保持されたメモリに関する指令内容に応じて切替回路
３３を切替える命令信号を発生する。すなわち、メモリ
独立使用指令の場合にはメモリ制御回路３２から制御信
号がＲＡＭ６に供給され、音場制御処理をする場合や上
記した如く音場制御処理とグラフィックイコライザ処理
とを並行して行なう場合には信号データＲＡＭ６の書き
込み及び読み出しはメモリ制御回路３２によって制御さ
れる。一方、メモリ共用指令の場合にはメモリ制御回路
３１から制御信号がＲＡＭ５．６に供給され、外部ＲＡ
Ｍを用いないグラフィックイコライザ処理やフィルタ処
理だけの処理の場合には信号データＲ　Ａ　Ｍ５，６の
書き込み及び読み出しはメモリ制御回路３１によって制
御される。従って、メモリ制御回路３１はＲＡＭ５の書
き込み及び読み出しアドレスを指定する他にＲＡＭ６の
アドレスを指定する。

例えば、ＲＡＭ５への書き込み時に書き込みアドレスが
Ｒ　Ａ　Ｍ　５の上限アドレス以Ｊ二となるとＲＡＭ６
のアドレス指定による書き込みに移行するのである。

次いで、キーボード２５のミュートキーが操作された場
合の動作について説明する。マイクロコンピュータ２４
はミュートキーが操作されると、第６図に示したように
ミュート状態であるか否かを判別する（ステップ６１）
。これはミュートフラグＦＭの内容からから判別される
。ミュート状態でない場合にはＦＭ−０であるのでミュ
ート指令を発生し（ステップ６２）、ミュートフラグＦ
門に１をセットする（ステップ６３）。ミュート指令は
指令レジスタ２１に保持されるのでシーケンスコントロ
ーラ１８はミュートスイッチ回路３０をオフ状態にする
。一方、ミュート状態の場合にはＦＭ−１であるのでミ
ュート解除指令を発生し（ステップ６４）、ミュートフ
ラグＦＭを０にリセットする（ステップ６５）。ミュー
ト解除指令はミュート指令に代って指令レジスタ２１に
保持されるのでシーケンスコントローラ１８はミュート
スイッチ回路３０をオン状態にする。

よって、ミュートキーが操作されると、ミュートスイッ
チ回路３０がオフにされ、ミュートキーが再度操作され
ると、ミュートスイッチ回路３０がオンにされる。この
ミュートスイッチ回路３０のオフの期間にはシーケンス
コントローラ１８はプログラムに従った命令発生動作を
継続する。

発明の効果以上の如く、本発明のオーディオ信号データ処理装置に
おいては、シーケンス制御プログラムを変更する場合に
はデータメモリ及び遅延用メモリを初期化してしまうの
で、変更後のシーケンス制御プログラムによる処理を開
始してもプログラム変更前のプログラムによる信号デー
タが残ることなく、変更後のシーケンス制御プログラム
に従った適切なオーディオ信号データが早急に得ること
ができる。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は第
１図の装置を一部分を具体的に示した回路図、第３図、
第５図及び第６図は第１図の装置中のマイクロコンピュ
ータの動作を示すフロー図、第４図は各処理動作の順番
を示す図である。主要部分の符号の説明２・・・ＤＳＰ４．１４・・・データバス５，６・・・信号データＲＡＭ７，９・・・バッファメモリ８・・・乗算器１０・・・係数データＲＡＭ１１・・・ＡＬＵ１２・・・アキュームレータ１７・・・遅延時間データＲＡＭ］８・・・シーケンスコントローラ

Claims

【特許請求の範囲】

オーディオ信号データを順次供給する入力手段と、オー
ディオ信号データをデータメモリへ書き込みかつ読み出
すデータメモリ制御手段と、前記データメモリからオー
ディオ信号データを順次読み出して遅延用メモリの書き
込みアドレスで指定される位置に記憶せしめる一方オー
ディオ信号データを前記遅延用メモリの読み出しアドレ
スで指定される位置から順次読み出して前記データメモ
リに書き込む遅延メモリ制御手段と、前記書き込みアド
レス及び読み出しアドレスを指定するアドレス指定手段
と、前記遅延メモリ制御手段によって読み出されて前記
データメモリに書き込まれたオーディオ信号データに所
定係数データを乗算する演算手段と、前記演算手段の演
算結果に応じてオーディオ信号データを出力する出力手
段と、前記手段各々の動作を指定プログラムに従って制
御するシーケンス制御手段とからなるオーディオ信号デ
ータ処理装置であって、前記シーケンス制御手段は前記
指定プログラムが変更されたときには前記データメモリ
及び前記遅延メモリを初期化せしめることを特徴とする
オーディオ信号データ処理装置。