JPH0321998A - オーディオ信号データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はオーディオ信号データ処理装置に閃する。

背景技術 家庭や車内においてコンサートホールや劇場における音
響空間、例えば、残響音や臨場感を作り出すために音場
制御をなすことができるオーディオ信号データ処理装置
が公知であり、例えば特開昭６４−７２６１５号公報に
示されている。このようなオーディオ信号データ処理装
置は、チューナ等のオーディオ信号源から出力されたオ
ーディオ信号をディジタル処理することにより音場制御
を施すＤＳＰ（ディジタル信号処理プロセッサ）が没け
られている。ＤＳＰは四則演算等の演算処理を行なう演
算手段、“該演算手段に供給するオーディオ信号データ
を記憶するデータメモリや該データメモリに記憶された
信号データを遅延させるための遅延用メモリを備えてい
る。ＤＳＰ内では予め定められたプログラムに従って各
メモリ間及びメモリから演算手段へ信号データを転送し
て信号データの演算処理を高速で繰り返し行なうことが
できるように構成されている。またプログラムはＤＳＰ
内のＲＡＭ等の書き換え可能なメモリに書き込まれてお
り、操作により音場モードが切り換えられる毎にＤＳＰ
外のマイクロコンピュータによりプログラムが変更され
る。すなわちプログラムを変更することによりあらゆる
音響空間を作り出せるのである。

かかるオーディオ信号データ処理装置においては、オー
ディオ信号の出力を一時的に停止するためのミュート機
能が通常設けられている。しかしながら、従来、ミュー
ト状態においては演算処理が停止されていたので、ミュ
ート状態を解除しても実際に適切なオーディオ信号デー
タが得られるまでに時間が掛かるという問題点があった
。

発明の概要 そこで、本発明の目的は、ミュート状態を解除した後に
おいて適切なオーディオ信号データが早急に得られるよ
うにしたオーディオ信号データ処理装置を提供すること
である。

本発明のオーディオ信号データ処理装置は、オーディオ
信号データを順次供給する入力手段と、オーディオ信号
データをデータメモリへ書き込みかつ読み出すデータメ
モリ制御手段とデータメモリからオーディオ信号データ
を順次読み出して遅延用メモリの書き込みアドレスで指
定される位置に記憶せしめる一方オーディオ信号データ
を遅延用メモリの読み出しアドレスで指定される位置か
ら順次読み出してデータメモリに書き込む遅延メモリ制
御手段と、書き込みアドレス及び読み出しアドレスを指
定するアドレス指定手段と、遅延メモリ制御手段によっ
て読み出されてデータメモリに書き込まれたオーディオ
信号データに所定係数データを乗算する演算手段と、該
演算手段の演算結果に応じてオーディオ信号データを出
力する出力手段とからなるオーディオ信号データ処理装
置であり、出力手段がミュート指令に応じて演算結果に
応じたオーディオ信号データの出力を禁止する禁止手段
を有することを特徴としている。

実施例 以下、本発明の実施例を図面を参照しつつ詳細に説明す
る。

第１図に示した本発明の一実施例たるオーディオ信号デ
ータ処理装置においては、アナログオーディオ信号がＡ
／Ｄ変換器１を介してＤＳＰ２内の入出力インターフェ
ース３に供給される。入出力インターフェース３には第
１データバス４が接続されている。第１データバス４に
はオーディオ信号データを記憶するデータメモリとして
２つの信号データＲＡＭ５．６が接続されている。また
、データバス４にはバッファメモリ７が接続されており
、バッファメモリ７の出力は乗算器８の一方の入力に接
続されている。乗算器８の他方の人力には係数データを
保持するためのバツファメモリ９が接続され、バッファ
メモリ９には更に複数の係数データを記憶する係数デー
タＲＡＭＩＯが接続されている。ＡＬＵ　（演算器）１
１は乗算器８の計算出力の累算等の演算をするために設
けられており、一方の入力に乗算器８の計算出力が供給
される。他方の入力にはＡＬＵＩＩの計算出力を保持す
るアキュームレータ１２の出力が供給される。またアキ
ュームレータ１２の出力はデータバス４に接続されてい
る。

信号データＲＡＭ５にはメモリ制御回路３１が接続され
ている。メモリ制御回路３１はＲＡＭ５の指定アドレス
へのデータ書き込み及び指定アドレスからデータの読み
出しを制御する制御信号を発生する。信号データＲＡＭ
６にはメモリ制御回路３１と同様のメモリ制御回路３２
が切替回路３３を介して接続されている。切替回路３３
はメモリ制御回路３１からの制御信号によってＲ　Ａ　
Ｍ　６の指定アドレスへのデータ書き込み及び指定アド
レスからデータの読み出しが行なわれるように切り替え
る。また、ＲＡＭＩＯにはメモリ制御回路３１と同様の
メモリ制御回路３４が接続されている。

信号データＲＡＭ６は第１データバス４とは別の第２デ
ータバス１４にも接続されている。具体的には第２図に
示すようにＲ　Ａ．　Ｍ　６と第１データバス４との間
には３ステートバッファ３９ａ，３つｂが設けられ、ま
た、ＲＡＭ６と第２データバス１４との間には３ステー
トバッファ４０ａ，４０ｂが設けられている。ステート
バッファ３９ａ，３９ｂ，４０ａ，４０ｂは後述のシー
ケンスコントローラ１８からの命令信号に応じて個別に
オンオフする。すなわち、第１データバス４からの信号
データをＲＡＭ６に書き込む場合にはバッファ３９ａが
オンとなり、ＲＡＭ６から第１データバス４に信号デー
タを読み出す場合にはバッファ３９ｂがオンとなる。同
様に第２データバス１４からの信号データをＲＡＭ６に
書き込む場合にはバッファ４０ａがオンとなり、ＲＡＭ
６から第２データバス１４に信号データを読み出す場合
にはバッファ４０ｂがオンとなる。このように命令信号
に応じてオンとなる３ステートバッファは３９ａ，３９
ｂ，４０ａ，４０ｂのうちの常ニイずれか１である。

データバス１４には外部ＲＡＭ１５とのデータ転送用の
インターフェース１６が接続されている。

外部ＲＡＭＩ５はオーディオ信号データの遅延信号デー
タを作成するために設けられた遅延用メモリであり、記
憶容量が大なるほど遅延時間の長い信号データを作成す
ることができる。ＲＡＭＩ　５の書き込み及び読み出し
アドレスを指定するためにメモリ制御回路３５が設けら
れ、メモリ制御回路３５には遅延時間データＲＡＭ１７
が接続されている。ＲＡＭ１７における遅延時間データ
の書き込み及び読み出しはメモリ制御回路３８によって
制御される。

インターフェース３．１６、乗算Ｚ８、／＜ッファメモ
リ７，９、ＡＬＵＩＩ、アキュームレータ１２、メモリ
制御回路３１．３２，３４，３５．３８及び切替回路３
３の動作はシーケンスコントローラ１８によって制御さ
れる。シーケンスコントローラ１８にはプログラムＲＡ
Ｍ，１９が接続されており、プログラムＲＡＭ１９に書
き込まれたプログラムに従って動作する。プログラムＲ
ＡＭ１つにはプログラムカウンタ２０が接続され、プロ
グラムカウンタ２０の計数値が加算される毎にその新た
な計数値に対応するステップの命令コードがプログラム
ＲＡＭ１９から読み出されてシーケンスコントローラ１
８に供給される。また、シーケンスコントローラ１８に
は後述のマイクロコンビュータ２４からの指令を複数保
持するレジスタ２１が接続されている。

プログラムＲＡＭ１９及びレジスタ２１はメインバス２
２に各々接続されている。メインバス２２にはインター
フェース２３を介してマイクロコンピュータ２４が接続
されている。またメインバス２２には転送バッファ２６
．２７が接続きれている。転送バッファ２６はマイクロ
コンピュータ２４から供給される係数データをＲＡＭＩ
Ｏに記憶させるために一時的に保持する。転送バッファ
２７はマイクロコンピュータ２４から供給される遅延時
間データをＲＡＭ１７に記憶させるために一時的に保持
する。

マイクロコンピュータ２４はマイクロプロセッサ、ＲＡ
Ｍ．ＲＯＭ及びインターフェース（共に図示せず）から
構成されている。マイクロコンピュータ２４にはキーボ
ード２５が接続されている。

キーボード２５には音場特性の異なるホール１、ホール
２・・・・・・の如く音場モードを指定する複数のモー
ドキーやグラフィックイコライザ調整の周波数帯域設定
キー、レベル調整キー及びミュートキー（共に図示せず
）等の複数のキーが設けられている。マイクロコンピュ
ータ２４のＲＯＭにはマイクロコンピュータ２４自身が
処理するＤＳＰ制御プログラムの他にシーケンスコント
ローラ１８が処理する複数のシーケンスＬｌ　ｉ３’ｌ
ｌプログラム、ＲＡＭＩＯに供給する複数の係数データ
群、Ｒ　Ａ　Ｍ１７に供給する読み出しアドレス設定用
の複数の遅延時間データ・群が予め書き込まれている。

ＤＳＰ２内にはクロックジエネレータ２８が設けられて
おり、クロックジエネレータ２８からクロックパルスが
シーケンスコントローラ１８やプログラムカウンタ２０
に供給される。またクロックジエネレータ２８から発生
されるクロックパルスはＡ／Ｄ変化器１のサンプリング
のタイミング信号として供給される。

また、インターフェース３から出力されるオーディオ信
号データはミュートスイッチ回路３０に供給される。ミ
ュートスイッチ回路３０のオン時にはオーディオ信号デ
ータは更にディジタルフィルタ３６を介してＤ／Ａ変換
器３７に供給される。

ミュートスイッチ回路３０のオンオフはシーケンスコン
トローラ１８から出力される命令信号によって制御され
るようになっている。

かかる構成において、上記した３ステートバッファ３９
ａ〜４０ｂ及びミュートスイッチ回路３０のオンオフの
命令信号の他に、シーケンスコントローラ１８は転送バ
ッファ２６に保持された係数データ群をＲＡＭＩＯに転
送する命令信号、転送バッファ２７に保持されたアドレ
スデータ群をＲＡＭ１７に転送する命令信号、インター
フェ−ス３からのオーディオ信号データの信号データＲ
ＡＭ５．６の指定アドレスへの転送命令信号、信号デー
タＲＡＭ５．６の指定アドレスから信号データを読み出
してバッファメモリ７へ転送する命令信号、ＲＡＭＩＯ
の指定アドレスから係数データを読み出してバッファメ
モリ９へ転送する命令信号、ＡＬＵＩＩの各種演算動作
命令信号、アキュームレータ１２に保持された信号デー
タの信号データＲＡＭ５．６の指定アドレス又はバッフ
ァメモリ７への転送命令信号、信号データＲＡＭ６の指
定アドレスから外部ＲＡＭＩ　５の書き込み指定アドレ
スへの転送命令信号、外部ＲＡＭＩ５の遅延指定アドレ
スから信号データＲＡＭ６の指定アドレスへの転送命令
信号、ＲＡＭ５．６及び外部ＲＡＭ１５を初期化するた
めのリセット命令信号等の命令信号を発生する。これら
の命令信号はマイクロコンピュータ２４からの指令又は
プログラムＲＡＭ１９に記憶されたプログラムに従って
適切なタイミングで発生される。なお、マイクロコンピ
ュータ２４からの指令は指令レジスタ２１に保持される
ので、シーケンスコントローラ１８はプログラムに従っ
た動作中に指令レジスタ２１の内容を監視して割り込み
動作によりマイクロコンピュータ２４からの指令に対す
る命令信号の発生を行なう。指令レジスタ２１に保持さ
れた指令はそれに対応する命令信号が発生されると例え
ば、シーケンスコントローラ１８によってキャンセルさ
れる。

キーボード２５のいずれかのモードキーが操作されると
、マイクロコンピュータ２４は第３図に示すように現在
の音場モードと異なる音場モードを指定するモードキー
の操作か否かを判別する（ステップ４１）。現在の音場
モードと穴なる音場モードの指定の場合には直ちにミュ
ートスイッチ回路３０をオフにせしめてミュート状態と
するためにミュート指令をシーケンスコントローラ１８
に対して発生し（ステップ４２）、操作されたキーに対
応するシーケンス制御プログラム、係数データ群α１，
α２・・・・・・αｎ及び遅延時間データ群ｔｌ，ｔ２
・・・・・・１ｎをＲＯＭから読み出して転送する（ス
テップ４３〜４５）。シーケンス制御プログラムはイン
ターフェース２３、そしてメインバス２２を介してＲＡ
Ｍ１９に転送されて図示しないメモリ書き込み制御回路
によって書き込まれる。係数データ群はインターフェー
ス２３、そしてメインバス２２を介して転送バッファ２
６に転送される。遅延時間データ群はインターフェース
２３、そしてメインバス２２を介して転送バッファ２７
に転送される。このように係数データ及び遅延時間デー
タを転送バッファ２６、２７に転送すると、マイクロコ
ンピュータ２４はシーケンスコントローラ１８に対して
データ切替指令を発生し（ステップ４６）、更に初期化
指令を発生する（ステップ４７）。シーケンスコントロ
ーラ１８はデータ切替指令に応じてメモリ制御回路３４
，３８に対して所定の命令信号を発生して転送バッファ
２６に転送された係数データ群をＲＡＭＩＯの所定域に
書き込ませ、また転送バッファ２７に転送された遅延時
間データ群をＲＡＭ１７の所定域に書き込ませる。また
、シーケンスコントローラ１８は初期化指令に応じて上
記したリセット命令信号をメモリ制御回路３１，３２．
３５に対して発生するので、メモリ制御回路３１．　　
３２．　　３５によって信号データＲＡＭ５．６及び外
部ＲＡＭ１５の全ての記憶域に“０”が書き込まれる。

ステップ４７の実行後、ミュートスイッチ回路３０をオ
ンにせしめてミュート状態を解除するためのミュート解
除指令をシーケンスコントローラ１８に対して発生する
（ステップ４８）。すなわち、ミュートスイッチ回路３
０は現在の音場モードを他の音場モードに切替えるため
にＲＡＭＩ　Ｏ，１７及び１９内のデータやプログラム
を変更する期間だけオフとなるのである。これはデータ
やプログラムの変更により生ずる雑音信号が出力される
ことを防止するためである。

なお、マイクロコンピュータ２４が初明化指令を発生し
ないで、データ切替指令に応じてシーケンスコントロー
ラ１８がＲＡＭＩＯ，１７へのデータ転送の命令信号を
発生した後、それに続けてリセット命令信号を発生する
ようにしても良い。

次に、ＤＳＰ２内における信号データ処理動作について
説明する。Ａ／Ｄ変換器１に人力されるオーディオ信号
はクロックジエネレータ２８からのクロックパルスに同
期したサンプリング周期毎にディジタルオーディオ信号
データ群ｄ＋，ｄｚ・・・・・・ｄｎに変換され、その
オーディオ信号データ群はインターフェース３を介して
第１データバス４に供給される。データバス４に供給さ
れた信号データ群はＲＡＭ５又は６に供給されて記憶さ
れる。

ＲＡＭ６に書き込まれた信号データはデータバス１４に
よってインターフェース１６内の出力レジスタ（図示せ
ず）に順次転送され、更にその出力レジスタから外部Ｒ
ＡＭ１５の書き込みアドレスで指定され記憶位置に書き
込まれる。この書き込みアドレスはメモリ制御回路３５
によって制御され外部ＲＡＭＩ　５の記憶位置数に対応
した数のアドレスを所定の順番で転送信号データ毎に変
化される。外部ＲＡＭ１５において読み出しアドレスで
指定される記憶位置の信号データが読み出されてインタ
ーフェース１６内の入力レジスタ（図示せず）に転送さ
れる。読み出しアドレスは、ＲＡＭ１７に記憶された遅
延時間データがメモリ制御回路３８によって読み出され
てメモリ制御回路３５に供給されるので、メモリ制御回
路３５において供給される遅延時間データに応じて書き
込みアドレスを基準に設定される。すなわち、遅延時間
データにより１つの信号データのＲＡＭ１５への書き込
みタイミングとその読み出しタイミングとの間が遅延時
間となるのである。インターフェース１６内の人力レジ
スタに転送保持された信号データはデータバス１４によ
って信号データＲＡＭ６に転送される。この外部ＲＡＭ
１５との転送動作により音場制御用の遅延オーディオ信
号データ、すなわち初期反射音データが作成されるので
ある。

一方、ＲＡＭＩＯから読み出された係数データはバッフ
ァメモリ９に供給されて保持される。シーケンスコント
ローラ１８によってタイミングが適切にとられることに
より、バッファメモリ６にはＲＡＭ５．６又はアキュー
ムレータ１２から信号データが転送され、乗算器８はバ
ッファメモリ６に保持された信号データとバッファメモ
リ９に保持された係数データとを乗算する。例えば、信
号データ群ｄｌ，ｄ２・・・・・・ｄｎと係数データ群
αＩ，α２・・・・・・αｎとを積和演算する場合には
、先ず、バッファメモリ６にｄ１が保持出力され、バッ
ファメモリ９にα１が保持出力され、乗算器８において
α１　●ｄ１が演算され、このα１　・ｄ１にＡＬＵＩ
ＩにおいてＯを加算し、その演算結果がアキュームレー
タ１２において保持される。次いで、バッファメモリ６
にｄ２が保持出力され、バッファメモリ９にα２が保持
出力され、乗算器８においてα２　・ｄ２が演算される
と、アキュームレータ１２からα１　・ｄ１が出力され
てＡＬＵ１１においてα１　・ｄ１＋α２　●ｄ２が演
算される。これを繰り返すことよりΣαｔ　−ｄｔが算
出される。このΣαｔ　●ｄｊがインターフェース３か
ら出力される。

第４図に示すように右チャンネルのグラフィックイコラ
イザ（Ｇ．Ｅ．Ｑ）処理、左チャンネルの音場制御（Ｓ
．　　Ｆ．　　Ｃ）処理、左チャンネルのグラフィック
イコライザ処理、そして右チャンネルの音場制御処理の
順序で処理が繰り返し行なわれる。この４つの処理は第
１データバス４を用いた処理である。一方、上記した遅
延オーディオ信号データの作或処理はこれらグラフィッ
クイコライザ処理及び音場制御処理と並行して行なわれ
る。

すなわち、第４図に示すように右チャンネルのグラフィ
ックイコライザ処理及び左チャンネルの音場制御処理中
には第２データパスにより外部ＲＡＭ１５から信号デー
タＲＡＭ６へ右チャンネルの音場制御処理用の遅延オー
ディオ信号データ例の転送処理が行なわれ、また左チャ
ンネルのグラフィックイコライザ処理及び右チャンネル
の音場制御処理中には第２データパスにより外部ＲＡＭ
１５から信号データＲＡＭ６へ左チャンネルの音場制御
処理用の遅延オーディオ信号データ拵号の転送処理が行
なわれる。

グラフィックイコライザ処理の場合にはＲＡＭ１０にグ
ラフィックイコライザ用に予めキー操作により設定され
た左右チャンネルの周波数帯域毎のレベルに対応する係
数データが記憶される。周波数帯域毎の演算に際しＲＡ
ＭＩＯから係数データが順次読み出されてバッファメモ
リ９に転送される。一方、メモリ制御回路３１によって
ＲＡＭ５の読出しアドレスが実行ステップ毎に指定され
、その指定アドレスから信号データが読み出されてデー
タバス４を介してバッファメモリ７に転送される。

例えば、グラフィックィコライザの１周波数帯域分の動
作を述べると次のようになる。先ず、第１ステップにお
いてＲＡＭ５の１２Ｈ番地から信号データｄｌ２を読み
出し、読み出された信号データｄｌ２と設定された係数
データα０とをバッファメモリ７，９に転送することに
より乗算器８にて乗算させる。その乗算結果αＯ”ｄｌ
２には第１ステップより２ステップ後の第３ステップに
おいてＡＬＵＩＩによって０が加算されてその加算結果
がアキュームレータ１２に保持される。

第２ステップにおいてはＲＡＭ５の１１＋ｉ地から信号
データｄｌｌを読み出し、読み出された信号データｄｌ
ｌと設定された係数データα０とを乗算器８にて乗算さ
せる。その乗算結果αｏ−ｄ１１には第４ステップにお
いてＡＬＵＩＩによってアキュームレータ１２の保持値
（第３ステップの加算結果）が加算されてその加算結果
がアキュームレータ１２に保持される。次いで、７？５
３ステップにおいては３ステップ前のアキュームレータ
１２の保持値（１周波数帯域の最終演算値）ＥＱｎ−＋
をＲＡＭ５の１０日番地及びバッファメモリ７に転送し
て係数データα０と乗算器８にて乗算させる。

その乗算結果α（１　−ＥＱｎ−＋には第５ステップに
おいてＡＬＵＩＩによってアキュームレータ１２の保持
値（第４ステップの加算結果）が加算されてその加算結
果がアキュームレータ１２に保持される。

第４ステップにおいてはＲＡＭ５の１４Ｈ番地から信号
データｄｌ４を読み出し、読み出された信号データｄＩ
４と設定された係数データα０とを乗算器８にて乗算さ
せる。その乗算結果αＯ”ｄｌ４には第６ステップにお
いてＡＬＵＩ１によってアキュームレータ１２の保持値
（第５ステップの加算結果）が加算されてその加算結果
がアキュームレータ１２に保持される。そして第５ステ
ップにおいてはＲＡＭ５の１３Ｈ番地から信号データｄ
１３を読み出し、読み出された信号データｄｌ３と設定
された係数データαａとを乗算器８にて乗算させる。そ
の乗算結果α０・ｄｌ３には第７ステップにおいてＡＬ
ＵＩ　１によってアキュームレータ１２の保持値（第６
ステップの加算結果）が加算されてその加算結果がアキ
ュームレータ１２に保持される。このようにしてグラフ
ィックィコライザの１周波数帯域分のオーディオ信号デ
ータが得られ、設定された周波数帯域分だけ上記と同様
の動作が行なわれる。なお、図示していないが、乗算器
８の出力段にはシフタが設けられており、乗算器８の乗
算結果が適切なタイミングをもってＡＬＵｌｌに供給さ
れるようになっている。

次に、切替回路３３の切替動作について説明する。マイ
クロコンピュータ２４はキー操作によりＤＳＰ２の処理
動作が変更されると、第５図に示すように外部ＲＡＭ１
５を使用する処理であるか否かを判別する（ステップ５
１）。例えば、上記した音場制御処理を行なう場合には
外部ＲＡＭ１５を使用する処理であり、グラフィックイ
コライザ処理やフィルタ処理だけの処理は外部ＲＡＭＩ
５を使用しない処理である。外部ＲＡＭ１５を使用する
処理の場合にはシーケンスコントローラ１８に対してメ
モリ独立使用指令を発生し（ステップ５２）、外部ＲＡ
Ｍ１５を使用しない処理の場合にはシーケンスコントロ
ーラ１８に対してメモリ共用指令を発生する（ステップ
５３）。これらの指令はレジスタ２１内に保持される。

シーケンスコントローラ１８は指令レジスタ２１に保持
されたメモリに関する指令内容に応じて切替回路３３を
切替える命令信号を発生する。すなわち、メモリ独立使
用指令の場合にはメモリ制御回路３２から制御信号がＲ
ＡＭ６に供給され、音場制御処理をする場合や上記した
如く音場制御処理とグラフィックィコライザ処理とを並
行して行なう場合には信号データＲＡＭ６の書き込み及
び読み出しはメモリ制御回路３２によって制御される。

一方、メモリ共用指令の場合にはメモリ制御回路３１か
ら制御信号がＲＡＭ５．６に供給され、外部ＲＡＭを用
いないグラフィックィコライザ処理やフィルタ処理だけ
の処理の場合には信号データＲＡＭ５．６の書き込み及
び読み出しはメモリ制御回路３１によって制御される。

従って、メモリ制御回路３１はＲＡＭ５の書き込み及び
読み出しアドレスを指定する他にＲ　Ａ　Ｍ　６のアド
レスを指定する。

例えば、ＲＡＭ５への書き込み時に書き込みアドレスが
ＲＡＭ５の上限アドレス以上となるとＲＡＭ６のアドレ
ス指定による書き込みに移行するのである。

次いで、キーボード２５のミュートキーが操作された場
合の動作について説明する。マイクロコンピュータ２４
はミュートキーが操作されると、第６図に示したように
ミュート状態であるか否かを判別する（ステップ６１）
。これはミュートフラグＦＭの内容からから判別される
。ミュート状態でない場合にはＦＭ−０であるのでミュ
ート指令を発生し（ステップ６２）、ミュートフラグＦ
門に１をセットする（ステップ６３）。ミュート指令は
指令レジスタ２１に保持されるのでシーケンスコントロ
ーラ１８はミュートスイッチ回路３０をオフ状態にする
。一方、ミュート状態の場合にはＦＭ＝１であるのでミ
ュート解除指令を発生し（ステップ６４）、ミュートフ
ラグＦＭをＯにリセットする（ステップ６５）。ミュー
ト解除指令はミュート指令に代って指令レジスタ２１に
保持されるのでシーケンスコントローラｌ８はミュート
スイッチ回路３０をオン状態にする。

よって、ミュートキーが操作されると、ミュートスイッ
チ回路３０がオフにされ、ミュートキーが再度操作され
ると、ミュートスイッチ回路３０がオンにされる。この
ミュートスイッチ回路３０のオフの期間にはシーケンス
コントローラ１８はプログラムに従った命令発生動作を
継続する。

発明の効果 以上の如く、本発明によるオーディオ信号データ処理装
置においては、演算結果に応じたオーディオ信号データ
の出力手段からの出力を禁止することによりミュート状
態とするので、ミュート状態においても演算処理動作は
継続される。よって、ミュート状態を解除した後、直ち
にシーケンス制御プログラムに従った適切なオーディオ
信号データが早急に得ることができるので、そのオーデ
ィオ信号データによるスピーカ等の電気音響変換手段か
らの音響出力がミュート状態解除の際に聴取者に違和感
なく与えられる。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は第
１図の装置を一部分を具体的に示した回路図、第３図、
第５図及び第６図は第１図の装置中のマイクロコンピュ
ータの動作を示すフロー図、第４図は各処理動作の順番
を示す図である。 主要部分の符号の説明 ２・・・ＤＳＰ ４．１４・・・データパス ５，６・・・信号データＲＡＭ ７．９・・・バッファメモリ ８・・・乗算器 ０・・・係数データＲＡＭ １・・・ＡＬＵ ２・・・アキュームレータ ７・・・遅延時間データＲＡＭ ８・・・シーケンスコントローラ

Claims (1)

【特許請求の範囲】
1. オーディオ信号データを順次供給する入力手段と、オー
   ディオ信号データをデータメモリへ書き込みかつ読み出
   すデータメモリ制御手段と、前記データメモリからオー
   ディオ信号データを順次読み出して遅延用メモリの書き
   込みアドレスで指定される位置に記憶せしめる一方オー
   ディオ信号データを前記遅延用メモリの読み出しアドレ
   スで指定される位置から順次読み出して前記データメモ
   リに書き込む遅延メモリ制御手段と、前記書き込みアド
   レス及び読み出しアドレスを指定するアドレス指定手段
   と、前記遅延メモリ制御手段によって読み出されて前記
   データメモリに書き込まれたオーディオ信号データに所
   定係数データを乗算する演算手段と、前記演算手段の演
   算結果に応じてオーディオ信号データを出力する出力手
   段とからなるオーディオ信号データ処理装置であって、
   前記出力手段はミュート指令に応じて前記演算結果に応
   じたオーディオ信号データの出力を禁止する禁止手段を
   有することを特徴とするオーディオ信号データ処理装置
   。