JPH0328893A - オーディオ信号データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はオーディオ信号データ処理装置に関する。

背景技術 家庭や車内においてコンサートホールや劇場における音
響空間、例えば、残響音や臨場感を作り出すために音場
制御をなすことができるオーディオ信号データ処理装置
が公知であり、例えば、特開昭６４−７２６１５号公報
に示されている。このようなオーディオ信号データ処理
装置は、チューナ等のオーディオ信号源から出力された
オーディオ信号をディジタル処理することにより音場制
御を施すＤＳＰ　（ディジタル信号処理プロセッサ）が
設けられている。ＤＳＰは四則演算等の演算処理を行な
う演算手段、該演算手段に供給するオーディオ信号デー
タを記憶するデータメモリやデータメモリに記憶された
信号データに乗算する係数データを記憶する係数メモリ
を備えている。また信号データを遅延させるための遅延
用メモリを外付けできるように構戊されている。更に、
遅延用メモリへの信号データの書き込みから読み出しま
での時間を示す遅延時間データを記憶する遅延時間メモ
リも備えている。ＤＳＰ内においては予め定められたプ
ログラムに従ってメモリ間で又はメモリから演算手段へ
データが転送されて信号データの演算処理が高速で繰り
返し行なわれる。例えば、入力された信号データを遅延
用メモリに転送して遅延させることにより遅延信号デー
タを作成し、その遅延信号データをデータメモリを介し
て演算手段に転送して係数データと乗算することにより
レベル減衰を考慮した反射音データを得ることにより音
響空間を作成するのである。

また係数データや遅延時間データは操作により音場モー
ドが切り換えられる毎にＤＳＰ外のマイクロコンピュー
タから新たなデータが転送されて書換えられ、様々な音
響空間を作或できるようになっている。

しかしながら、実際には壁によって反射音の周波数特性
が変化するので、必ずしも実際の音場に等しい音響空間
が得られる訳ではないという問題点があった。

発明の概要 本発明の目的は、実際の音場に精密に近似させることが
できるオーディオ信号データ処理装置を提供することで
ある。

本発明によるオーディオ信号データ処理装置は、オーデ
ィオ信号データを順次供給する入力手段と、オーディオ
信号データをデータメモリへ書き込みかつ読み出すデー
タメモリ制御手段と、データメモリからオーディオ信号
データを順次読み出して遅延用メモリの書き込みアドレ
スで指定される位置に記憶せしめる一方オーディオ信号
データを遅延用メモリの読み出しアドレスで指定される
位置から順次読み出してデータメモリに書き込む遅延メ
モリ制御手段と、書き込みアドレス及び読み出しアドレ
スを指定するアドレス指定手段と、係数データを記憶す
る係数メモリと、該係数メモリから係数データを順次読
み出す係数メモリ制御手段と、遅延メモリ制御手段によ
って読み出されてデータメモリに書き込まれたオーディ
オ信号データに係数データを乗算しかつそれを累算する
演算手段と、該演算手段による累算値に応じてオーディ
オ信号データを出力する出力手段とからなり、演算手段
がデータメモリから書込順に応じた読出順にてオーディ
オ信号データを読み出す読出手段と、該読出手段によっ
て読み出されたオーディオ信号データをその読出順にお
ける所定数毎に群分けして得られるデータ群の各群毎の
オーディオ信号データ各々に係数データを乗算した後得
られる乗算値を互いに加算する複数の乗加算手段と、乗
加算手段各々によって得られる演算値にフィルタ特性演
算を施すフィルタ手段と、フィルタ手段によって得られ
る演算値を互いに加算する加算手段を含み、フィルタ手
段のフィルタ特性が調整可能であることを特徴としてい
る。

実施例 以下、本−発明の実施例を図面を参照しつつ詳細に説明
する。

第１図に示した本発明の一実施例たるオーディオ信号デ
ータ処理装置においては、アナログオーディオ信号がＡ
／Ｄ変換器１を介してＤＳＰ２内の人出力インターフェ
ース３に供給される。人出カインターフェース３には第
１データバス４が接続されている。第１データバス４に
はオーディオ信号データを記憶するデータメモリとして
２つの信号データＲＡＭ５．６が接続されている。また
、データバス４にはバッファメモリ７が接続されており
、バッファメモリ７の出力は乗算器８の一方の入力に接
続されている。乗算器８の他方の入力には係数データを
保持するためのバッファメモリ９が接続され、バッファ
メモリ９には更に複数の係数データを記憶する係数デー
タＲＡＭＩＯが接続されている。ＡＬＵ　（演算器）１
１は乗算器８の計算出力の累算等の演算をするために設
けられており、一方の入力に乗算器８の計算出力が供給
される。他方の入力にはＡＬＵＩＩの計算出力を保持す
るアキュームレータ１２の出力が供給される。またアキ
ュームレータ１２の出力はデータバス４に接続されてい
る。

信号データＲＡＭ５にはメモリ＃Ｉｇｒ１回路３１が接
続されている。メモリ制御回路３１はＲＡＭ５の指定ア
ドレスへのデータ書き込み及び指定アドレスからデータ
の読み出しを制御する制御信号を発生する。信号データ
ＲＡＭ６にはメモリ制御回路３１と同様のメモリ制御回
路３２が切替回路３３を介して接続されている。切替回
路３３はメモリ制御回路３１からの制御信号によってＲ
ＡＭ６の指定アドレスへのデータ書き込み及び指定アド
レスからデータの読み出しが行なわれるように切り替え
る。また、ＲＡＭＩ　Ｏにはメモリ制御回路３１と同様
のメモリ制御回路３４が接続されている。

信号データＲＡＭ６は第１データバス４とは別の第２デ
ータバス１４にも接続されている。具体的には第２図に
示すようにＲＡＭ６と第１データバス４との間には３ス
テートバッファ３９ａ　３９ｂが設けられ、また、ＲＡ
Ｍ６と第２データバス１４との間には３ステートバッフ
７４０ａ　　Ｊｏｂが設けられている。ステートバッフ
ァ３９ａ，３９ｂ，４０ａ，４０ｂは後述のシーケンス
コントローラ１８からの命令信号に応じて個別にオンと
なる。すなわち、第１データバス４からの信号テ−　９
　ヲＲ　Ａ　Ｍ　６に書き込む場合にはステートバッフ
ァ３９ａがオンとなり、ＲＡＭ６から第１データバス４
に信号データを読み出す場合にはステートバッファ３９
ｂがオンとなる。同様に第２データバス１４からの信号
データをＲＡＭ６に書き込む場合にはステートバッフ７
４０ａがオンとなり、ＲＡＭ６から第２データバス１４
に信号データを読み出す場合にはステートバッファ４０
ｂがオンとなる。このように命令信号に応じてオンとな
るステ−｝ｚ＜ッ７７１．ｔ３９ａ．３９ｂ，４０ａ，
４０ｂのうちの常にいずれか１である。

データバス１４には外部ＲＡＭＩ　５とのデータ転送用
のインターフェース１６が接続されている。

外部ＲＡＭ１５はオーディオ信号データの遅延信号デー
タを作成するために設けられた遅延用メモリであり、記
憶容量が大なるほど遅延時間の長い信号データを作成す
ることができる。ＲＡＭ１５の書き込み及び読み出しア
ドレスを指定するためにメモリ制御回路３５が設けられ
、メモリ制御回路３５には遅延時間データＲＡＭ１７が
接続されている。ＲＡＭＩ７における遅延時間データの
書き込み及び読み出しはメモリ制御回路３８によって制
御される。

インターフェース３，１６、乗算器８、バッファメモリ
７，９、ＡＬＵＩ　１、アキュームレータｌ２、メモリ
制御回路３１，３２，３４，３５．３８及び切替回路３
３の動作はシーケンスコントローラ１８によって制御さ
れる。シーケンスコントローラ１８にはプログラムＲＡ
Ｍ１９が接続されており、プログラムＲＡＭ１９に書き
込まれたプログラムに従って動作する。プログラムＲＡ
Ｍ１つにはプログラムカウンタ２ｏが接続され、プログ
ラムカウンタ２０の計数値が加算される毎にその新たな
計数値に対応するステップの命令コードがプログラムＲ
ＡＭ１９から読み出されてシーケンスコントローラｌ８
に供給される。また、シーケンスコントローラ１８には
後述のマイクロコンヒュータ２４からの指令を複数保持
するレジスタ２１が接続されている。

プログラムＲＡＭ１９及びレジスタ２１はメインバス２
２に各々接続されている。メインバス２２にはインター
フェース２３を介してマイクロコンピュータ２４が接続
されている。またメインバス２２には転送バッファ２６
．２７が接続されている。転送バッファ２６はマイクロ
コンピュータ２４から供給される係数データをＲＡＭＩ
Ｏに記憶させるために一時的に保持する。転送バッファ
２７はマイクロコンピュータ２４から供給される遅延時
間データをＲＡＭ１７に記憶させるために一時的に保持
する。

マイクロコンピュータ２４はマイクロプロセッサ、ＲＡ
Ｍ，ＲＯＭ及びインターフェース（共に図示せず）から
構成されている。マイクロコンピュータ２４にはキーボ
ード２５が接続されている。

キーボード２５には音場特性の異なるホール１、ホール
２・・・・・・の如く音場モードを指定する複数のモー
ドキーやグラフィックイコライザ調整の周波数帯域設定
キー、レベル調整キー及びミュートキー（共に図示せず
）等の複数のキーが設けられている。マイクロコンピュ
ータ２４のＲＯＭにはマイクロコンピュータ２４自身が
処理するＤＳＰ制御プログラムの他にシーケンスコント
ローラ１８が処理する複数のシーケンス制御プログラム
、ＲＡＭＩＯに供給する複数の初期反射音用レベルの係
数データ群、第１〜第４フィルタ用の複数の係数データ
群、ＲＡＭ１７に供給する読み出しアドレス設定用の複
数の遅延時間データ群が予め書き込まれている。

ＤＳＰ２内にはクロックジエネレータ２８が設けられて
おり、クロックジエネレータ２８からクロックパルスが
シーケンスコントローラ１８やプログラムカウンタ２０
に供給される。またクロツクジェネレータ２８から発生
されるクロックパルスはＡ／Ｄ変換器１のサンプリング
のタイミング信号として供給される。

また、インターフェース３から出力されるオーディオ信
号データはミュートスイッチ回路３０に供給される。ミ
ュートスイッチ回路３０のオン時にはオーディオ信号デ
ータは更にデイジタルフィルタ３６を介してＤ／Ａ変換
器３７に供給される。

ミュートスイッチ回路３０のオンオフはシーケンスコン
トローラ１８から出力される命令信号によって制御され
るようになっている。

かかる構成において、上記したミュートスイッチ回路３
０のオンオフ等の命令信号の他に、シーケンスコントロ
ーラ１８は転送バッファ２６に保持された係数データ群
をＲＡＭＩＯに転送する命令信号、転送バッファ２７に
保持されたアドレスデータ群をＲＡＭ１７に転送する命
令信号、インターフェース３からのオーディオ信号デー
タの信号データＲＡＭ５．６の指定アドレスへの転送命
令信号、信号データＲＡＭ５．６の指定アドレスから信
号データを読み出してバツファメモリ７へ転送する命令
信号、ＲＡＭＩＯの指定アドレスから係数データを読み
出してバツファメモリ９へ転送する命令信号、ＡＬＵＩ
Ｉの各種演算動作命令信号、アキュームレータ１２に保
持された信号データの信号データＲＡＭ５．６の指定ア
ドレス又はバッファメモリ７への転送命令信号、信号デ
ータＲＡＭ６の指定アドレスから外部ＲＡＭ１５の書き
込み指定アドレスへの転送命令信号、外部ＲＡＭ１５の
遅延指定アドレスから信号データＲＡＭ６の指定アドレ
スへの転送命令信号、ＲＡＭ５．６及び外部ＲＡＭ１５
を初期化するためのリセット命令信号等の命令信号を発
生する。これらの命令信号はマイクロコンピュータ２４
からの指令又はプログラムＲＡＭ１９に記憶されたプロ
グラムに従って適切なタイミングで発生される。なお、
マイクロコンピュータ２４からの指令は指令レジスタ２
１に保持されるので、シーケンスコントローラ１８はプ
ログラムに従った動作中に指令レジスタ２１の内容を監
視して割り込み動作によりマイクロコンピュータ２４か
らの指令に対する命令信号の発生を行なう。指令レジス
タ２１に保持された指令はそれに対応する命令信号が発
生されると例えば、シーケンスコントローラ１８によっ
てキャンセルされる。

キーボード２５のいずれかのモードキーが操作されると
、マイクロコンピュータ２４は第３図に示すように現在
の音場モードと異なる音場モードを指定するモードキー
の操作か否かを判別する（ステップ４１）。現在の音場
モードと異なる音場モードの指定の場合にはシーケンス
制御プログラムの変更を要するか否かを判別する（ステ
ップ４２）。シーケンス制御プログラムの変更を要しな
い場合には後述のステップ４９に進む。一方、シーケン
ス制御プログラムの変更を要する場合には直ちにミュー
トスイッチ回路３０をオフにせしめてミュート状態とす
るためにミュート指令をシーケンスコントローラ１８に
対して発生し（ステップ４３）、操作されたキーに対応
するシーケンス制御プログラム、初期反射音のレベルを
示す係数データ群α１，α２・・・・・・αｎ及び初期
反射音の遅延時間データ群ｔｌ，ｔ２・・・・・・ｔｎ
をＲＯＭから読み出して転送する（ステップ４４〜４６
）。

シーケンス制御プログラムはインターフェース２３、そ
してメインバス２２を介してＲＡＭ１９に転送されて図
示しないプログラムメモリ制御回路によって書き込まれ
る。係数データ群はインターフェース２３、そしてメイ
ンバス２２を介して転送バッフ７２６に転送される。遅
延時間データ群はイ冫・ターフェース２３、そしてメイ
ンバス２２を介して転送バッフ７２７に転送される。こ
のように係数データ及び遅延時間データを転送バッファ
２６、２７に転送すると、マイクロコンピュータ２４は
シーケンスコントローラ１８に対してデータ切替指令を
発生し（ステップ４７）、更に初期化指令を発生する（
ステップ４８）。シーケンスコントローラ１８はデータ
切替指令に応じてメモリ制御回路３４．３８に対して所
定の命令信号を発生して転送バッファ２６に転送された
係数データ群をＲＡＭＩＯの所定域に書き込ませ、また
転送バッファ２７に転送された遅延時間データ群をＲＡ
ＭＩ７の所定域に書き込ませる。また、シーケンスコン
トローラ１８は？７７Ｍ化指令に応じて上記したリセッ
ト命令信号をメモリ制御回路３１，３２、３５に対して
発生するので、メモリ制御回路３１，３２．３５によっ
て信号データＲＡＭ５６及び外部ＲＡＭ１５の全ての記
憶域に“０″が書き込まれる。

マイクロコンピュータ２４は更に、キー操作がウオール
モードの変更を要するものであるか否かを判別する（ス
テップ４つ）。ウオールモードの変更を要する場合には
操作キーに対応する第１〜第４フィルタの係数データ群
（β１，β２・・・・・・βｍ）＋・・・・・・・・・
（β１，β２・・・・・・βｍ）４をＲＯＭから読み出
して転送する（ステップ５０）。第１フィルタは壁に１
回反射したとき音圧が受ける周波数特性を有し、第２フ
ィルタは壁に２回反射したとき音圧が受ける周波数特性
を有し、第３フィルタは壁に３回反射したとき音圧が受
ける周波数特性を有し、第４フィルタは壁に４回反射し
たとき音圧が受ける周波数特性を有する。なお、ｍは例
えば、３である。フィルタの係数データ群もインターフ
ェース２３、そしてメインバス２２を介して転送バッフ
ァ２６に転送される。係数データを転送バッファ２６に
転送すると、マイクロコンピュータ２４はシーケンスコ
ントローラ１８に対してデータ切替指令を発生し（ステ
ップ５１）、フィルタの係数データ群をＲＡＭＩＯの所
定域に書き込ませる。ＲＡＭＩＯには第４図に示すよう
に異なる領域に初期反射音の係数データ群及び４つのフ
ィルタの係数データ群が記憶される。

ステップ５１の実行後、ミュートスイッチ回路３０をオ
ンにせしめてミュート状態を解除するためのミュート解
除指令をシーケンスコントローラ１８に対して発生する
（ステップ５２）。すなわち、ミュートスイッチ回路３
０は現在の音場モードを他の音場モードに切替えるため
にＲＡＭＩＯ１７及び１つ内のデータやプログラムを変
更する期間だけオフとなるのである。これはデータやプ
ログラムの変更により生ずる雑音信号が出力されること
を防止するためである。

次に、ＤＳＰ２内における信号データ処理動作について
説明する。Ａ／Ｄ変換器１に入力されるオーディオ信号
はクロックジェネレータ２８からのクロックパルスに同
期したサンプリング周期毎に１のサンプルデータとして
のオーディオ信号データ群ｄ，，ｄ２・・・・・・ｄｎ
に変換され、そのオーディオ信号データ群はインターフ
ェース３を介して第１データバス４に供給される。デー
タバス４に供給された信号データ群はＲＡＭ５又は６に
供給されて記憶される。

ＲＡＭ６に書き込まれた信号データはデータバス１４に
よってインターフェース１６内の出力レジスタ（図示せ
ず）に順次転送され、更にその出力レジスタから外部Ｒ
ＡＭ１５の書き込みアドレスで指定され記憶位置に書き
込まれる。この書き込みアドレスはメモリ制御回路３５
によって制御され外部ＲＡＭ１５の記憶位置数に対応し
た数のアドレスを所定の順番で転送信号データ毎に変化
される。外部ＲＡＭＩ　５において読み出しアドレスで
指定される記憶位置の信号データが読み出されてインタ
ーフェース１６内の入力レジスタ（図示せず）に転送さ
れる。読み出しアドレスは、ＲＡＭ１７に記憶された遅
延時間データがメモリ制御回路３８によって読み出され
てメモリ制御回路３５に供給されるので、メモリ制御回
路３５において供給される遅延時間データに応じて書き
込みアドレスを基準に設定される。すなわち、遅延時間
データにより１つの信号データのＲＡＭ１５への書き込
みタイミングとその読み出しタイミングとの間が遅延時
間となるのである。インターフェース１６内の入力レジ
スタに転送保持された信号データはデータバス１４によ
って信号データＲＡＭ６に転送される。この外部ＲＡＭ
１５との転送動作により音場制御用の遅延オーディオ信
号データが作成されるのである。

一方、ＲＡＭＩＯから読み出された係数データはバッフ
ァメモリ９に供給されて保持される。ンーケンスコント
ローラ１８によってタイミングが適切にとられることに
より、バッファメモリ７にはＲＡＭ５．６又はアキュー
ムレータ１２から信号データが転送され、乗算器８はバ
ソファメモリ７に保持された信号データとバッファメモ
リ９に保持された係数データとを乗算する。例えば、信
号データ群ｄ，，ｄ２・・・・・・ｄｏと係数データ群
α１，α２・・・・・・αｎとを積和演算する場合には
、先ず、バッファメモリ７にｄ１が保持出力され、バヅ
ファメモリ９にα１が保持出力され、乗算器８において
α１　・ｄ１が演算され、このα１　・ｄ１にＡＬＵＩ
ＩにおいてＯを加算し、その演算結果がアキュームレー
タ１２において保持される。次いで、バッファメモリ７
にｄ２が保持出力され、バッファメモリ９にα２が保持
出力され、乗算器８においてα２　・ｄ２が演算される
と、アキュームレータ１２からα１　・ｄ１が出力され
てＡＬＵ１１においてα１　・ｄ１＋α２・ｄ２が演算
される。これを繰り返すことよりｆαｔ　−ｄｔが算出
される。

第５図に示すように右チャンネルのグラフィックイコラ
イザ（Ｇ．　　Ｅ．　Ｑ）処理、左チャンネルの音場制
御（Ｓ．Ｆ．Ｃ）処理、左チャンネルのグラフィックイ
コライザ処理、そして右チャンネルの音場制御処理の順
序で処理が繰り返し行なわれる。この４つの処理は第１
データバス４を用いた処理である。一方、上記した遅延
オーディオ信号データの作成処理はこれらグラフィック
イコライザ処理、及び音場制御処理と並行して行なわれ
る。すなわち、第５図に示すように右チャンネルのグラ
フインクイコライザ処理及び左チャンネルの音場制御処
理中には第２データパスにより外部ＲＡＭ１５から信号
データＲＡＭ６へ右チャンネルの音場制御処理用の遅延
オーディオ信号データの転送処理が行なわれ、また左チ
ャンネルのグラフィックイコライザ処理及び右チャンネ
ルの音場制御処理中には第２データパスにより外部ＲＡ
Ｍ１５から信号データＲＡＭ６へ左チャンネルの音場制
御処理用の遅延オーディオ信号データの転送処理が行な
われる。

かかる音場制御処理動作と同一の動作を行なう等価回路
を示すと、第６図のように横或される。

この第６図においてディジタル遅延回路６１、６２が左
右チャンネルの遅延オーディオ信号データを作成する動
作をし、１５個の係数乗算用乗算器Ａ１〜ＡＩ５からな
る乗算回路６３．６４が信号データ及び遅延オーディオ
信号データに係数α１〜α１５を乗算する。左チャンネ
ルにおいては、乗算器Ａ２〜Ａ５の各出力データは加算
器６５によって加算され、乗算器Ａ６〜Ａ９の各出力デ
ータは加算器６６によって加算され，乗算器ＡＩＯ’＝
ＡＩ３の各出力データは加算器６７によって加算されま
た乗算器ＡＭ，ＡＩ５の各出力データは加算器６８によ
って加算される。各加算器６５〜６８の出力には第１〜
第４フィルタとしてのフィルタ７１〜７４が接続されて
いる。フィルタ７１は係数乗算用乗算器８１，８２．８
３、加算器８４．８５及び遅延素子８６．８７からなる
。遅延素子８６，８７はアキュームレータ１２に保持さ
れることにより生ずるシーケンス制御プログラムの１ス
テップの期間に相当する。加算器６５から供給されるデ
ータは乗算器８１によって係数β３が乗算されると共に
遅延素子８６によって１ステップ期間だけ遅延されて乗
算器８２に供給される。乗算器８２は供給されるデータ
に係数β２を乗算する。乗算器８１．８２の出力データ
は加算器８４によって加算される。この加算出力は加算
器８５に供給されて乗算器８３の出力データと加算され
る。加算器８５の出力データがフィルタ７１の出力とな
ると共に遅延素子８７によって１ステップ期間だけ遅延
されて乗算器８３に供給される。乗算器８３は供給され
るデータに係数β１を乗算する。フィルタ７２〜７４も
フィルタ７１と同様に構成されている。右チャンネルに
おいても左チャンネルと同様に第１〜第４フィルタとし
てのフィルタ７５〜７８が設けられ、フィルタ７１と同
様に構成されている。

左チャンネルの乗算器ＡＩ、フィルタ７１，７２と右チ
ャンネルのフィルタ７７．７８との各出力データが加算
器７つによって加算され、この加算データは左チャンネ
ルのグラフィクイコライザ部に供給される。右チャンネ
ルの乗算器ＡＩ、フィルタ７５．７６と左チャンネルの
フィルタ７３，７４との各出力データが加算器８０によ
って加算され、この加算データは右チャンネルのグラフ
ィクイコライザ部に供給される。

かかる各フィルタ７１〜７８の可変周波数特性によりオ
ーディオ信号データの反射音群の反射回数を考慮してオ
ーディオ信号データを４つの群に分けて周波数特性を調
整しているのである。

グラフィックイコライザ処理の場合にはＲＡＭ１０にグ
ラフィックイコライザ用に予めキー操作により設定され
た左右チャンネルの周波数帯域毎のレベルに対応する係
数データが記憶される。周波数帯域毎の演算に際しＲＡ
ＭＩＯから係数データが順次読み出されてバッファメモ
リ９に転送される。一方、メモリ制御回路３１によって
ＲＡＭ５の読出しアドレスが実行ステップ毎に指定され
、その指定アドレスから信号データが読み出されてデー
タバス４を介してバッファメモリ７に転送される。

例えば、グラフィックイコライザの１周波数帯域分の動
作を述べると次のようになる。先ず、第１ステップにお
いてＲＡＭ５の１２＋番地から信号データｄｌ２を読み
出し、読み出された信号データｄ＋２と設定された係数
データα０とをバッファメモリ７．９に転送することに
より乗算器８にて乗算させる。その乗算結果αＯ”ｄｌ
２には第１ステップより２ステップ後の第３ステップに
おいてＡＬＵＩＩによってＯが加算されてその加算結果
がアキュームレータ１２に保持される。

第２ステップにおいてはＲＡＭ５の１１口番地から信号
データｄｌｌを読み出し、読み出された信号データｄｌ
ｌと設定された係数データα０とを乗算器８にて乗算さ
せる。その乗算結果αＯ”ｄｌｌには第４ステップにお
いてＡＬＵＩＩによってアキュームレータ１２の保持値
（第３ステップの加算結果）が加算されてその加算結果
がアキュームレータ１２に保持される。次いで、第３ス
テップにおいては３ステップ前のアキュームレータ１２
の保持値（１周波数帯域の最終演算値）ＥＱｎ，＋をＲ
ＡＭ５の１０目番地及びバッファメモリ７に転送して係
数データα０と乗算器８にて乗算させる。

その乗算結果αｏ’ＥＱｎ→には第５ステップにおいて
ＡＬＵＩ　１によってアキュームレータ１２の保持値（
第４ステップの加算結果）が加算されてその加算結果が
アキュームレータ１２に保持される。

第４ステップにおいてはＲＡＭ５の１４日番地から信号
データｄｌ４を読み出し、読み出された信号データｄＩ
４と設定された係数データα０とを乗算器８にて乗算さ
せる。その乗算結果αＯ’ｄｌ４には第６ステップにお
いてＡＬＵＩ　１によってアキュームレータ１２の保持
値（第５ステップの加算結果）が加算されてその加算結
果がアキュームレータ１２に保持される。そして第５ス
テップにおいてはＲＡＭ５の１３Ｈ番地から信号データ
ｄｌ３を読み出し、読み出された信号データｄｌ３と設
定された係数データα０とを乗算器８にて乗算させる。

その乗算結果αＯ’ｄｌ３には第７ステップにおいてＡ
ＬＵＩ　１によってアキュームレータｌ２の保持値（第
６ステップの加算結果）が加算されてその加算結果がア
キュームレ〜タ１２に保持される。このようにしてグラ
フィックイコライザの１周波数帯域分のオーディオ信号
データが得られ、設定された周波数帯域分だけ上記と同
様の動作が行なわれる。なお、図示していないが、乗算
器８の出力段にはシックが設けられており、乗算器８の
乗算結果が適切なタイミングをもってＡＬＵ１１に供給
されるようになっている。なお、係数データα０は一定
値ではない。

グラフィックイコライザ処理動作と同一の動作を行なう
等価回路を示すと、第６図のグラフィクイコライザ部の
ように構成される。このイコライザ部は音場制御処理部
の後段に位置し、複数の周波数帯域分の回路を直列に接
続している。１周波数棗域では破線Ａで囲んだように係
数データα０を乗算する乗算器１０１ないし１０５、乗
算器１０１いし１０５の出力を加算する加算器１０６な
いし１０８及び遅延素子１０９，１１０から構成される
。遅延素子１０９，１１０はアキュームレータ１２や上
記したシックに保持されることにより生ずる遅延時間を
得るためのものであり、シーケンス制御プログラムの１
ステップに対応する。

よって、乗算器１０２に供給される信号データは乗算器
１０１に供給される信号データより１ステップ前のデー
タであり、乗算器１０３に供給される信号データは乗算
器１０２に供給される信号データより１ステップ前のデ
ータである。乗算器１０４，１０５に供給される信号デ
ータにおいても同様である。

発明の効果 以上の如く、本発明のオーディオ信号データ処理装置に
おいては、データメモリから書込順に応じた読出順にて
オーディオ信号データを読み出し、読み出したオーディ
オ信号データをその読出順における所定数毎に群分けし
て得られるデータ群の各群毎のオーディオ信号データ各
々に係数データを乗算しその乗算値を互いに加算し、各
群の乗加算値に調整可能なフィルタ特性演算を施し、得
られる演′ｌｌ．値を互いに加算する。よって、フィル
タ特性演算により実際の壁による反射音の周波数特性変
化を考慮した任意の初朋反射音データを得ることができ
、実際の音場に精密に近似させることができるのである
。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は第
１図の装置を一部分を具体的に示した回路図、第３図は
第１図の装置中のマイクロコンピュータの動作を示すフ
ロー図、第４図は係数データＲＡＭにおける各係数デー
タの記憶領域を示す図、第５図は各処理動作の順番を示
す図、第６図はＤＳＰの処理動作と同一の動作を行なう
等価回路を示す回路図である。 主要部分の符号の説明 ２・・・ＤＳＰ ４．１４・・・データパス ５，６・・・信号データＲＡＭ ７．９・・・バッファメモリ ８・・・乗算器 １０・・・係数データＲＡＭ １１・・・ＡＬＵ １２・・・アキュームレータ １７・・・遅延時間データＲＡＭ １８・・・シーケンスコントローラ

Claims (1)

【特許請求の範囲】
1. オーディオ信号データを順次供給する入力手段と、オー
   ディオ信号データをデータメモリへ書き込みかつ読み出
   すデータメモリ制御手段と、前記データメモリからオー
   ディオ信号データを順次読み出して遅延用メモリの書き
   込みアドレスで指定される位置に記憶せしめる一方オー
   ディオ信号データを前記遅延用メモリの読み出しアドレ
   スで指定される位置から順次読み出して前記データメモ
   リに書き込む遅延メモリ制御手段と、前記書き込みアド
   レス及び読み出しアドレスを指定するアドレス指定手段
   と、係数データを記憶する係数メモリと、前記係数メモ
   リから係数データを順次読み出す係数メモリ制御手段と
   、前記遅延メモリ制御手段によって読み出されて前記デ
   ータメモリに書き込まれたオーディオ信号データに係数
   データを乗算しかつそれを累算する演算手段と、前記演
   算手段による累算値に応じてオーディオ信号データを出
   力する出力手段とからなるオーディオ信号データ処理装
   置であって、前記演算手段は前記データメモリから書込
   順に応じた読出順にてオーディオ信号データを読み出す
   読出手段と、前記読出手段によって読み出されたオーデ
   ィオ信号データをその読出順における所定数毎に群分け
   して得られるデータ群の各群毎のオーディオ信号データ
   各々に係数データを乗算した後得られる乗算値を互いに
   加算する複数の乗加算手段と、前記乗加算手段各々によ
   って得られる演算値にフィルタ特性演算を施すフィルタ
   手段と、前記フィルタ手段によって得られる演算値を互
   いに加算する加算手段を含み、前記フィルタ手段のフィ
   ルタ特性が調整可能であることを特徴とするオーディオ
   信号データ処理装置。