JPH05150262A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH05150262A
JPH05150262A JP31471091A JP31471091A JPH05150262A JP H05150262 A JPH05150262 A JP H05150262A JP 31471091 A JP31471091 A JP 31471091A JP 31471091 A JP31471091 A JP 31471091A JP H05150262 A JPH05150262 A JP H05150262A
Authority
JP
Japan
Prior art keywords
line
crystal silicon
silicon film
gate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31471091A
Other languages
English (en)
Inventor
Norio Nakatani
紀夫 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP31471091A priority Critical patent/JPH05150262A/ja
Publication of JPH05150262A publication Critical patent/JPH05150262A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 ゲートラインと補助容量ラインが近接して形
成されると、このラインの上を延在するドレインライン
と寄生容量を生じ信号の遅延が生じる。また遮光膜の開
口部は、対向基板上に形成されるためセルが小さくなる
と位置合わせ精度が必要になる。本願はこれらを向上す
るものである。 【構成】 ドレインライン(43)と補助容量電極(3
3)の交差部からドレインライン(43)とゲートライ
ン(32)の交差部に渡り、a−Si、SiNXおよび
+a−Siを一体で形成し、この交差部間でドレイン
ラインがゲート絶縁膜(35)と接触しない構造にして
いる。また補助容量電極(33)の内側側辺より遮光膜
の開口部(44)を内側に設定し、対向基板の貼り合わ
せ精度を軽減した。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、液晶表示装置に関し、
特に信号の遅延防止、対向基板の位置合わせ精度の向上
および開口率の向上を達成した液晶表示装置に関するも
のである。
【0002】
【従来の技術】近年、AVメディアの普及、多様化に伴
い、高画質・大画面が指向されている。特にクリアビジ
ョン、ハイビジョンの実験放送が始まり、益々特性の優
れた液晶表示装置が要求されている。液晶パネルは、2
枚のガラス基板間に液晶が注入されたものであり、一方
の基板には、図3の如きセルがマトリックス状に配置さ
れている。
【0003】先ずガラス基板上には、一点鎖線で示すゲ
ートライン(71)が左右に複数本設けられ、このライ
ン(71)と一体でゲート(72)が設けられている。
また後述する表示電極(73)と一部を重畳して補助容
量と成る補助容量ライン(74)が、一点鎖線で左右に
延在されている。これらの上層には、ゲート絶縁膜を介
して、a−Si,N+型a−SiおよびITOより成る
表示電極が形成されている。ここでは、TFT(75)
が2つ有るため、前記ゲート(72)上に、点線のよう
に2ケ所a−Si層(76)が設けられ、点線で示す半
導体保護膜(77)を介して、更に、点線で示すN+
a−Si層(78)が設けられている。また2点鎖線で
示す表示電極(73)は、ゲートライン(71)、ドレ
インライン(79)および補助容量ライン(74)で囲
まれて設けられている。この表示電極(73)は、前記
TFT(75)のソース領域に対応するN+型a−Si
層(78)上から延在されるソース電極(80)と電気
的に接続されている。一方、前記TFT(75)のドレ
イン領域に対応するN+型a−Si層(78)にドレイ
ン電極(81)が設けられ、このドレイン電極(81)
と一体で成るドレインライン(79)が設けられてい
る。更には、パッシベーション膜を介して、または直接
全面に配向膜が設けられている。
【0004】一方、対向基板上には、遮光膜、対向電極
および配向膜が設けられ、両基板間に液晶が注入されて
液晶パネルと成る。
【0005】
【発明が解決しようとする課題】以上の構成において遮
光膜は、図3の短い斜線で示された領域が開口されてい
る。前述のように一般に遮光膜は対向基板上に形成され
ているので、この開口部が小さく、しかも数多く形成さ
れると、この遮光膜と表示電極の位置合わせが非常に難
しくなる欠点があった。しかも対向基板の位置合わせ精
度により、遮光膜の開口部にマージンが必要となり、開
口率を低下する問題があった。
【0006】一方、ドレインライン(79)とゲートラ
イン(71)の交点、ドレインラインと隣接する別のセ
ルの補助容量ライン(74)の交点には、実線の4角形
で示すようにa−Si層とN+a−Si層が別々に形成
されていた。図4は、ここの断面図であり、B−B線に
対応する領域である。高密度、微小セルになるとゲート
ライン(71)と補助容量ライン(74)は、益々近接
し、ドレインラインと補助容量ラインの交点と、ドレイ
ンラインとゲートラインの交点の間には、ドレインライ
ンを上層の電極、ゲート絶縁層を誘電体とするコンデン
サが形成され、信号の遅延が生ずる問題があった。
【0007】
【課題を解決するための手段】本発明は前述の課題に鑑
みて成され、透明な絶縁性基板(30)上に形成された
ゲート(31)と一体のゲートライン(32)と、この
ゲートラインと実質的に平行に配置された補助容量電極
(33)と一体の補助容量ライン(34)と、前記絶縁
性基板(30)全面に設けられたゲート絶縁層(35)
と、前記ゲートを一構成とするスイッチング素子領域に
形成されたノンドープの第1の非単結晶シリコン膜(3
9)と、この第1の非単結晶シリコン膜上に積層された
+型に不純物がドープされた第2の非単結晶シリコン
膜(40)と、前記スイッチング素子のソース領域とな
る前記第2の非単結晶シリコン膜から延在されたソース
電極(41)と電気的に接続された表示電極(37)
と、前記スイッチング素子のドレイン領域となる前記第
2の非単結晶シリコン膜から延在されたドレイン電極
(42)と一体のドレインライン(43)とを有する液
晶表示装置において、前記ゲートライン(32)とドレ
インライン(43)の交差部から前記補助容量ライン
(34)とドレインライン(43)の交差部に渡り、前
記第1の非単結晶シリコン膜(39)および前記第2の
非単結晶シリコン膜(40)を連続して設けらることで
解決するものである。
【0008】また透明な第1の絶縁性基板(30)上に
形成されたゲート(31)と一体のゲートライン(3
2)と、このゲートラインと実質的に平行に配置され、
補助容量電極(33)と一体の補助容量ライン(34)
と、前記第1の絶縁性基板(30)全面に設けられたゲ
ート絶縁層(35)と、前記ゲートを一構成とするスイ
ッチング素子領域に形成されたノンドープの第1の非単
結晶シリコン膜(39)と、この第1の非単結晶シリコ
ン膜上に積層されたN+型に不純物がドープされた第2
の非単結晶シリコン膜(40)と、前記スイッチング素
子のソース領域となる前記第2の非単結晶シリコン膜か
ら延在されたソース電極(41)と電気的に接続された
表示電極(37)と、前記スイッチング素子のドレイン
領域となる前記第2の非単結晶シリコン膜から延在され
たドレイン電極(42) と一体のドレインライン(4
3)と、前記第1の絶縁性基板全面に形成された配向膜
と、前記第1の絶縁性基板と対向する位置に配置される
透明な絶縁性基板と、この絶縁性基板上に形成された遮
光膜と、この遮光膜上に形成された対向電極と、この対
向電極上に形成された配向膜と、前記第1の絶縁性基板
と前記第2の絶縁性基板との間にスペーサを介在し、こ
の間隙に注入された液晶とを有する液晶表示装置におい
て、前記補助容量電極(33)を、遮光材料で形成し、
表示電極(37)の少なくとも1辺に重畳することで解
決するものである。
【0009】
【作用】補助容量ラインからゲートラインにわたり形成
されるa−Si層は、遮光膜で覆われているので、絶縁
性を示し、しかもSiNX膜がさらに形成されているの
で、ドレインラインと補助容量ライン、ドレインライン
とゲートラインで構成する容量は、ゲート絶縁膜、a−
Si層およびSiNX層となり、この容量値は小さくな
り、容量による信号遅延を従来よりも小さくできる。
【0010】また補助容量ラインは、遮光金属で形成さ
れており、しかも表示電極と同じ基板上に形成されてい
るので、通常の半導体技術により精度良く位置決めがで
き、補助容量電極で規定される表示領域を広げることが
できる。一方、遮光膜の開口部は、補助容量電極の内側
のラインより外側に、および補助容量電極の外側のライ
ンより内側に形成すればよく、遮光膜の開口部の位置合
わせ精度に余裕が形成される。従って遮光膜の開口部の
位置合わせ精度を考えて、マージンをとり、開口面積を
小さくする必要がないので、開口率を向上することがで
きる。
【0011】
【実施例】以下に本発明の実施例を説明する。図1は、
本発明の平面図であり、図2は、図1のA−A線におけ
る断面図である。先ず透明な絶縁性基板(30)上に形
成された複数のゲート(31)、このゲート(31)と
一体の複数のゲートライン(32)、複数の補助容量電
極(33)およびこの補助容量電極(33)と一体の複
数の補助容量ライン(34)と、前記ゲート(32)、
ゲートライン(31)、補助容量電極(33)および補
助容量ライン(34)を覆うゲート絶縁層(35)とが
ある。
【0012】ゲートライン(32)およびゲート(3
1)は、一点鎖線で示され、約1500ÅのCrで構成
されている。ゲートライン(31)は、左右に延在し、
下方にゲート(32)が一体で設けられている。補助容
量ライン(34)は、左右に一点鎖線で示され、約15
00ÅのCrより成っており、右隣のセルに対応するド
レインライン(36)の近傍から上方へ突出し更に左へ
曲折している。後述する表示電極(37)の3辺の周囲
を覆うことになる。またゲート(31)の下側でも若干
であるが突出部(38)を形成し、残りの1辺を若干覆
っている。
【0013】前記補助容量電極(33)は、前記表示電
極(37)と重畳する部分を言い、この補助容量電極を
ガラス基板(30)の一端から他端まで一体で構成した
ものが補助容量ライン(34)となる。更には基板(3
0)全面を覆うSiNxより成るゲート絶縁層(35)
が設けられている。また図3と同様に、前記ゲート(3
2)に対応する前記ゲート絶縁層(35)上に積層され
た不純物がドープされていない非単結晶シリコン膜(3
9)と、前記ゲート(31)を一構成とするスイッチン
グ素子(TFT)のソース領域およびドレイン領域に対
応する非単結晶シリコン膜(39)上に形成された不純
物がドープされた非単結晶シリコン膜(40)と、前記
TFTに近接して設けられ、前記補助容量電極(33)
と周辺が重畳された表示電極(37)とがある。
【0014】ここで不純物がドープされていない非単結
晶シリコン膜(39)は、ゲート(31)上に活性層と
して設けられ、ゲート(31)よりも幅の広い領域に、
約1000Åの厚さのa−Siで設けられて成してい
る。また実線Dで囲まれた領域に、一体で形成されてい
る。図3の様に点線で示すSiNxより成る半導体保護
膜が同様に、約2500Åの厚さで形成され、TFTの
特性劣化を防止している。前述のa−Siと同様に実線
Eで囲まれた領域に、一体で形成されている。
【0015】この半導体保護膜上に一部が重畳され、前
記活性層(39)と重畳する不純物がドープされた非単
結晶シリコン膜(40)が設けられ、ここでは約500
ÅのN+型のa−Siが設けられている。しかも前述と
同様に実線Dで囲まれた領域に、一体で形成されてい
る。また表示電極(37)は、2点鎖線で示され、約1
000ÅのITOより成っている。
【0016】最後に、ソース領域に対応する不純物がド
ープされた非単結晶シリコン膜(40)と前記表示電極
(37)を電気的に接続するソース電極(41)と、前
記ドレイン領域に対応する不純物がドープされた非単結
晶シリコン膜(40)と電気的に接続されたドレイン電
極(42)およびこのドレイン電極(42)と一体のド
レインライン(43)とがある。
【0017】ソース電極(41)、ドレイン電極(4
2)およびドレインライン(43)は、実線で示されて
おり、約1000ÅのMoと約7000ÅのAlの積層
体で成っている。またソース電極(41)は、ITOと
接続しており、ドレインライン(43)は、ドレイン電
極(42)と一体で上下に延在されている。更には、全
面にパシベイション層を介して配向膜が設けられてい
る。
【0018】一方、前記透明な絶縁性基板(30)と対
向する透明な絶縁性基板上には、遮光膜、対向電極およ
び配向膜が設けられている。また遮光膜は、斜め点線で
囲まれた領域(44)を露出する様に設けられ、配向膜
よりも上層に設けられる。ここでは表示電極(37)の
周辺が重畳されるように遮光膜が設けられており、この
斜め点線で囲まれた領域が表示領域となる。
【0019】本発明の第1の特徴は、ドレインラインと
補助容量ラインの交差部からドレインラインと隣接セル
のゲートラインの交差部に渡り一体で、実線DおよびE
のように形成されたa−Si、SiNXおよびN+a−S
iにある。3層で形成されているため、この交差部に形
成されたゲート絶縁膜に欠陥やピンホールが形成されて
も耐圧の低下や短絡発生を防止できる。しかも図2に示
すようにこの3層は、それぞれ交差部間に一体でなるた
めに、図4の如く、直接ドレインラインがゲート絶縁膜
と接触してしないので、ドレインラインと補助容量電
極、ドレインラインとゲートライン間で生じる容量を小
さくできる。従って信号の遅延を防止できる。
【0020】本発明の第2の特徴は、対向基板と組み合
わせたとき、遮光材料で形成された補助容量電極(3
3)を表示電極の少なくとも1辺と重畳させ、表示領域
が補助容量電極(33)の内側の側辺で決定させること
にある。表示電極(37)と補助容量電極(33)は、
同じ基板(30)内で形成されるので、位置精度は、対
向基板と基板(30)の位置合わせ精度より遥かに高い
精度で形成できる。従って補助容量電極で規定される表
示領域は、ホトリソグラフィの精度で、開口面積を広げ
ることができる。
【0021】一方、対向基板の遮光膜の開口部(44)
は、3辺に渡り補助容量電極(33)の内側側辺より外
側に形成されている。従って本液晶表示装置の表示領域
は、遮光膜の開口部でなく、補助容量電極(33)の内
側側辺で決定される。そのため対向基板の位置合わせ精
度は、補助容量電極(33)の内側側辺から外側側辺の
間に配置すればよく、従来よりラフにできる。
【0022】
【発明の効果】以上の説明からも明らかな如く、ドレイ
ンラインと補助容量電極の交差部からドレインラインと
隣接するセルのゲートラインの交差部に渡り一連で耐圧
向上のa−Si、N+a−Siおよびこの間にSiNX
が形成されており、従来の容量値より寄生容量の値が小
さく形成でき、信号の遅延を防止できる。
【0023】また本液晶表示装置の開口部は、遮光膜で
決定されず、表示電極と一緒の基板に形成されている補
助容量電極で決定される。従ってこの基板と対向基板の
貼り合わせ精度は、高い精度を必要とせず、遮光膜の開
口部は補助容量電極の内側の側辺より外側に形成されて
いればよく、対向基板がずれて開口部が犠牲になること
がない。
【図面の簡単な説明】
【図1】本発明の液晶表示装置の平面図である。
【図2】図1のA−A線における断面図である。
【図3】従来の液晶表示装置の平面図である。
【図4】図3のB−B線における断面図である。
【符号の説明】
31: ゲート 32: ゲートライン 33: 補助容量電極 34: 補助容量ライン 35: ゲート絶縁膜 37: 表示電極 39: a−Si層 40: N+a−Si層 43: ドレインライン 44: 遮光膜の開口部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 透明な絶縁性基板上に形成されたゲート
    と一体のゲートラインと、このゲートラインと実質的に
    平行に配置された補助容量電極と一体の補助容量ライン
    と、前記絶縁性基板全面に設けられたゲート絶縁層と、
    前記ゲートを一構成とするスイッチング素子領域に形成
    されたノンドープの第1の非単結晶シリコン膜と、この
    第1の非単結晶シリコン膜上に積層されたN+型に不純
    物がドープされた第2の非単結晶シリコン膜と、前記ス
    イッチング素子のソース領域となる前記第2の非単結晶
    シリコン膜から延在されたソース電極と電気的に接続さ
    れた表示電極と、前記スイッチング素子のドレイン領域
    となる前記第2の非単結晶シリコン膜から延在されたド
    レイン電極と一体のドレインラインとを有する液晶表示
    装置において、 前記ゲートラインとドレインラインの交差部から前記補
    助容量ラインとドレインラインの交差部に渡り、前記第
    1の非単結晶シリコン膜および前記第2の非単結晶シリ
    コン膜が連続して設けられることを特徴とした液晶表示
    装置。
  2. 【請求項2】 前記ゲートラインとドレインラインの交
    差部から前記補助容量ラインとドレインラインの交差部
    に渡り、前記第1の非単結晶シリコン膜と前記第2の非
    単結晶シリコン膜の間に半導体保護膜が積層される請求
    項1記載の液晶表示装置。
  3. 【請求項3】 透明な第1の絶縁性基板上に形成された
    ゲートと一体のゲートラインと、このゲートラインと実
    質的に平行に配置され、補助容量電極と一体の補助容量
    ラインと、前記第1の絶縁性基板全面に設けられたゲー
    ト絶縁層と、前記ゲートを一構成とするスイッチング素
    子領域に形成されたノンドープの第1の非単結晶シリコ
    ン膜と、この第1の非単結晶シリコン膜上に積層された
    +型に不純物がドープされた第2の非単結晶シリコン
    膜と、前記スイッチング素子のソース領域となる前記第
    2の非単結晶シリコン膜から延在されたソース電極と電
    気的に接続された表示電極と、前記スイッチング素子の
    ドレイン領域となる前記第2の非単結晶シリコン膜から
    延在されたドレイン電極と一体のドレインラインと、前
    記第1の絶縁性基板全面に形成された配向膜と、前記第
    1の絶縁性基板と対向する位置に配置される透明な絶縁
    性基板と、この絶縁性基板上に形成された遮光膜と、こ
    の遮光膜上に形成された対向電極と、この対向電極上に
    形成された配向膜と、前記第1の絶縁性基板と前記第2
    の絶縁性基板との間にスペーサを介在し、この間隙に注
    入された液晶とを有する液晶表示装置において、 前記補助容量電極は、遮光材料で形成され、表示電極の
    少なくとも1辺と重畳することを特徴とした液晶表示装
    置。
JP31471091A 1991-11-28 1991-11-28 液晶表示装置 Pending JPH05150262A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31471091A JPH05150262A (ja) 1991-11-28 1991-11-28 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31471091A JPH05150262A (ja) 1991-11-28 1991-11-28 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH05150262A true JPH05150262A (ja) 1993-06-18

Family

ID=18056630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31471091A Pending JPH05150262A (ja) 1991-11-28 1991-11-28 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH05150262A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0887025A (ja) * 1994-09-16 1996-04-02 Casio Comput Co Ltd アクティブマトリックスパネル
US6124903A (en) * 1998-08-28 2000-09-26 Sony Corporation Liquid crystal display device
US8772752B2 (en) 2011-05-24 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS635378A (ja) * 1986-06-25 1988-01-11 シャープ株式会社 アクテイブ・マトリクス基板
JPH0263020A (ja) * 1988-08-30 1990-03-02 Toshiba Corp アクティブマトリクス型液晶表示素子
JPH0359518A (ja) * 1989-07-28 1991-03-14 Hitachi Ltd 表示装置
JPH03100626A (ja) * 1989-09-14 1991-04-25 Toshiba Corp アクティブマトリクス型液晶表示素子
JPH03239229A (ja) * 1990-02-16 1991-10-24 Sharp Corp アクティブマトリクス液晶表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS635378A (ja) * 1986-06-25 1988-01-11 シャープ株式会社 アクテイブ・マトリクス基板
JPH0263020A (ja) * 1988-08-30 1990-03-02 Toshiba Corp アクティブマトリクス型液晶表示素子
JPH0359518A (ja) * 1989-07-28 1991-03-14 Hitachi Ltd 表示装置
JPH03100626A (ja) * 1989-09-14 1991-04-25 Toshiba Corp アクティブマトリクス型液晶表示素子
JPH03239229A (ja) * 1990-02-16 1991-10-24 Sharp Corp アクティブマトリクス液晶表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0887025A (ja) * 1994-09-16 1996-04-02 Casio Comput Co Ltd アクティブマトリックスパネル
US6124903A (en) * 1998-08-28 2000-09-26 Sony Corporation Liquid crystal display device
US8772752B2 (en) 2011-05-24 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
KR100905409B1 (ko) 액정표시장치 및 그 제조방법
US6259200B1 (en) Active-matrix display apparatus
JP3307181B2 (ja) 透過型表示装置
JP3918412B2 (ja) 薄膜半導体装置及び液晶表示装置とこれらの製造方法
US8045072B2 (en) Liquid crystal display device
JPH0691252B2 (ja) 薄膜トランジスタアレイ
JP2002277889A (ja) アクティブマトリクス型液晶表示装置
US7554618B2 (en) Liquid crystal display device having crosstalk preventing structure
WO2011030583A1 (ja) 液晶表示装置及びその製造方法
JPS6045219A (ja) アクテイブマトリクス型表示装置
JPH05313197A (ja) アクティブマトリクス基板
JP4646539B2 (ja) 液晶表示装置とその製造方法
JPH0990425A (ja) 表示装置
JP3748137B2 (ja) 液晶表示装置
JPH1010581A (ja) 表示装置
JPH05150262A (ja) 液晶表示装置
JPH06160901A (ja) 液晶表示装置
JP4946250B2 (ja) 液晶表示装置
JPH06148681A (ja) 液晶表示装置
JPH09101543A (ja) アクティブマトリクス型液晶表示装置
JPH06160900A (ja) 液晶表示装置
JPH06130416A (ja) 液晶表示装置
JPH05119332A (ja) 液晶表示装置
KR100767356B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
JPH06250219A (ja) 液晶表示装置