JPH0514985A - デイジタル交換機 - Google Patents

Abstract

(57)【要約】 【目的】複数の入ハイウェイのフレームの位相が異なる
場合にも、ソフトウェアの変更やデータベースの作成を
要することなく交換動作を行うことのできるディジタル
交換装置を提供する。 【構成】複数の入ハイウェイ上のそれぞれのタイムスロ
ットに対応した出力を発生するカウンタを設け、このカ
ウンタの出力をマルチプレクサで多重化して、入ハイウ
ェイ上のタイムスロット番号と一致した通話メモリライ
トアドレスを生成する。これにより、各入ハイウェイの
フレームの位相が異なる場合でも交換動作を実行するよ
うにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は時分割交換方式を用い
たディジタル交換機に関する。

【０００２】

【従来の技術】従来のこの種装置としては、例えば図５
に示すものが知られている。

【０００３】いま、同図を参照しながらその内容を説明
すると、複数の入ハイウェイＨＷ０，ＨＷ１，…ＨＷａ
上のタイムスロットデータは、シリアル／パラレル変換
回路４に入力されることによってシリアル／パラレル変
換されるとともに多重化され、タイムスロットデータｂ
として通話メモリ１に出力される。このタイムスロット
データｂは、アドレスカウンタ３からに出力される上記
入ハイウェイＨＷ０，ＨＷ１，…ＨＷａのタイムスロッ
ト番号に一致した通話メモリライトアドレス信号ｈによ
り通話メモリ１中に書込まれる。

【０００４】また、アドレスカウンタ３からは、出ハイ
ウェイのタイムスロットデータｃに一致した制御メモリ
リードアドレスｅが出力され、制御メモリ２はこの制御
メモリリードアドレスｅに対応して通話メモリリードア
ドレスｄを出力し、これによって、通話メモリ１から出
ハイウェイに、タイムスロットデータｃが読み出され
る。

【０００５】このように、通話メモリ１へのタイムスロ
ットデータの書込み、および読出しが行なわれ、制御メ
モリ２の内容を制御信号ｉによって書き換えることによ
り任意の交換動作が行なわれる。なお、この例では、タ
イムスロットデータｂおよびｃのビット数はｇとされて
いる。

【０００６】しかしながら、上記の如き従来装置にあっ
ては、アドレスカウンタ３から入ハイウェイＨＷ０，Ｈ
Ｗ１，…ＨＷａに対応した通話メモリライトアドレスｈ
を出力することによって、通話メモリ１へのタイムスロ
ットデータの書込みが行なわれているので、各入ハイウ
ェイＨＷ０，ＨＷ１，…ＨＷａのフレームの位相が一致
し、かつ多重化されたパラレルタイムスロットデータｂ
の多重度が２のベキ乗である場合に限ってタイムスロッ
トデータの書込みおよび読出しが可能になる。いまこれ
を図６〜図８に基いて説明すると、ａ＝３で、入ハイウ
ェイＨＷ０，ＨＷ１，ＨＷ２，ＨＷ３がある場合、１ス
ロットの占有ビット数をｇとして、図６に示す如く、入
ハイウェイＨＷ０のフレーム（タイムスロット番号０〜
７）、入ハイウェイＨＷ１のフレーム（タイムスロット
番号８〜１５）、入ハイウェイＨＷ２のフレーム（タイ
ムスロット番号１６〜２３）、入ハイウェイＨＷ３のフ
レーム（タイムスロット番号２４〜３１）の位相が一致
し、かつ図７に示す如く、多重化されたパラレルタイム
スロットデータｂの多重度が２⁵（＝３２）の場合にの
み、図８に示す如く、バイナリカウンタ出力Ｃ1 〜Ｃ5
を入れ換えることによって、図７に示したタイムスロッ
トデータｂのタイムスロット番号と一致した通話メモリ
ライトアドレスｈを生成することができ、これにより交
換動作の前提である通話メモリのアドレスと入ハイウェ
イのタイムスロット番号とを一致させている。

【０００７】従って、従来装置では、例えば図２に示す
如く、入ハイウェイＨＷ０〜ＨＷ３のフレームの位相が
一致しない場合には、入ハイウェイ信号中に含まれるタ
イムスロットの番号と通話メモリのアドレスとを一致さ
せることができず、交換動作ができなかった。

【０００８】また、上記不具合を解決すべく、予め通話
メモリのアドレスに対応するタイムスロット番号をデー
タとして装置内のデータベースに記憶させ、該データを
参照しながらソフトウェア処理を行い、交換動作を行な
う方法もあるが、この場合はソフトウェアの大幅な変更
を必要とし、またデータベースの作成はタイムスロット
数が多い程多大な時間がかかり、コストの増大および商
品性の低下をもたらすという不具合があった。

【０００９】

【発明が解決しようとする課題】上述の如く、従来装置
では各入ハイウェイのフレームが一致していない場合に
交換動作を行うには、ソフトウェアの大幅な変更を必要
とし、またデータベースの作成が必要であり、コストの
増大および商品性の低下をもたらすという不具合があっ
た。

【００１０】そこで、この発明は、複数の入ハイウェイ
のフレームの位相が異なる場合にも、ソフトウェアの変
更やデータベースの作成を要することなく交換動作を行
うことのできるディジタル交換装置を提供することを目
的とする。

【００１１】

【課題を解決するための手段】この発明は、上記目的を
達成するために、タイムスロットデータを記憶する通話
メモリと、この通話メモリへ与える通話メモリリードア
ドレスをデータとして格納する制御メモリと、この制御
メモリへ出ハイウェイのタイムスロットに対応する制御
メモリリードアドレスを与えるアドレスカウンタと、複
数の入ハイウェイ上のタイムスロットシリアルデータを
パラレルデータに変換するとともに多重化するシリアル
／パラレル変換回路と、前記複数の入ハイウェイ上のそ
れぞれのタイムスロットに対応したカウンタ出力を発生
するカウンタと、このカウンタ出力を多重化して通話メ
モリライトアドレスとして前記通話メモリに供給するマ
ルチプレクサとを具備したことを特徴とする。

【００１２】

【作用】複数の入ハイウェイ上のそれぞれのタイムスロ
ットに対応した出力を発生するカウンタの出力をマルチ
プレクサで多重化して、入ハイウェイ上のタイムスロッ
ト番号と一致した通話メモリライトアドレスを生成す
る。これにより、各入ハイウェイのフレームの位相が異
なる場合でも交換動作を実行することができる。

【００１３】

【実施例】以下、本発明を図面に基いて説明する。

【００１４】図１は、本発明の好適な一実施例を示すブ
ロック図である。なお、図１において、図５に示した従
来装置の同様の機能を果たす部分には説明の便宜上、図
１の同一の符号を付する。

【００１５】まず、構成を説明すると、通話メモリ１は
タイムスロットデータを格納する。シリアル／パラレル
変換回路４は、複数の入ハイウェイＨＷ０，ＨＷ１，…
ＨＷａに含まれるタイムスロットをシリアルデータから
パラレルデータに変換し、かつ多重化する。制御メモリ
２は、通話メモリ１からタイムスロットを読み出す場合
に使用される通話メモリリードアドレス２を格納する。
アドレスカウンタ３は、通話メモリ１から出力される出
ハイウェイのタイムスロットデータｃのタイムスロット
番号に対応した制御メモリリードアドレスを制御メモリ
２に供給する。カウンタ５は各入ハイウェイＨＷ０〜Ｈ
Ｗａに対応したカウンタ出力ＣＯ０〜ＣＯａを出力す
る。マルチプレクサ６は、上記カウンタ出力を多重化し
て、通話メモリライトアドレスｆを通話メモリ１に供給
する。

【００１６】以上がこの実施例の構成である。

【００１７】次にこの実施例の動作を説明する。

【００１８】いま、図２に示す如く、ａ＝３として、４
つの入ハイウェイＨＷ０〜ＨＷ３上のデータがフレーム
の位相が異なるとする。この４つの入ハイウェイＨＷ０
〜ＨＷ３上のデータはシリアル／パラレル変換回路４
で、シリアルパラレル変換され、かつ多重化され、図３
に示すｇビットのシリアルタイムスロットデータｂとし
て通話メモリ１に加えられる。

【００１９】また、カウンタ５は図４に示す如く、各入
ハイウェイＨＷ０〜ＨＷ３のタイムスロット番号に対応
するカウンタ出力ＣＯ０〜ＣＯ３を出力する。このカウ
ンタ５の出力ＣＯ０〜ＣＯ３はマルチプレクサ６で多重
化され、図４に示す如く、図３に示したパラレルタイム
スロットデータｂのタイムスロット番号と並びが一致し
た通話メモリライトアドレスｆを生成し、これを通話メ
モリ１に加える。これにより、通話メモリ１中には、入
ハイウェイＨＷ０〜ＨＷ３のタイムスロット番号と一致
したアドレスに、各タイムスロットデータが書込まれる
ことになる。

【００２０】一方、アドレスカウンタ３からは、出ハイ
ウェイのタイムスロット番号に対応した制御メモリリー
ドアドレスｅが出力され、この制御メモリリードアドレ
スｅは制御メモリ２に加えられる。これにより、制御メ
モリ２からは通話メモリリードアドレスｄが読み出さ
れ、これが通話メモリ１に供給され、これによって通話
メモリ１からのタイムスロットデータの読出しが行なわ
れることになる。

【００２１】以上の動作により、通話メモリ１へのタイ
ムスロットデータの書き込みおよび読み出しが行われ、
制御メモリ２の内容を制御信号ｉで書換えることで、所
望の交換動作を行うことができる。

【００２２】このような構成によると、複数の入ハイウ
ェイＨＷ０〜ＨＷａのフレームの位相が異なる場合で
も、交換動作が実行でき、また、従来の如く、ソフトウ
ェアの変更処理やデータベースを作成することなく、低
コストのディジタル交換機を得ることができる。

【００２３】

【発明の効果】以上説明したようにこの本発明によれ
ば、複数の入ハイウェイ上のそれぞれのタイムスロット
に対応した出力を発生するカウンタの出力をマルチプレ
クサで多重化して、入ハイウェイ上のタイムスロット番
号と一致した通話メモリライトアドレスを生成している
ので、複数の入ハイウェイ信号のフレームの位相が異な
る場合でも、交換動作が実行でき、従来の如く、ソフト
ウェアの変換処理やデータベースを別途作成する必要も
なく、低コストにこの種装置を得ることができるという
効果を有する。

【図面の簡単な説明】

【図１】この発明の好適な一実施例を示すブロック図。

【図２】複数の入ハイウェイのフレームの位相が異なる
場合の説明図。

【図３】図１の実施例におけるパラレルデータのタイム
スロット説明図。

【図４】図２に示したカウンタの出力および、このカウ
ンタ出力をマルチプレクサで多重化して形成した通話メ
モリライトアドレスの説明図。

【図５】従来例におけるディジタル交換機の構成を示す
ブロック図。

【図６】入ハイウェイ信号のフレームの位相が一致して
いる場合の説明図。

【図７】パラレルデータが含まれるタイムスロット信号
の説明図。

【図８】５ビットのバイナリカウンタ出力および、から
バイナリカウンタ出力から形成される通話メモレライト
アドレスの説明図。

【符号の説明】

１ 通話メモリ ２ 制御メモリ ３ アドレスカウンタ ４ シリアル／パラレル変換回路 ５ カウンタ ６ マルチプレクサ

Claims (1)

1. 【特許請求の範囲】 【請求項１】タイムスロットデータを記憶する通話メモ
   リと、この通話メモリへ与える通話メモリリードアドレ
   スをデータとして格納する制御メモリと、 この制御メモリへ出ハイウェイのタイムスロットに対応
   する制御メモリリードアドレスを与えるアドレスカウン
   タと、 複数の入ハイウェイ上のタイムスロットシリアルデータ
   をパラレルデータに変換するとともに多重化するシリア
   ル／パラレル変換回路と、 前記複数の入ハイウェイ上のそれぞれのタイムスロット
   に対応したカウンタ出力を発生するカウンタと、 このカウンタ出力を多重化して通話メモリライトアドレ
   スとして前記通話メモリに供給するマルチプレクサとを
   具備したことを特徴とするディジタル交換機。