KR960042290A - 컴퓨터의 입/출력 컴피그레이션 셋팅시스템 및 방법 - Google Patents

컴퓨터의 입/출력 컴피그레이션 셋팅시스템 및 방법 Download PDF

Info

Publication number
KR960042290A
KR960042290A KR1019950011773A KR19950011773A KR960042290A KR 960042290 A KR960042290 A KR 960042290A KR 1019950011773 A KR1019950011773 A KR 1019950011773A KR 19950011773 A KR19950011773 A KR 19950011773A KR 960042290 A KR960042290 A KR 960042290A
Authority
KR
South Korea
Prior art keywords
input
addresses
output
output base
address
Prior art date
Application number
KR1019950011773A
Other languages
English (en)
Other versions
KR0147476B1 (ko
Inventor
이동훈
Original Assignee
문정환
Lg 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체 주식회사 filed Critical 문정환
Priority to KR1019950011773A priority Critical patent/KR0147476B1/ko
Publication of KR960042290A publication Critical patent/KR960042290A/ko
Application granted granted Critical
Publication of KR0147476B1 publication Critical patent/KR0147476B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/063—Address space extension for I/O modules, e.g. memory mapped I/O
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Programmable Controllers (AREA)
  • Stored Programmes (AREA)

Abstract

본 발명은 점프레스 구성에 관한 것으로, 특히 인풋/아웃풋 베이스 셋팅에 적당하도록 한 점프레서 구성에서의 인풋/아웃풋 베이스 셋팅 방법 및 장치에 관한 것이다.
종래에는 카드 수준에서 조절기 외부에 점프를 사용하여 그 카드의 구성을 셋팅하는 방법이 있고 또 다른 방법으로는 조절기 외부에 이이피롬을 사용하여 조절기가 필요로 하는 구성 데이터를 미리 저장하여 구성을 셋팅하는 사용자가 필요에 따라 변경시키는 방법이다.
본 발명에서 점프레스 구성에서 인풋/아웃풋 베이스 셋팅을 별도의 소프트웨어 없이 사용 가능하며, 비트의 수나 레기스터 수를 복수개로 변경해 사용할 수 있는 더미 저장기, 제어 및 주소 발생기, 비교기, 구성 저장기로 구성된 점프레스 구성에서의 인풋/아웃풋 베이스 셋팅 방법 및 장치에 관한 것이다.

Description

컴퓨터의 입/출력 컴피그레이션 셋팅시스템 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 구성도, 제5도는 본 발명의 시간 흐름도.

Claims (4)

  1. 일 메모리에 복수개의 인풋/아웃풋 베이스 어드레스를 기록하는 스텝: 상기 인풋/아웃풋 베이스 어드레스와 동일 개수의 시스템 엘레멘트들에 임의의 순서로 상기 인풋/아웃풋 베이스 어드레스를 하나씩 기록하는 스텝; 상기 메모리에 기록된 인풋/아웃풋 베이스 어드레스들을 임의의 순서로 하나씩 리드하고 상기 메모리들의 어드레스와 상기 시스템 엘레먼트들에 기록된 어드레스들 또한 임의의 순서로 하나씩 리드하여 이들을 서로 비교하는 스텝; 상기 어드레스와 동일 개수의 식별 번호 데이터를 하나씩 만드는 스텝; 그리고, 상기 비교 스텝에서 리드된 두 어드레스가 일치되는 경우에만 그 해당 시스템 엘레먼트에 상기 발생된 식별 번호 데이터를 차례로 부여하는 스텝을 구비함을 특징으로 하는 점프레스 구성의 인풋/아웃풋 베이스 셋팅 방법.
  2. 메모리에 복수개의 인풋/아웃풋 베이스 어드레스를 저장하고 저장된 각 어드레스와 각 시스템 엘레먼트들에 기록된 어드레스가 서로 일치할 때 그 어드레스를 출력하는 더미 저장기와; 리드를 관할하는 인풋/아웃풋 리드 니게이션신호, 시스템 제어 수단 또는 시스템 엘레먼트들로부터의 마스터른 신호의 시스템 어드레스를 입력받고 상기 더미 저장기의 출력을 제어하고 인풋/아웃풋 베이스 어드레스를 결정하는 결과 데이터를 출력하는 제어 및 주소 발생기와; 상기 제어 및 주소 발생기의 제어에 의해 상기 메모리로부터 출력되는 어드레스와 시스템 엘레먼트들에 기록된 어드레스가 동일할 때 선택 신호를 출력하는 비교기와; 그리고, 상기 비교기로부터 선택 신호가 출력될 때 결과 데이터를 입력하고 그 결과 데이터에 따라 해당 시스템 엘레먼트를 선택하는 어드레스를 출력하는 구성 저장기로 이루어지는 것을 특징으로 하는 인풋/아웃풋 베이스 셋팅 장치.
  3. 제2항에 있어서, 별도의 소프트웨어가 필요치 않는 상기 메모리로부터 상기 마스터른(MASTERN) 신호를 제공하는 일 하드웨어로 구비됨을 특징으로 하는 인풋/아웃풋 베이스 셋팅 장치.
  4. 제2항에 있어서, 별도의 소프트웨어가 필요치 않도록 상기 더미 저장기는 일 하드웨어를 구비하는 것을 특징으로 하는 인풋/아웃풋 베이스 셋팅 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950011773A 1995-05-12 1995-05-12 컴퓨터의 입/출력 컨피그레이션 셋팅 시스템 및 방법 KR0147476B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950011773A KR0147476B1 (ko) 1995-05-12 1995-05-12 컴퓨터의 입/출력 컨피그레이션 셋팅 시스템 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950011773A KR0147476B1 (ko) 1995-05-12 1995-05-12 컴퓨터의 입/출력 컨피그레이션 셋팅 시스템 및 방법

Publications (2)

Publication Number Publication Date
KR960042290A true KR960042290A (ko) 1996-12-21
KR0147476B1 KR0147476B1 (ko) 1998-09-15

Family

ID=19414345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950011773A KR0147476B1 (ko) 1995-05-12 1995-05-12 컴퓨터의 입/출력 컨피그레이션 셋팅 시스템 및 방법

Country Status (1)

Country Link
KR (1) KR0147476B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109460813A (zh) * 2018-09-10 2019-03-12 中国科学院深圳先进技术研究院 卷积神经网络计算的加速方法、装置、设备及存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109460813A (zh) * 2018-09-10 2019-03-12 中国科学院深圳先进技术研究院 卷积神经网络计算的加速方法、装置、设备及存储介质
CN109460813B (zh) * 2018-09-10 2022-02-15 中国科学院深圳先进技术研究院 卷积神经网络计算的加速方法、装置、设备及存储介质

Also Published As

Publication number Publication date
KR0147476B1 (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
KR890008850A (ko) 랜덤 억세스 메모리 유니트
KR830009518A (ko) 병렬처리용(竝列處理用)데이터 처리 시스템
KR870010551A (ko) 다이나믹 ram
KR920013462A (ko) 반도체 기억장치
KR900010561A (ko) 듀얼 포트 판독/기입 레지스터 파일 메모리 및 그 구성방법
KR900015434A (ko) 신호 발생회로
KR910014951A (ko) 메모리 시험장치
KR950033858A (ko) 데이타 전송 방법 및 장치
KR870003431A (ko) 데이타 처리장치
KR870011615A (ko) 부분 서입 제어장치
KR880014461A (ko) 논리연산장치
KR960042290A (ko) 컴퓨터의 입/출력 컴피그레이션 셋팅시스템 및 방법
KR910014825A (ko) 데이타 처리 시스템 및 메모리 어레이 테스팅 처리 방법
KR970067382A (ko) 다이나믹 랜덤 억세스 메모리내의 패리티 검사 논리 회로를 위한 방법 및 장치
KR950703188A (ko) 화상 처리 장치 및 방법 및 화상 처리부를 갖고 있는 게임기(Image Processing Device and Method Therefor, and Game Machine Having Image Processing Part)
KR920008672A (ko) 영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 방식
KR950012318A (ko) 인터럽트 정보 발생 장치 및 음성정보처리장치
KR940007678A (ko) 확장용 메모리를 위한 어드레싱장치 및 방법
KR950001477A (ko) 기억 회로
KR950027814A (ko) 디지탈 노래반주 시스템용 플래시 카드
JP3655658B2 (ja) 数値制御装置
SU1575169A1 (ru) Устройство сортировки битов
KR970022776A (ko) 메모리 억세스 장치 및 방법
KR960038621A (ko) 램 테스트를 위한 최적 데이타 발생기
KR930002948A (ko) 블럭읽기 및 쓰기에서의 메모리 엑세스 시간 단축장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130422

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 17

EXPY Expiration of term