KR0147476B1 - 컴퓨터의 입/출력 컨피그레이션 셋팅 시스템 및 방법 - Google Patents

컴퓨터의 입/출력 컨피그레이션 셋팅 시스템 및 방법

Info

Publication number
KR0147476B1
KR0147476B1 KR1019950011773A KR19950011773A KR0147476B1 KR 0147476 B1 KR0147476 B1 KR 0147476B1 KR 1019950011773 A KR1019950011773 A KR 1019950011773A KR 19950011773 A KR19950011773 A KR 19950011773A KR 0147476 B1 KR0147476 B1 KR 0147476B1
Authority
KR
South Korea
Prior art keywords
address
base
configuration
data
addresses
Prior art date
Application number
KR1019950011773A
Other languages
English (en)
Other versions
KR960042290A (ko
Inventor
이동훈
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950011773A priority Critical patent/KR0147476B1/ko
Publication of KR960042290A publication Critical patent/KR960042290A/ko
Application granted granted Critical
Publication of KR0147476B1 publication Critical patent/KR0147476B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/063—Address space extension for I/O modules, e.g. memory mapped I/O
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Programmable Controllers (AREA)
  • Stored Programmes (AREA)

Abstract

본 발명은 컴퓨터의 컨피그레이션(Configuration)을 셋팅하고자 할때 입 출력 베이스(I/O Base) 셋팅에 적합하도록 하는 컴퓨터의 입/출력 컨피그레이션 셋팅(Configuration Setting)시스템 및 방법을 제공하는데 그 목적이 있다.
본 발명에 따른 컴퓨터의 입/출력 컨피그레이션 셋팅시스템은 복수개의 쓰기 신호에 의해 복수개의 I/O 베이스 어드레스를 저장하여 필요시 상기 어드레스를 출력하고, 시스템 카드의 I/O 베이스 어드레스를 제공받아 상기 저장된 어드레스와 합성하는 더미 저장수단과, 다른 복수개의 어드레스 데이타를 반복적으로 입력하여 상기 더미 저장수단에 리드신호를 출력하고, 결과 데이타를 출력하는 제어 및 주소 발생수단과, 상기 더미 저장수단의 합성된 어드레스와 저장된 어드레스를 비교하여 제어신호를 출력하는 비교수단과, 상기 비교수단의 제어신호에 의해 상기 제어 및 주소 발생수단의 결과 데이타를 저장하는 컨프그레이션 저장수단으로 이루어져 컨피그레이션을 셋팅한다. 따라서 I/O 베이스를 점프레스로 셋팅하기 위해 별도의 프로그램(소트프웨어 루틴)이 필요치 않으며, 사용자는 I/O 베이스 셋팅을 위한 별도의 노력이 전혀 필요치 않는 효과가 있다.

Description

컴퓨터의 입/출력 컨피그레이션 셋팅(Configuration Setting)시스템 및 방법
제1도는 종래 기술에 따른 점퍼(Jumper)을 사용한 입/출력 컨피그레이션 셋팅(Configuration Setting) 방법의 구성도.
제2도는 종래 기술에 따른 직렬 이이피롬(Serial EEPROM)소자를 사용한 점프레스(Jumpless)기법으로 입/출력 컨피그레이션 셋팅(Configuration Setting)하는 적용도.
제3도는 종래 기술에 따른 점프레스기법의 입/출력 컨피그레이션 셋팅(Configuration Setting) 방법을 나타낸 플로우 챠트.
제4도는 본 발명에 따른 입/출력 컨피그레이션 셋팅(Configuration Setting)시스템을 나타낸 구성도.
제5도(a)는 제4도의 더미 레지스터의 동작을 나타낸 타이밍도.
제5도(b)는 제4도의 입/출력 컨피그레이션 셋팅(Configuration Setting)시스템의 동작을 나타낸 타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명
16 : 더미 레지스터(Dummy Resister) 17 : 제어 및 주소 발생부
18 : 비교부
19 : 컨피그레이션 레지스터(Configuration Resister)
본 발명은 컴퓨터의 컨피그레이션(Configuration)을 셋팅하고자 할때 입 출력 베이스(I/O Base) 셋팅에 적합하도록 하는 컴퓨터의 입/출력 컨피그레이션 셋팅(Configuration Setting)시스템 및 방법에 관한 것이다.
일반적으로 컴퓨터는 전체 시스템을 제어하고, 통상적인 프로그램을 실해아며, 크게는 중앙처리장치, 입 출력장치, 주기억장치, 주변장치로 나누어지고, 작게는 CPU, MPU, PIO, ROM, RAM, 각종 인터페이스 등으로 나누어지며, 이를 메인 보드(Main Board)라 칭한다.
또한, 상기 메인 보드에 의해 제어되며, 어떤 특정한 프로그램을 실행시키는 주변장치인 서브보드(Subboard)는 예를들면, 각종 카드(Card)로 이루어져 있다.
여기서, 상기 서브보드 또는 카드는, 예를들어 전자 올겐과 같이 음을 소리로 나타내고, 이러한 소리들을 일정한 규격으로 사용자가 곡을 만들어 낼 수 있도록 특정 프로그램을 실행시키는 사운드 카드(Sound Card)와; 수많은 종류의 칼라를 표현할 수 있고, 이러한 칼라로 그림을 그릴 수 있도록 특정 프로그램을 실행시키는 그래픽 카드(Grapic Card)등이 있다.
따라서, 컨피그레이션(Configuration)은 상기와 같은 하드웨어 뿐만 아니라, 그 하드웨어를 연결하고 조작하는 방법과 그 위에서 소프트웨어를 설치하고, 그것이 잘 돌아갈 수 있도록 여러가지의 인자를 조정하는 방법의 조합을 포함한 것이다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 컨피그레이션(Configuration)셋팅 방법을 설명하면 다음과 같다.
제1도는 종래 기술에 따른 점퍼(Jumper)을 사용한 입/출력 컨피그레이션 셋팅(Configuration Setting) 방법의 구성도이고, 제2도는 종래 기술에 따른 직렬 이이피롬(Serial EEPROM)소자를 사용한 점프레스(Jumpless)기법으로 입/출력 컨피그레이션 셋팅(Configuration Setting) 하는 적용도이다.
종래 기술은 제1도와 같이, 어떤 특정의 기능을 수행하는 카드를 컴퓨터내에 입/출력 컨피그레이션을 셋팅하기 위해 메인보드(11) 외부에 점퍼(Jumper)를 연결하여 그 시스템의 엘리먼트를 셋팅하는 방법이다.
여기서 상기 엘리먼트는 상기 카드를 의미한다.
이 경우 메인 보드(11)는 내에 데이타 시스템을 제어하기 위해 즉, CPU의 접속/절단, 입출력 섹터 및 트랜스 포트의 전환 등의 기능을 갖는 컨피그레이션 레지스트(12)가 있다. 그러면, 상기 카드를 컨피그레이션 셋팅하기 위해 상기 컨피그레이션 레지스트(12)에 사용자가 임의대로 점프선을 연결한다.
이때, 상기 메인 보드(11)가 필요로 하는 갯수만큼 카드가 꽂혀 있으면 그 메인보드(11) 외부에 개개의 카드에 의해 점프선을 연결하여야 한다.
상기 각각의 카드를 동작시킬려면 일일이 사용자가 특정 카드를 선택하기 위해 상기 메인보드(11)에서 상기 컨피그레이션 레지스트(12)에 카드선택 데이타를 주어야 한다.
즉, 점프로 컨피그레이션을 셋팅할 경우 사용하지 않는 I/O 베이스 어드레스를 사용자가 직접 손으로 점퍼를 셋팅하여 어드레스를 바꾸어 줌으로써 사용자는 임의의 통신카드를 선택할 수 있다.
이렇게 특정의 카드가 선택된 후, 사용자가 상기 컨피그레이션 레지스트(12)와 카드의 정보를 알고 이를 입력시켜야 하는데, 이와 같은 방법은 사용자가 일일이 카드의 정보를 입력해야 하는 번거로운 문제점이 있다.
또한 카드의 수가 증가하면 메인보드(11)의 레지스트(12) 수와 점프의 수도 같이 증가하므로 시스템전체가 복잡한 문제점이 있다.
상기와 같은 문제점을 해결하기 위해 종래 기술은 제2도에 도시된 바와 같이 점프를 사용하지 않고, 메인보드(11) 외부에 읽기/쓰기가 가능한 비휘발성 소자인 직렬 이이피롬(Serial EEPROM)(15)를 사용하여 상기 메인보드(11)가 필요로 하는 정보인 컨피그레이션 데이타(Configuration Data)를 컨피그레이션 레지스트(12)에 미리 저장하여 컨피그레이션을 셋팅한 후, 사용자가 요구하는 컨피그레이션 데이타에 따라 카드의 선택을 변경할 수 있는 방법이다.
이 방법을 구현하기 위해 메인보드(11) 내부에 컨피그레이션 레지스트(12)와, 상기 컨피그레이션 레지스트(12)와 직렬 이이피롬(Sereil EEPROM)(15)을 상호 연결시키는 역활을 하는 이이피롬 인터페이스(EEPROM Interface)(16)로직 등이 필요하고, 카드를 선택하기 위한 소프트웨어가 필요하다.
좀 더 상세히 설명하면 다음과 같다.
먼저, 통신을 위한 카드의 경우에서는 상기 컨피그레이션 레지스트(12)에 미리 저장된 각 카드마다의 지정된 ID(Identification)와 이피롬(EPROM)이나, 이이피롬(EEPROM)등이 매칭되어 해당ID의 카드가 선택된다.
이와 같은 통신은 근거리 지역 네트워크(LAN) 카드와 같은 경우로서, 상기 ID 데이타가 필히 6바이트(Byte)로 사용되고 I/O 베이스 어드레스(Address), 인터럽트의 수, 메모리 베이스 어드레스 등을 점프나 점프레스 방법을 통해서 상기 6바이트의 ID 데이타가 선택 되어져야 통신카드의 동작이 가능하다.
따라서, 상기 직렬 이이피롬(15)의 컨피그레이션 즉, 메인보드(11) 내부의 컨피그레이션 레지스트(12)의 데이타를 받아들이려 할때 I/O 어드레스의 베이스를 무엇으로 할 것인가가 관건이다.
이에 대해 설명하면, 상기 I/O 베이스 어드레스는 메인보드(11) 내부에 컨피그레이션 레지스트(12)의 데이타를 읽고 쓰고자 할때 카드의 어드레스로 사용되는 것으로, 각 카드마다 서로 다른 I/O 베이스 어드레스에 맞는 해당 어드레스가 통신카드를 선택하는 어드레스 정보이다.
그러나, 이와 같은 종래의 기술은 직렬 이이피롬(15)으로 컨피그레이션 셋팅이 불가능하므로 이 이이피롬(1)으로 부터 직접 활용데이타를 받아 들여(Access) 카드에서 자체적으로 해결하기 위해서는 I/O 베이스가 결정된 이후라야 가능해지는 결함이 있다.
이러한 결함을 보완하기 위해 종래의 기술은 제3도와 같은 소프트웨어 루틴의 플로우 챠트로 I/O 베이스를 셋팅한다.
즉, 파워가 인가된 이후 디폴트(Default)로 셋팅되는 I/O 베이스가 사용되기 전에 하드웨어적으로 직렬 이이피롬(15)으로 부터 활용 데이타가 로드(Load)되어지고, 이후 소프트웨어 셋팅상태로 두어 컨피그레이션 레지스트(12)의 비트[2:0]가 100 인지 또는 아닌지를 검색하는 판단흐름으로 진행한다.
예를들어, I/O 베이스가 소프트웨어로 되는 100인 경우 프린터 데이타 포터인 278h포터가 컨피그레이션 레지스트(12)에 4번 연속쓰기(Write)를 실행하여 4번째 쓰기시에 100을 셋팅한다.
그러면 상기 100에 해당하는 I/O 베이스 어드레스가 셋팅된다.
상기 278h 포터를 확률적으로 볼때, 4번 연속해서 쓰기를 실행하는 경우는 거의 없다. 이어, 100이 아닌 경우에는 이이피롬(15)에 설정된 소프트웨어에 대응하는 어드레스에 해당하는 카드의 I/O 베이스 어드레스가 셋팅된다.
상술한 바와 같은 종래 기술에 따른 입/출력 컨피그레이션 셋팅 방법은 사용자가 셋팅할 어드레스를 미리 알고 있어야 하고, I/O 베이스 어드레스를 셋팅시키는 프로그램이 있어야 하는 불편한 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 컴퓨터의 컨피그레이션(Configuration)을 셋팅하고자 할때 입 출력 베이스(I/O Base) 셋팅에 적합하도록 하는 컴퓨터의 입/출력 컨피그레이션 셋팅(Configuration Setting)시스템 및 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 컴퓨터의 입/출력 컨피그레이션 세팅 시스템의 특징은 본 발명에 따른 컴퓨터의 입/출력 컨피그레이션 셋팅시스템은 복수개의 쓰기 신호에 의해 복수개의 I/O 베이스 어드레스를 저장하여 필요시 상기 어드레스를 출력하고, 시스템 카드의 I/O 베이스 어드레스를 제공받아 상기 저장된 어드레스와 합성하는 더미 저장 수단과, 다른 복수개의 어드레스 데이타를 반복적으로 입력하여 상기 더미 저장수단에 리드신호를 출력하고, 결과 데이타를 출력하는 제어 및 주소 발생수단과, 상기 더미 저장 수단의 합성된 어드레스와 저장된 어드레스를 비교하여 제어신호를 출력하는 비교수단과, 상기 비교수단과 제어신호에 의해 상기 제어 및 주소 발생수단의 결과 데이타를 저장하는 컨프그레이션 저장수단으로 구성된 점에 있다.
또한, 본 발명에 따른 컴퓨터의 입/출력 컨피그레이션 세팅방법의 특징은 본 발명에 따른 컴퓨터의 입/출력 컨피그레이션 셋팅방법은 일 메모리에 복수개의 I/O 베이스 어드레스를 기록하는 기록단계와, 상기 I/O 베이스 어드레스와 동일 갯수의 시스템 카드의 I/O 베이스 어드레스를 합성하는 합성단계와, 상기 메모리에 기록된 I/O 베이스 어드레스를 순차적으로 리드하고, 상기 합성된 데이타를 리드하여 비교하는 비교단계와, 상기 비교단계에서 비교된 결과에 상응하는 해당 카드의 어드레스를 저장하여 컨피그레이션을 셋팅하는 셋팅단계로 구성된 점에 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 컴퓨터의 입/출력 컨피그레이션 셋팅(Configuration Setting)시스템 및 방법을 상세히 설명하면 다음과 같다.
제4도는 본 발명에 따른 입/출력 컨피그레이션 셋팅(Configuration Setting)시스템을 나타낸 구성도이고, 제5도는 본 발명에 따른 입/출력 컨피그레이션 셋팅(Configuration Setting)시스템의 동작을 나타낸 타이밍도이다.
본 발명에 따르면 복수개의 레지스터와 트라이 스테이트 버퍼로 구성되어 이이피롬의 직렬 데이타(Serial Data), 즉, 복수개의 카드 어드레스를 복수개의 레지스터들에 임시로 저장하고, 시스템 데이타를 선택적으로 전송하는 더미 레지스터(Dummy Resister)(16)와; 마스터론(Mastern)신호, I/O 리드 니게이션(Negation)신호, 시스템 어드레스(System Address), 인에이블 캔(Enable CAN)신호 등이 입력되어 복수개의 리드신호를 상기 더미 레지스터(16)에 출력하고, I/O 베이스의 코딩값을 출력하는 제어 및 주소 발생기(Control ＆ Address Generator)(17)와; 상기 시스템 데이타와 상기 더미 레지스터(16)의 복수개 출력신호를 비교하여 쓰기 인에이블신호를 출력하는 비교시(18)와, 상기 비교기(18)의 쓰기 인에이블신호에 의해 상기 제어 및 주소 발생기(17)에서 발생하는 복수개의 I/O 베이스의 코딩값을 저장하는 컨피그레이션 레지스트(Configuration Register)(19)로 이루어진다. 여기서 상기 시스템 데이타는 다른 카드에서 발생되는 데이타이다.
상기와 같이 구성된 본 발명에 따른 동작 및 컨피그레이션 셋팅방법은 제5도에 보인 입/출력 컨피그레이션 셋팅(Configuration Setting)시스템의 동작을 나타낸 타이밍도와 같이, 먼저 시스템에 전원이 인가되면 더미 리지스터(16)가 액티브(Active)되어 외부의 이이피롬(EEP ROM)으로 부터 데이타를 로드(Load)한다.
즉, 제5도 (a)와 같이 시스템이 파워 온 되면 상기 더미 레지스터(16)의 파워 온 리셋에 의해 더미 레지스터(16)는 액티브 되고, 이에 의해 외부의 직렬 이이피롬으로 부터 복수개의 쓰기 신호 즉, 쓰기 A,B,C,D 타이밍 신호가 하이(High)일때 상기 직렬 이이피롬의 임의의 데이타 A,B,C,D 즉 서로 다른 카드의 데이타를 로드한다.
여기서 상기 이전에 미리정해 놓은 임의의 데이타 즉, 데이타 A,B,C,D 를 상기 이이피롬에 써넣어 둔다.
이때, 상기 임의의 데이타는 상기 이이피롬 안에 저장되어 있는 정해진 어드레스내에 존재해야 한다.
이어, 상기 이이피롬으로 부터 데이타 로드가 끝나면 상기 더미 레지스터(16), 즉, 레지스터 A, B, C, D에는 각각 데이타 A, B, C, D가 저장됨과 동시에 비교기(18)의 오리지날 데이타(Original Data)포트에도 입력된다.
그러면, 상기 더미 레지스터(16)의 트라이 스테이트 버퍼(Tri-state buffer)가 온된 상태에서 상기 비교기(18)는 상기 데이타 A, B, C, D와 다른 카드에서 입력되는 시스템 데이타가 합쳐진 데이타를 비교한다.
상기 비교에서 각각 4개의 데이타가 일치하면 상기 비교기(18) 세임(SAME) 포트의 신호가 하이로 되어 컨피그레이션 레지스터(19)에 쓰기 인에이블신호를 액티브(Acrive)시킨다.
즉, 제어 및 주소 발생기(17)에서 발생된 리드신호로 트라이 스테이트 버퍼를 동작시키고 이에 따라 더미 레지스터(16)에 저장된 복수개의 데이타가 출력되며, 이렇게 출력된 데이타는 다른 카드에서 읽혀진 시스템 데이타가 합쳐져서 상기 비교기(18)의 리드 데이타 포트에 입력된다.
이어, 상기 비교기(18)는 상기 더미 레지스터(16)의 각 데이타와 상기 합쳐진 데이타를 비교하여 4개의 데이타가 모두 일치할 경우 세임포트의 신호가 하이로 되어 컨피그레이션 레지스터(19)에 쓰기 인에이블 신호를 인가하여 액티브시킨다.
이때, 상기 제어 및 주소 발생기(17)는 리드된 A, B, C, D 신호와 결과 데이타들을 각각 트라이 스테이트 버퍼와 컨프그레이션 레지스터(19)에 출력시키고, 시스템 어드레스[9:0], I/O 리드 니게이션 신호, 마스터른 신호를 입력 받는데, 상기 직렬 이이피롬으로 부터 데이타 로드가 끝난 후에 상기 신호중 마스터른 신호에 따라 시스템 즉, 카드로 I/O리드 동작을 수행한다.
즉, 제5도 (b)와 같이 제어 및 주소 발생기(17)에 입력되는 마스터른 신호가 로우로 떨어지면, I/O 리드 니게이션 신호에 맞추어 카드 어드레스인 시스템 어드레스[9 ; 0]가 입력된다.
이것은 상기 시스템 어드레스로 만들어진 I/O 베이스 어드레스를 다른 카드로 보내어 그 I/O 베이스가 사용되는지 첵크하는데 쓰여진다.
상기 I/O 베이스 어드레스는 0 ~ 7까지 또는 그 이상까지 순차적으로 발생하여 비교기(18)에서 계속 반복 수행하며, 상기 비교기(18)의 출력 세임이 하이가 되면 그 동작은 멈춘다.
이렇게, 상기 컨피그레이션 레지스트(19)에 쓰기 인에이블 신호가 입력되면, 그 컨피그레이션 레지스트(19)는 상기 제어 및 주소 발생기(17)에서 출력하는 I/O 베이스의 코딩값 즉, 결과데이타[2 ; 0]을 저장한다.
한편, 상기 비교기(18)에서 비교된 결과 일치하지 않으면 세임 포트의 신호가 로우로 되어 상기 더미 레지스터(16)의 리드포트(Read Port)를 통해 읽힌 값과 다른 카드로 부터 읽힌 값이 서로 상이하다는 의미이다.
즉, 복수개 카드의 어드레스 데이타인 시스템 데이타와 일치하지 않으면 어떤 특정의 카드가 동작되고 있다는 의미이다.
따라서, 다른 카드에서 지금 리드동작을 수행하는 I/O 베이스를 사용하고 있다.
이때, 다음 I/O 베이스를 제어 및 주소 발생기(17)에서 발생시켜 시스템 어드레스를 읽어들이는 동작을 다시 수행한다.
상술한 바와 같은 본 발명에 따른 컴퓨터의 입/출력 컨피그레이션 셋팅(Configuration Setting)시스템 및 방법은 I/O 베이스를 점프레스로 셋팅하기 위해 별도의 프로그램(소프트웨어 루틴)이 필요치 않으며, 사용자는 I/O 베이스 셋팅을 위한 별도의 노력이 전혀 필요치 않는 효과가 있다.
그리고 더미 레지스터의 레지스터의 수나 컨피그레이션 레지스트의 비트 수를 증가시켜 카드의 수를 확장시킬 수 있는 효과가 있다.

Claims (2)

  1. 적어도 하나의 일 메모리에 복수개의 I/O 베이스 어드레스를 기록하는 기록단계; 상기 I/O 베이스 어드레스와 동일 갯수의 시스템 카드의 I/O 베이스 어드레스를 합성하는 단계와; 상기 메모리에 기록된 I/O 베이스 어드레스를 순차적으로 리드하고, 상기 합성된 데이타를 리드하여 비교하는 단계와; 상기 비교단계에서 비교된 결과에 상응하는 해당 카드의 어드레스를 저장하여 컨피그레이션 셋팅하는 단계를 포함하여 이루어짐을 특징으로 하는 컴퓨터의 입/출력 컨피그레이션 셋팅방법.
  2. 복수개의 쓰기 신호에 의해 복수개의 I/O 베이스 어드레스를 저장하여 필요시 상기 어드레스를 출력하고, 시스템 카드의 I/O 베이스 어드레스를 제공받아 상기 저장된 어드레스와 합성하는 더미 저장수단; 다른 복수개의 어드레스 데이타를 반복적으로 입력하여 상기 더미 저장수단에 리드신호를 출력하고, 결과 데이타를 출력하는 제어 및 주소 발생수단; 상기 더미 저장수단과 합성된 어드레스와 저장된 어드레스를 비교하여 제어신호를 출력하는 비교수단; 상기 비교수단의 제어신호에 의해 상기 제어 및 주소 발생수단의 결과 데이타를 저장하는 컨피그레이션 저장수단을 포함하여 이루어짐을 특징으로 하는 컴퓨터의 입/출력 컨피그레이션 셋팅시스템.
KR1019950011773A 1995-05-12 1995-05-12 컴퓨터의 입/출력 컨피그레이션 셋팅 시스템 및 방법 KR0147476B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950011773A KR0147476B1 (ko) 1995-05-12 1995-05-12 컴퓨터의 입/출력 컨피그레이션 셋팅 시스템 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950011773A KR0147476B1 (ko) 1995-05-12 1995-05-12 컴퓨터의 입/출력 컨피그레이션 셋팅 시스템 및 방법

Publications (2)

Publication Number Publication Date
KR960042290A KR960042290A (ko) 1996-12-21
KR0147476B1 true KR0147476B1 (ko) 1998-09-15

Family

ID=19414345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950011773A KR0147476B1 (ko) 1995-05-12 1995-05-12 컴퓨터의 입/출력 컨피그레이션 셋팅 시스템 및 방법

Country Status (1)

Country Link
KR (1) KR0147476B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109460813B (zh) * 2018-09-10 2022-02-15 中国科学院深圳先进技术研究院 卷积神经网络计算的加速方法、装置、设备及存储介质

Also Published As

Publication number Publication date
KR960042290A (ko) 1996-12-21

Similar Documents

Publication Publication Date Title
US5818350A (en) High performance method of and system for selecting one of a plurality of IC chip while requiring minimal select lines
US4982378A (en) Memory capacity detecting device for memory cards
JPH05151070A (ja) パーソナルコンピユータ
US5175831A (en) System register initialization technique employing a non-volatile/read only memory
US5724604A (en) Data processing system for accessing an external device and method therefor
US5781796A (en) System for automatic configuration of I/O base address without configuration program using readout data on common bus by responding device
JPH06131257A (ja) 動的に構成可能なメモリサイズ可変インタフェースカード
CN110781130A (zh) 一种片上系统
US5127096A (en) Information processor operative both in direct mapping and in bank mapping, and the method of switching the mapping schemes
US4358826A (en) Apparatus for enabling byte or word addressing of storage organized on a word basis
US7010679B2 (en) System for selecting from multiple BIOS versions stored in a single memory device
JPH04358252A (ja) ワークステーションおよびその構成方法
US5446859A (en) Register addressing control circuit including a decoder and an index register
KR0147476B1 (ko) 컴퓨터의 입/출력 컨피그레이션 셋팅 시스템 및 방법
CA2026768C (en) Extended addressing using sub-addressed segment registers
US7028237B2 (en) Internal bus testing device and method
US5530818A (en) Semiconductor integrated circuit device for optionally selecting the correspondence between a chip-select signal and address space
US20020004877A1 (en) Method and system for updating user memory in emulator systems
US6934819B2 (en) Method for memory addressing in micro controller and device using the same
JP3227568B2 (ja) プラグ＆プレイシステムの自動制御回路
JPH0756847A (ja) ポータブルコンピュータ
KR100246183B1 (ko) 시리얼 억세스 인터페이스 방법 및 프레쉬 칩 구조
JP2001209575A (ja) 信号処理装置
US5357619A (en) Paged memory scheme
JP2000293394A (ja) Ｂｉｓｔ機能付きプロセッサ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130422

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 17

EXPY Expiration of term