JPH0513452A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPH0513452A JPH0513452A JP15890791A JP15890791A JPH0513452A JP H0513452 A JPH0513452 A JP H0513452A JP 15890791 A JP15890791 A JP 15890791A JP 15890791 A JP15890791 A JP 15890791A JP H0513452 A JPH0513452 A JP H0513452A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas layer
- gaas
- tapered
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ゲート長が短く高周波特性が良好
なＦＥＴを生産性良く製造することの出来るＦＥＴの製
造方法を提供することを目的とする。 【構成】 ＧａＡｓ半導体基板１上にＧａＡｓ層２を形
成し、この＜０，１，／１＞結晶軸方向にゲート幅方向
が一致する電極パターン３をＧａＡｓ層２上に形成す
る。この電極パターン３をマスクとするアンモニア系化
学溶液を用いたエッチングによりＧａＡｓ層２を選択的
に除去してテーパ状ＧａＡｓ層２ａを形成する。このテ
ーパ状ＧａＡｓ層２ａの頭部を露出させつつ基板表面に
レジスト層５ａ，ｂを形成し、テーパ状ＧａＡｓ層２ａ
を除去する。この除去跡に逆テーパ状に形成されたレジ
スト層５ａ，ｂをマスクとしてゲート電極６を形成す
る。
なＦＥＴを生産性良く製造することの出来るＦＥＴの製
造方法を提供することを目的とする。 【構成】 ＧａＡｓ半導体基板１上にＧａＡｓ層２を形
成し、この＜０，１，／１＞結晶軸方向にゲート幅方向
が一致する電極パターン３をＧａＡｓ層２上に形成す
る。この電極パターン３をマスクとするアンモニア系化
学溶液を用いたエッチングによりＧａＡｓ層２を選択的
に除去してテーパ状ＧａＡｓ層２ａを形成する。このテ
ーパ状ＧａＡｓ層２ａの頭部を露出させつつ基板表面に
レジスト層５ａ，ｂを形成し、テーパ状ＧａＡｓ層２ａ
を除去する。この除去跡に逆テーパ状に形成されたレジ
スト層５ａ，ｂをマスクとしてゲート電極６を形成す
る。
Description
【０００１】
【産業上の利用分野】本発明は高速に動作する電界効果
トランジスタ（ＦＥＴ）の製造方法に関するものであ
る。
トランジスタ（ＦＥＴ）の製造方法に関するものであ
る。
【０００２】
【従来の技術】ＦＥＴの高速化を図るため、電子移動度
が高いＧａＡｓなどの化合物半導体材料を用いたＭＥＳ
ＦＥＴ（ショットキ型電界効果トランジスタ）が採用さ
れている。このＦＥＴの高速性能はゲート長を短縮化す
ることによりさらに向上し、この種のＭＥＳＦＥＴの高
周波特性はそのゲート長によりほぼ決定される。ゲート
長の短縮化は、解像度限界の小さい電子ビーム（ＥＢ）
露光装置やＸ線露光装置などを用いてゲート電極パター
ンの露光寸法を微細化することにより行われている。こ
れら装置を使用することにより、０．１〜０．１５μｍ
のゲート電極パターンを得ることが可能である。
が高いＧａＡｓなどの化合物半導体材料を用いたＭＥＳ
ＦＥＴ（ショットキ型電界効果トランジスタ）が採用さ
れている。このＦＥＴの高速性能はゲート長を短縮化す
ることによりさらに向上し、この種のＭＥＳＦＥＴの高
周波特性はそのゲート長によりほぼ決定される。ゲート
長の短縮化は、解像度限界の小さい電子ビーム（ＥＢ）
露光装置やＸ線露光装置などを用いてゲート電極パター
ンの露光寸法を微細化することにより行われている。こ
れら装置を使用することにより、０．１〜０．１５μｍ
のゲート電極パターンを得ることが可能である。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来のゲート長の短縮化においてはＦＥＴの製造プロセス
で特別な露光装置を使用するため、プロセスのスループ
ットが悪くなり、生産性を上げることは難しかった。ま
た、解像度限界の小さい露光装置は非常に高価であるた
め、ＦＥＴの製造原価は高くなっていた。
来のゲート長の短縮化においてはＦＥＴの製造プロセス
で特別な露光装置を使用するため、プロセスのスループ
ットが悪くなり、生産性を上げることは難しかった。ま
た、解像度限界の小さい露光装置は非常に高価であるた
め、ＦＥＴの製造原価は高くなっていた。
【０００４】
【課題を解決するための手段】本発明はこのような課題
を解消するためになされたもので、ＧａＡｓ半導体基板
上にＧａＡｓ層をエピタキシャル成長法により形成する
第１の工程と、このＧａＡｓ層の＜０，１，／１＞結晶
軸方向にゲート幅方向が一致する電極パターンをＧａＡ
ｓ層上に形成する第２の工程と、この電極パターンをマ
スクとするアンモニア系化学溶液を用いたエッチングに
よりＧａＡｓ層を選択的に除去してＧａＡｓ層を底部が
頭部より広い断面積を有するテーパ状に形成する第３の
工程と、テーパ状に形成されたＧａＡｓ層の頭部を露出
させつつ基板表面にレジスト層を形成する第４の工程
と、頭部が露出したテーパ状のＧａＡｓ層を除去する第
５の工程と、この除去跡に逆テーパ状に形成されたレジ
スト層をマスクとしてゲート電極を形成する第６の工程
とを備えてＦＥＴを製造するものである。
を解消するためになされたもので、ＧａＡｓ半導体基板
上にＧａＡｓ層をエピタキシャル成長法により形成する
第１の工程と、このＧａＡｓ層の＜０，１，／１＞結晶
軸方向にゲート幅方向が一致する電極パターンをＧａＡ
ｓ層上に形成する第２の工程と、この電極パターンをマ
スクとするアンモニア系化学溶液を用いたエッチングに
よりＧａＡｓ層を選択的に除去してＧａＡｓ層を底部が
頭部より広い断面積を有するテーパ状に形成する第３の
工程と、テーパ状に形成されたＧａＡｓ層の頭部を露出
させつつ基板表面にレジスト層を形成する第４の工程
と、頭部が露出したテーパ状のＧａＡｓ層を除去する第
５の工程と、この除去跡に逆テーパ状に形成されたレジ
スト層をマスクとしてゲート電極を形成する第６の工程
とを備えてＦＥＴを製造するものである。
【０００５】
【作用】電極パターンをマスクとするアンモニア系化学
溶液を用いたエッチングは、ＧａＡｓ層の＜０，１，／
１＞結晶軸方向におけるエッチングに対する異方性によ
り、ＧａＡｓ層表面から半導体基板表面に近付くにつれ
てそのエッチング量が少なくなる。この結果、ＧａＡｓ
層はテーパ状に形成される。次に、基板表面にレジスト
層が形成され、テーパ状のＧａＡｓ層が除去されること
により、レジスト層によって開口部の小さい逆テーパ状
のレジストパターンが形成される。このレジストパター
ンをマスクとして形成されるゲート電極のゲート長は、
逆テーパ状レジストパターンの開口部長さによって決定
される。
溶液を用いたエッチングは、ＧａＡｓ層の＜０，１，／
１＞結晶軸方向におけるエッチングに対する異方性によ
り、ＧａＡｓ層表面から半導体基板表面に近付くにつれ
てそのエッチング量が少なくなる。この結果、ＧａＡｓ
層はテーパ状に形成される。次に、基板表面にレジスト
層が形成され、テーパ状のＧａＡｓ層が除去されること
により、レジスト層によって開口部の小さい逆テーパ状
のレジストパターンが形成される。このレジストパター
ンをマスクとして形成されるゲート電極のゲート長は、
逆テーパ状レジストパターンの開口部長さによって決定
される。
【０００６】
【実施例】図１および図２は本発明の一実施例によるＧ
ａＡｓＭＥＳＦＥＴの製造方法を示す工程断面図であ
る。
ａＡｓＭＥＳＦＥＴの製造方法を示す工程断面図であ
る。
【０００７】まず、半絶縁性ＧａＡｓ半導体基板１上に
キャリア濃度約１０17／ｃｍ3 、厚さ１μｍ程度のＧａ
Ａｓ層２がエピタキシャル成長法により形成される（同
図（ａ）参照）。ここで、キャリア濃度はＦＥＴのしき
い値電圧により決定され、厚さは最終的に得ようとして
いるゲート長により決定される。次に、このＧａＡｓ層
２上にホトレジストが形成され、これがパターンニング
されることによりゲート電極パターン３が形成される
（同図（ｂ）参照）。このゲート電極パターン３は、ゲ
ート幅方向がＧａＡｓ層２の＜０，１，／１＞結晶軸方
向に一致するように形成される。なお、記号「／１」は
「１」と絶対値が同じで符号が異なる座標値を示してい
る。また、このパターン寸法はステッパー等の汎用的な
紫外線露光装置の露光限界である０．５〜０．７μｍ程
度でよい。
キャリア濃度約１０17／ｃｍ3 、厚さ１μｍ程度のＧａ
Ａｓ層２がエピタキシャル成長法により形成される（同
図（ａ）参照）。ここで、キャリア濃度はＦＥＴのしき
い値電圧により決定され、厚さは最終的に得ようとして
いるゲート長により決定される。次に、このＧａＡｓ層
２上にホトレジストが形成され、これがパターンニング
されることによりゲート電極パターン３が形成される
（同図（ｂ）参照）。このゲート電極パターン３は、ゲ
ート幅方向がＧａＡｓ層２の＜０，１，／１＞結晶軸方
向に一致するように形成される。なお、記号「／１」は
「１」と絶対値が同じで符号が異なる座標値を示してい
る。また、このパターン寸法はステッパー等の汎用的な
紫外線露光装置の露光限界である０．５〜０．７μｍ程
度でよい。
【０００８】次に、電極パターン３をマスクとするアン
モニア系化学溶液を用いたウエットエッチングにより、
ＧａＡｓ層２が選択的に除去される。このエッチング
は、ＧａＡｓ層２の＜０，１，／１＞結晶軸方向におけ
るエッチングに対する異方性により、ＧａＡｓ層２の表
面から半導体基板１の表面に近付くにつれてエッチング
量が少なくなる。このため、エッチングにより除去され
ずに残るＧａＡｓ層２ａの形状は、底部が頭部より広い
断面積を有する図示されるテーパ状になる（同図（ｃ）
参照）。また、この際、マスクされないＧａＡｓ層２は
全てが除去されずに、所定の厚さだけ半導体基板１の表
面に残される。また、テーパ状のＧａＡｓ層２ａの最上
部と電極パターン３との接触部長さＬはゲート長を決定
し、この接触部長さＬによりゲート長が制御される。こ
の長さＬはエッチング速度およびエッチング時間、並び
にＧａＡｓ層２の厚さにより決定される。従って、Ｇａ
Ａｓ層２の厚さはこの接触部長さＬを考慮して上記のよ
うに予め１μｍに設定されている。
モニア系化学溶液を用いたウエットエッチングにより、
ＧａＡｓ層２が選択的に除去される。このエッチング
は、ＧａＡｓ層２の＜０，１，／１＞結晶軸方向におけ
るエッチングに対する異方性により、ＧａＡｓ層２の表
面から半導体基板１の表面に近付くにつれてエッチング
量が少なくなる。このため、エッチングにより除去され
ずに残るＧａＡｓ層２ａの形状は、底部が頭部より広い
断面積を有する図示されるテーパ状になる（同図（ｃ）
参照）。また、この際、マスクされないＧａＡｓ層２は
全てが除去されずに、所定の厚さだけ半導体基板１の表
面に残される。また、テーパ状のＧａＡｓ層２ａの最上
部と電極パターン３との接触部長さＬはゲート長を決定
し、この接触部長さＬによりゲート長が制御される。こ
の長さＬはエッチング速度およびエッチング時間、並び
にＧａＡｓ層２の厚さにより決定される。従って、Ｇａ
Ａｓ層２の厚さはこの接触部長さＬを考慮して上記のよ
うに予め１μｍに設定されている。
【０００９】次に、電極パターン３をマスクとして所定
の厚みに残されたＧａＡｓ層２および半導体基板１に不
純物がイオン注入される。その後、アニール処理が行わ
れ、注入された不純物が活性化されてｎ+ 層４ａ，ｂが
形成される（同図（ｃ）参照）。このｎ+ 層４ａ，ｂと
後に形成されるゲート電極とのオフセット量は、テーパ
状ＧａＡａ層２ａ形成の際のエッチング量によって制御
される。
の厚みに残されたＧａＡｓ層２および半導体基板１に不
純物がイオン注入される。その後、アニール処理が行わ
れ、注入された不純物が活性化されてｎ+ 層４ａ，ｂが
形成される（同図（ｃ）参照）。このｎ+ 層４ａ，ｂと
後に形成されるゲート電極とのオフセット量は、テーパ
状ＧａＡａ層２ａ形成の際のエッチング量によって制御
される。
【００１０】次に、電極パターン３が除去され、ウエハ
表面全体にホトレジストが再度塗布され、エッチバック
法によりウエハ表面が平坦化される。このエッチバック
法による平坦化によりテーパ状ＧａＡｓ層２ａの頭部が
露出されつつ、基板表面にレジスト層５ａ，ｂが形成さ
れる（図２（ａ）参照）。
表面全体にホトレジストが再度塗布され、エッチバック
法によりウエハ表面が平坦化される。このエッチバック
法による平坦化によりテーパ状ＧａＡｓ層２ａの頭部が
露出されつつ、基板表面にレジスト層５ａ，ｂが形成さ
れる（図２（ａ）参照）。
【００１１】次に、アンモニア系化学溶液を用いたウエ
ットエッチングにより、頭部が露出したテーパ状ＧａＡ
ｓ層２ａが除去される。この結果、この除去跡にレジス
ト層５ａ，ｂが逆テーパ状に形成される（同図（ｂ）参
照）。また、このエッチングの際、テーパ状ＧａＡｓ層
２ａは、所望のＦＥＴしきい値電圧が得られる所定の厚
さだけ除去されずに残され、活性層２ｂが形成される。
逆テーパ状に形成されたレジスト層５ａ，ｂの開口部長
さは、テーパ状ＧａＡｓ層２ａの最上部と電極パターン
３との前述した接触部長さＬに相当している。
ットエッチングにより、頭部が露出したテーパ状ＧａＡ
ｓ層２ａが除去される。この結果、この除去跡にレジス
ト層５ａ，ｂが逆テーパ状に形成される（同図（ｂ）参
照）。また、このエッチングの際、テーパ状ＧａＡｓ層
２ａは、所望のＦＥＴしきい値電圧が得られる所定の厚
さだけ除去されずに残され、活性層２ｂが形成される。
逆テーパ状に形成されたレジスト層５ａ，ｂの開口部長
さは、テーパ状ＧａＡｓ層２ａの最上部と電極パターン
３との前述した接触部長さＬに相当している。
【００１２】次に、逆テーパ状に形成されたレジスト層
５ａ，ｂをマスクとして活性層２ｂ上にゲート金属が堆
積され、ゲート電極６が形成される（同図（ｃ）参
照）。このゲート電極６のゲート長は上記の接触部長さ
Ｌに対応した長さになる。次に、レジスト層５ａ，ｂが
除去された後、通常の方法により、ｎ+層４ａ，４ｂ上
にオーミック電極が形成され、ＧａＡａＭＥＳＦＥＴが
完成することになる。
５ａ，ｂをマスクとして活性層２ｂ上にゲート金属が堆
積され、ゲート電極６が形成される（同図（ｃ）参
照）。このゲート電極６のゲート長は上記の接触部長さ
Ｌに対応した長さになる。次に、レジスト層５ａ，ｂが
除去された後、通常の方法により、ｎ+層４ａ，４ｂ上
にオーミック電極が形成され、ＧａＡａＭＥＳＦＥＴが
完成することになる。
【００１３】本実施例によるＦＥＴの製造方法によれ
ば、特別な解像度限界を有することのない汎用的な露光
装置を使用し、０．５〜０．７μｍ程度の電極パターン
３を形成し、エッチングの異方性を利用することによ
り、制御性良く０．１〜０．２μｍ程度の微細なゲート
長Ｌを有するＦＥＴを製造することが可能になる。従っ
て、従来のように解像度限界の高い高価なＥＢ露光装置
等を使用することなく容易にＦＥＴが製造されるため、
製造原価は低減し、しかも、プロセスのスループットが
向上して生産性は良くなる。
ば、特別な解像度限界を有することのない汎用的な露光
装置を使用し、０．５〜０．７μｍ程度の電極パターン
３を形成し、エッチングの異方性を利用することによ
り、制御性良く０．１〜０．２μｍ程度の微細なゲート
長Ｌを有するＦＥＴを製造することが可能になる。従っ
て、従来のように解像度限界の高い高価なＥＢ露光装置
等を使用することなく容易にＦＥＴが製造されるため、
製造原価は低減し、しかも、プロセスのスループットが
向上して生産性は良くなる。
【００１４】
【発明の効果】以上説明したように本発明によれば、電
極パターンをマスクとするアンモニア系化学溶液を用い
た異方性エッチングにより、ＧａＡｓ層表面から半導体
基板表面に近付くにつれてそのエッチング量が少なくな
る。この結果、ＧａＡｓ層はテーパ状に形成される。従
って、このテーパ状ＧａＡｓ層の除去跡に形成される逆
テーパ状のレジストパターンをマスクとしてゲート電極
が形成されることにより、ゲート長は解像度限界の高い
高価な露光装置を使用することなく極めて短くなる。従
って、ゲート長が短く高周波特性が良好なＦＥＴを生産
性良く製造することが可能になる。
極パターンをマスクとするアンモニア系化学溶液を用い
た異方性エッチングにより、ＧａＡｓ層表面から半導体
基板表面に近付くにつれてそのエッチング量が少なくな
る。この結果、ＧａＡｓ層はテーパ状に形成される。従
って、このテーパ状ＧａＡｓ層の除去跡に形成される逆
テーパ状のレジストパターンをマスクとしてゲート電極
が形成されることにより、ゲート長は解像度限界の高い
高価な露光装置を使用することなく極めて短くなる。従
って、ゲート長が短く高周波特性が良好なＦＥＴを生産
性良く製造することが可能になる。
【図１】本発明の一実施例によるＦＥＴの製造方法の前
半を示す工程断面図である。
半を示す工程断面図である。
【図２】本実施例によるＦＥＴの製造方法の後半を示す
工程断面図である。
工程断面図である。
１…ＧａＡｓ半導体基板 ２…ＧａＡｓ層 ２ａ…テーパ状に形成されたＧａＡｓ層２ ２ｂ…活性層 ３…電極パターン ４ａ，ｂ…ｎ+ 層 ５ａ，ｂ…レジスト層 ６…ゲート電極
Claims (1)
- 【特許請求の範囲】 【請求項１】 ＧａＡｓ半導体基板上にＧａＡｓ層をエ
ピタキシャル成長法により形成する第１の工程と、この
ＧａＡｓ層の＜０，１，／１＞結晶軸方向にゲート幅方
向が一致する電極パターンを前記ＧａＡｓ層上に形成す
る第２の工程と、この電極パターンをマスクとするアン
モニア系化学溶液を用いたエッチングにより前記ＧａＡ
ｓ層を選択的に除去して前記ＧａＡｓ層を底部が頭部よ
り広い断面積を有するテーパ状に形成する第３の工程
と、テーパ状に形成された前記ＧａＡｓ層の頭部を露出
させつつ基板表面にレジスト層を形成する第４の工程
と、頭部が露出したテーパ状の前記ＧａＡｓ層を除去す
る第５の工程と、この除去跡に逆テーパ状に形成された
前記レジスト層をマスクとしてゲート電極を形成する第
６の工程とを備えたことを特徴とする電界効果トランジ
スタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15890791A JPH0513452A (ja) | 1991-06-28 | 1991-06-28 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15890791A JPH0513452A (ja) | 1991-06-28 | 1991-06-28 | 電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513452A true JPH0513452A (ja) | 1993-01-22 |
Family
ID=15681962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15890791A Pending JPH0513452A (ja) | 1991-06-28 | 1991-06-28 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513452A (ja) |
-
1991
- 1991-06-28 JP JP15890791A patent/JPH0513452A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59229876A (ja) | シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法 | |
| US5587328A (en) | Method for manufacturing semiconductor device | |
| JPH0513452A (ja) | 電界効果トランジスタの製造方法 | |
| JPS622709B2 (ja) | ||
| JPS59165463A (ja) | 化合物半導体電界効果トランジスタの製造方法 | |
| JPH0434822B2 (ja) | ||
| JP2893776B2 (ja) | 半導体装置の製造方法 | |
| JPS6323667B2 (ja) | ||
| JPS6341078A (ja) | 半導体装置の製造方法 | |
| JPS62115782A (ja) | 半導体装置の製造方法 | |
| JPS616870A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6246577A (ja) | 半導体装置の製造方法 | |
| JP2906856B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0513453A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0442940A (ja) | 半導体装置の製造方法 | |
| JPH04264777A (ja) | パターン形成方法 | |
| JPH04125938A (ja) | 電界効果半導体装置およびその製造方法 | |
| JPH03289142A (ja) | 化合物半導体装置の製造方法 | |
| JPS61265870A (ja) | 電界効果トランジスタの製造方法 | |
| JPS62162333A (ja) | 半導体装置の製造方法 | |
| JPH02159735A (ja) | 電界効果トランジスタの製造方法 | |
| JP2004214321A (ja) | 半導体装置の製造方法 | |
| JPH0513455A (ja) | 半導体装置の製造方法 | |
| JPH04365332A (ja) | 半導体装置の製造方法 | |
| JPS61247074A (ja) | 半導体装置の製造方法 |