JPH0512456A - ワンチツプマイクロコンピユータ - Google Patents

Abstract

(57)【要約】 【目的】 マイクロコンピュータと同一半導体チップ上
の命令およびデータメモリと、前記チップの外部に接続
した命令およびデータメモリとを組合せて使用するモー
ドを、１つの設定専用端子だけでできるワンチップマイ
クロコンピュータを実現することを目的とする。 【構成】 マイクロコンピュータ３の同一半導体チップ
上に内蔵する命令およびデータ用メモリと、チップの外
部に接続した命令およびデータ用メモリとを組合せて使
用するモードを設定するためのモード設定用専用端子１
および命令の実行で制御されるモード設定用フラグ２を
設け、前記内部メモリと外部メモリの組合せを選択して
マイクロコンピュータ３に接続するセレクタ手段２１を
同一半導体チップ上に備えたワンチップマイクロコンピ
ュータとする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロコンピュータの
同一半導体チップ上に内蔵された命令を格納するメモリ
およびデータを格納するメモリと、チップ外部に拡張接
続された命令を格納するメモリおよびデータを格納する
メモリを組合せて動作させる複数のモードを備えたワン
チップマイクロコンピュータに関する。

【０００２】

【従来の技術】近年、各種電気機器の高性能化、多機能
化に伴い、大容量のメモリ装置が必要とされてきてお
り、ワンチップマイクロコンピュータにおいても、同一
半導体チップ上のメモリ容量が不充分な場合はチップの
外部に拡張接続したメモリを動作させて利用するように
なってきた。

【０００３】以下、従来のワンチップマイクロコンピュ
ータのメモリ動作モード制御について説明する。図５は
従来のワンチップマイクロコンピュータにおけるメモリ
動作モード制御部の構成をブロック図で示す。図におい
て、１と２はモード設定専用端子、３、７、１１および
１５はチップ外接続メモリを動作させる信号の入出力回
路端、４、８、１２および１６は汎用Ｉ／Ｏポートの入
出力回路端、５、９、１３および１７はセレクタ、６は
チップ外接続データメモリのアドレス出力端と汎用入出
力端の兼用端子、１０はチップ外接続データメモリのデ
ータの入出力端と汎用入力端の兼用端子、１４はチップ
外接続データメモリの制御信号出力端と汎用入出力端の
兼用端子、１８はチップ外接続命令メモリの制御信号出
力端と汎用入出力端の兼用端子である。

【０００４】上記構成要素の相互関係と動作について説
明する。メモリ動作モードは、モード設定専用端子１と
２の状態を決めることで行い、内蔵命令メモリ内蔵デー
タメモリ動作モード、内蔵命令メモリチップ外データメ
モリ動作モード、チップ外命令メモリ内蔵データメモリ
動作モード、チップ外命令メモリチップ外データメモリ
動作モードの４つのモードを実現している。これら４つ
のモードについて説明すると、モード設定専用端子１と
２をそれぞれ電圧状態ローレベルに固定した場合、セレ
クタ５、９、１３および１７がそれぞれ汎用Ｉ／Ｏポー
トの入出力回路端４、８、１２、１６を選択し、兼用端
子６、１０、１４および１８はともに汎用入出力端子と
して設定され、内蔵命令メモリ内蔵データメモリ動作モ
ードが実現される。

【０００５】モード設定専用端子１を電圧状態ローレベ
ル、モード設定専用端子２を電圧状態ハイレベルに固定
した場合、セレクタ５、９、１３、１７により、チップ
外接続メモリを動作させる信号の入出力回路端３、７、
１１と汎用Ｉ／Ｏポートの入出力端１６が選択されて、
兼用端子６はチップ外データメモリのアドレス出力端子
に、兼用端子１０はチップ外データメモリのデータ入出
力端子に、兼用端子１４はチップ外データメモリ制御端
子に、兼用端子１８は汎用入出力端子に設定され、内蔵
命令メモリチップ外データメモリ動作モードとなる。

【０００６】モード設定専用端子１の電圧状態をハイレ
ベル、モード設定専用端子２の電圧状態をローレベルに
固定した場合、チップ外接続メモリを動作させる信号の
入出力回路端３、７、１５と汎用Ｉ／Ｏポートの入出力
回路端１２が接続されて、兼用端子６はチップ外データ
メモリのアドレス出力端子に、兼用端子１０はチップ外
データメモリのデータ入出力端子に、兼用端子１４は汎
用入出力端子に、兼用端子１９はチップ外命令メモリ制
御信号出力端子に設定されて、チップ外命令メモリ内蔵
データメモリ動作モードとなる。

【０００７】モード設定専用端子１、２をそれぞれ電圧
状態ハイレベルに固定した場合、チップ外接続メモリを
動作させる信号の入出力回路端３、７、１１、１５が選
択されて、兼用端子６はチップ外データメモリのアドレ
ス出力端子に、兼用端子１０はチップ外データメモリの
データ入出力端子に、兼用端子１４はチップ外メモリ制
御信号出力端子に、兼用端子１８はチップ外命令メモリ
制御信号出力端子に設定され、チップ外命令メモリチッ
プ外データメモリ動作モードとなる。

【０００８】このようにメモリ動作モード制御部の動作
により、複数の動作モードが実現でき、チップ外のメモ
リ装置と連動してワンチップマイクロコンピュータを動
作させることが可能となる。

【０００９】

【発明が解決しようとする課題】このような従来のワン
チップマイクロコンピュータでは、複数のメモリ動作モ
ードを実現するために、２つのモード設定専用端子を必
要とし、端子が増加するとともに、動作モードの設定が
モード設定専用入力端子の状態のみで行なわれるので、
命令の実行でソフト的に動作モードを決定することや、
チップ端子の汎用性を拡大するための制御ができない。

【００１０】本発明は上記課題を解決するもので、モー
ド設定専用端子を１つの端子だけとしながら複数のメモ
リ動作モードが実現でき、また、命令の実行によりソフ
ト的にメモリ動作モードの遷移およびチップ端子状態を
設定できるワンチップマイクロコンピュータを提供する
ことを目的とする。

【００１１】

【課題を解決するための手段】本発明は上記の目的を達
成するために、命令を格納する第１のメモリと、データ
を格納する第２のメモリを分離したアドレス空間で同一
半導体チップ上に保有し、前記チップの外部に命令を格
納する第３のメモリとデータを格納する第４のメモリと
を拡張接続して動作するマイクロコンピュータにおい
て、命令メモリを前記第１または第３のメモリ、データ
メモリを前記第２または第４のメモリから選択して前記
マイクロコンピュータに接続するセレクタ手段を前記同
一半導体チップ上に設け、前記命令メモリとデータメモ
リの組み合せを外部入力で設定するモード設定用の専用
端子および命令の実行により制御可能なモード設定用フ
ラグとを備えたワンチップマイクロコンピュータとす
る。

【００１２】

【作用】本発明は上記の構成において、セレクタがモー
ド設定用の専用端子の状態とフラグの状態に対応して第
１ないし第４のメモリを選択してマイクロコンピュータ
に接続する。

【００１３】

【実施例】 （実施例１）以下、本発明の一実施例のワンチップマイ
クロコンピュータについて図面を参照しながら説明す
る。図１は本発明の一実施例のワンチップマイクロコン
ピュータにおけるメモリ動作制御部の構成を回路図で示
す。図１の（ａ）において、１はモード設定専用端子、
２はモード設定用フラグ、３はマイクロコンピュータＣ
ＰＵ、６、１０、１４および１８はセレクタ、４、８、
１２および１６はそれぞれ前記セレクタのチップ外接続
メモリを動作させる信号の入出力回路端、５、９、１３
および１７はそれぞれ前記セレクタの汎用Ｉ／Ｏポート
の入出力回路端、７はチップ外接続メモリのアドレス出
力端と汎用入出力端の兼用端子、１１はチップ外接続メ
モリのデータの入出力端と汎用入出力端の兼用端、１５
はチップ外接続データメモリの制御信号出力端と汎用入
出力端の兼用端子、１９はチップ外接続命令メモリの制
御信号出力端と汎用入出力端の兼用端子、２０は出力制
御回路、２１は命令の実行により設定可能な信号線であ
る。前記セレクタ６、１０、１８は図１の（ｃ）に示す
ように構成でき、前記セレクタ１４は図１の（ｂ）に示
すように構成できる。

【００１４】以下、上記構成要素の相互関係と動作につ
いて説明する。メモリ動作モードの設定は、モード設定
専用端子１をハイレベルまたはローレベルの２値電圧状
態に設定することと、命令の実行でモード設定用フラグ
２をセット、リセットすることで行なう。この設定によ
り内蔵命令メモリ内蔵データメモリ動作モード、内蔵命
令メモリチップ外データメモリ動作モード、チップ外命
令メモリチップ外データメモリ動作モードの４モードを
実現することができる。

【００１５】モード設定専用端子１をローレベル状態に
固定し、モード設定用フラグ２をリセットすることで、
セレクタ６、１０、１４、１８では汎用Ｉ／Ｏポートの
入出力回路端５、９、１３、１７を選択し、兼用端子
７、１１、１５、１９はそれぞれ汎用入出力端子に割当
られ、内蔵命令メモリ内蔵データメモリ動作モードが実
現する。 モード設定専用端子１をローレベル状態に固
定し、モード設定用フラグ２をセットすることで、チッ
プ外接続メモリを動作させる信号の入出力回路１７が選
択され、兼用端子７はチップ外接続メモリのアドレス出
力端子に、兼用端子１１はチップ外接続メモリのデータ
の入出力端子に、兼用端子１５はチップ外接続データメ
モリの制御信号出力端子に、兼用端子１９は汎用入出力
端子に割り当てられ、内蔵命令メモリチップ外データメ
モリ動作モードが実現する。

【００１６】モード設定専用端子１をハイレベル状態に
固定し、モード設定用フラグ２をリセットすることで、
セレクタ６、１０、１８ではチップ外接続メモリを動作
させるための信号の入出力回路端４、８、１６が選択さ
れ、兼用端子７はチップ外接続メモリのアドレス出力端
子に、兼用端子１１はチップ外接続メモリのデータの入
出力端子に、兼用端子１５は出力制御回路２０とＣＰＵ
３からの信号２１により、リセット時は固定電位出力端
子に、兼用端子１９はチップ外接続命令メモリの制御信
号出力端子に割り当てられ、チップ外命令メモリ内蔵デ
ータメモリ動作モードが実現する。

【００１７】モード設定専用端子１をハイレベル状態に
固定し、モード設定用フラグ２をセットすることで、セ
レクタ６、１０、１４、１８では、チップ外接続メモリ
を動作させる信号の入出力回路端４、８、１２、１６が
選択され、兼用端子７はチップ外接続メモリのアドレス
出力端子に、兼用端子１１はチップ外接続メモリのデー
タの入出力端子に、兼用端子１５はチップ外接続データ
メモリの制御信号出力端子に、兼用端子１９はチップ外
接続命令メモリの制御信号出力端子に割り当られ、チッ
プ外命令メモリチップ外データメモリ動作モードが実現
する。

【００１８】以上のように本発明の第１の実施例のワン
チップマイクロコンピュータによれば、命令を格納する
第１のメモリと、データを格納する第２のメモリを分離
したアドレス空間で同一半導体チップ上に保有し、前記
チップの外部に命令を格納する第３のメモリとデータを
格納する第４のメモリとを拡張接続して動作するマイク
ロコンピュータにおいて、命令メモリを前記第１または
第３のメモリ、データメモリを前記第２または第４のメ
モリから選択して前記マイクロコンピュータに接続する
セレクタ手段を前記同一半導体チップ上に設け、前記命
令メモリとデータメモリの組み合せを外部入力で設定す
るモード設定用の専用端子および命令の実行により制御
可能なモード設定用フラグとを備えたワンチップマイク
ロコンピュータとすることにより、複数のメモリ動作モ
ードを実現することができる。

【００１９】（実施例２）以下、本発明の第２の実施例
のワンチップマイクロコンピュータについて図面を参照
しながら説明する。図２において、（ａ）、（ｂ）、の
マイクロコンピュータはいずれも前記図１で示したマイ
クロコンピュータと同一の構成である。リセットスター
ト時は、モード設定用フラグはリセットされる構成とな
っており、モード設定専用端子１を’Ｌ’に設定した場
合、図２の（ａ）に示すように兼用端子７、１１、１
５、１９はそれぞれ汎用Ｉ／Ｏポートに設定され、内蔵
命令メモリ内蔵データメモリ動作モードとなる。また、
モード設定専用端子１を’Ｈ’に設定した場合、図２の
（ｂ）に示すように兼用端子７はチップ外メモリのアド
レス入出力端子に、兼用端子１１はチップ外メモリのデ
ータ入出力端子に、兼用端子１５は固定電位出力端子に
設定されチップ外命令メモリ内蔵データメモリ動作モー
ドとなる。

【００２０】以上のように本発明の第２の実施例のワン
チップマイクロコンピュータによれば、マイクロコンピ
ュータのリセットスタート時にはモード設定専用端子の
状態で、内蔵命令メモリ内蔵データメモリ動作モード
か、またはチップ外命令メモリ内蔵データメモリ動作モ
ードであるかを決定することができる。

【００２１】以下、本発明の第３の実施例のワンチップ
マイクロコンピュータについて図面を参照しながら説明
する。図３において、（ａ）、（ｂ）、（ｃ）のマイク
ロコンピュータはともに図１に示したものと同一の構成
である。図１において、モード設定専用端子１を’Ｌ’
に設定した場合、モード設定用フラグ２を命令の実行に
よりマイクロコンピュータのＣＰＵ３からの制御信号
で’０’を設定することで（ａ）に示すように兼用端子
７、１１、１５、１９はそれぞれ汎用Ｉ／Ｏポートに設
定され、内蔵命令メモリ内蔵データメモリ動作モードと
なり、またモード設定用フラグ２を命令の実行により’
１’を設定することで（ｂ）に示すように兼用端子７は
チップ外メモリのアドレス出力端子に、兼用端子１１は
チップ外データメモリ制御信号出力端子に、兼用端子１
９は汎用Ｉ／Ｏポートに設定され、内蔵命令メモリチッ
プ外データメモリ動作モードとなる。

【００２２】モード設定専用端子１を’Ｈ’に設定した
場合、モード設定用フラグ２を命令の実行により’０’
を設定することで（ｃ）に示すように兼用端子７はチッ
プ外メモリのアドレス出力端子に、兼用端子１１はチッ
プ外メモリのデータ入出力端子に、兼用端子１５は固定
電位出力端子に、兼用端子１９はチップ外命令メモリ制
御信号出力端子に設定され、チップ外命令メモリ内蔵デ
ータメモリ動作モードとなり、またモード設定用フラグ
２を命令の実行により’１’を設定することで（ｄ）に
示すように兼用端子７はチップ外メモリのアドレス出力
端子に、兼用端子１１はチップ外データメモリのデータ
入出力端子に、兼用端子１５はチップ外データメモリ制
御信号出力端子に、兼用端子１９はチップ外命令メモリ
制御信号出力端子に設定され、チップ外命令メモリチッ
プ外データメモリ動作モードとなる。

【００２３】以上のように、本発明の第３の実施例のワ
ンチップマイクロコンピュータによれば、モード設定用
フラグを命令の実行により設定することで、内蔵データ
メモリを動作させるモードとチップ外データメモリを動
作させるモードを切り替えることができる。

【００２４】以下、本発明の第４の実施例のワンチップ
マイクロコンピュータについて図面を参照しながら説明
する。図４において、（ａ）、（ｂ）のマイクロコンピ
ュータはともに図１に示したものと同一の構成とする。
図１において、モード設定専用端子１を’Ｈ’に設定し
てマイクロコンピュータをリセットスタートさせた場
合、モード設定用フラグ２はリセットされているため
（ａ）に示すように兼用端子７はチップ外メモリのアド
レス出力端子に、兼用端子１１はチップ外メモリのデー
タ入出力端子に、兼用端子１９はチップ外命令メモリ制
御信号出力端子に、兼用端子１５は出力制御回路２０と
命令の実行により制御が可能な信号線２１により常に’
Ｌ’信号が出力され、その後、命令の実行によりモード
設定用フラグを’１’にセットした場合、（ｂ）に示す
ように兼用端子７はチップ外メモリのアドレス出力端子
に、兼用端子１１はチップ外メモリのデータ入出力端子
に、兼用端子１５はチップ外データメモリ制御信号出力
端子に、兼用端子１９はチップ外命令メモリ制御信号出
力端子に設定される。

【００２５】以上のように本発明の第４の実施例のワン
チップマイクロコンピュータによれば、上記構成をとる
ことでマイクロコンピュータのリセット時にチップ外命
令メモリ内蔵データメモリ動作モードで起動された場
合、チップ外データメモリを制御するための信号が出力
されるべき端子の状態はチップ外データメモリを非能動
状態とするような一定電位の信号を出力させ、モード設
定用フラグが命令の実行により設定されチップ外データ
メモリを制御するための信号が出力されるべき端子の状
態が、チップ外データメモリを能動とするような信号を
出力することができる。

【００２６】以下、本発明の第５の実施例のワンチップ
マイクロコンピュータについて、図面を参照しながら説
明する。兼用端子７は命令により設定専用端子１とモー
ド設定用フラグ２の設定により状態が決まるが、命令に
より設定が可能な端子２１を’Ｈ’に設定した場合はセ
レクタ１４および出力制御回路２０の作用で、モード設
定専用端子１とモード設定用フラグ２の設定に関係なく
汎用入出力ポートとなる。

【００２７】以上のように本発明の第５の実施例のワン
チップマイクロコンピュータによれば、上記構成により
チップ外データメモリを制御するための信号が出力され
るべき端子において、マイクロコンピュータの命令の実
行でいかなる外部状態にも関係なく、汎用の入出力ポー
トに切り替えることができる。

【００２８】

【発明の効果】以上の実施例から明かなように、本発明
は命令を格納する第１のメモリと、データを格納する第
２のメモリを分離したアドレス空間で同一半導体チップ
上に保有し、前記チップの外部に命令を格納する第３の
メモリとデータを格納する第４のメモリとを拡張接続し
て動作するマイクロコンピュータにおいて、命令メモリ
を前記第１または第３のメモリ、データメモリを前記第
２または第４のメモリから選択して前記マイクロコンピ
ュータに接続するセレクタ手段を前記同一半導体チップ
上に設け、前記命令メモリとデータメモリの組み合せを
外部入力で設定するモード設定用の専用端子および命令
の実行により制御可能なモード設定用フラグとを備えた
ワンチップマイクロコンピュータとすることにより、複
数のメモリ動作モードを実現することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例のワンチップマイクロコ
ンピュータにおけるメモリ動作モード制御部の構成を示
すブロック図

【図２】本発明の第２の実施例のワンチップマイクロコ
ンピュータにおける動作を示すモード遷移図

【図３】本発明の第３の実施例のワンチップマイクロコ
ンピュータにおける動作を示すモード遷移図

【図４】本発明の第４の実施例のワンチップマイクロコ
ンピュータにおける動作を示すモード遷移図

【図５】従来のワンチップマイクロコンピュータにおけ
るメモリ動作モード制御部の構成を示すブロック図

【符号の説明】

１ モード設定専用端子 ２ モード設定用フラフ ３ マイクロコンピュータ ５、９、１３、１７ 第１と第２のメモリの接続端子 ４、８、１２、１６ 第３と第４のメモリの接続端子 ２１ セレクタ手段

Claims (5)

【特許請求の範囲】
1. 【請求項１】 命令を格納する第１のメモリと、データ
   を格納する第２のメモリを分離したアドレス空間で同一
   半導体チップ上に保有し、前記チップの外部に命令を格
   納する第３のメモリとデータを格納する第４のメモリと
   を拡張接続して動作するマイクロコンピュータにおい
   て、命令メモリを前記第１または第３のメモリ、データ
   メモリを前記第２または第４のメモリから選択して前記
   マイクロコンピュータに接続するセレクタ手段を前記同
   一半導体チップ上に設け、前記命令メモリとデータメモ
   リの組み合せを外部入力で設定するモード設定用の専用
   端子および命令の実行により制御可能なモード設定用フ
   ラグとを備えたワンチップマイクロコンピュータ。
2. 【請求項２】 マイクロコンピュータのリセットスター
   ト時に、前記モード設定用の専用端子の電位状態がハイ
   レベルであるか、またはローレベルであるかによって第
   １のメモリと第２のメモリを使用して動作するモード、
   または第３のメモリと第２のメモリを使用して動作する
   モードに決定されるようにした請求項１記載のワンチッ
   プマイクロコンピュータ。
3. 【請求項３】 モード設定用フラグを設定することによ
   り、第１のメモリと第２のメモリを使用して動作するモ
   ードから第１のメモリと第４のメモリを使用するモード
   に切り替わり、第３のメモリと第２のメモリを使用する
   モードから第３のメモリと第４のメモリを使用するモー
   ドに切り替わるようにした請求項２記載のワンチップマ
   イクロコンピュータ。
4. 【請求項４】 マイクロコンピュータのリセット時に第
   ３のメモリと第２のメモリを使用するモードで起動され
   た場合、第４のメモリを制御する信号が出力されるべき
   端子の状態を非能動状態とし、モード設定用フラグが設
   定され前記第４のメモリを使用するモードに移行後初め
   て制御信号が能動状態となるようにした請求項３記載の
   ワンチップマイクロコンピュータ。
5. 【請求項５】 第４のメモリを制御する信号を出力する
   端子において、マイクロコンピュータの命令の実行によ
   り汎用の入出力ポートに切り替えが可能とした請求項４
   記載のワンチップマイクロコンピュータ。