KR19980033198A - 메모리 및 마이컴 - Google Patents

메모리 및 마이컴 Download PDF

Info

Publication number
KR19980033198A
KR19980033198A KR1019970055227A KR19970055227A KR19980033198A KR 19980033198 A KR19980033198 A KR 19980033198A KR 1019970055227 A KR1019970055227 A KR 1019970055227A KR 19970055227 A KR19970055227 A KR 19970055227A KR 19980033198 A KR19980033198 A KR 19980033198A
Authority
KR
South Korea
Prior art keywords
mode
memory
high speed
low
current
Prior art date
Application number
KR1019970055227A
Other languages
English (en)
Other versions
KR100475267B1 (ko
Inventor
마사히로 츠치야
마사루 스가이
히로유키 기다
Original Assignee
가나이 츠토무
히다치세사쿠쇼(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 츠토무, 히다치세사쿠쇼(주) filed Critical 가나이 츠토무
Publication of KR19980033198A publication Critical patent/KR19980033198A/ko
Application granted granted Critical
Publication of KR100475267B1 publication Critical patent/KR100475267B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Microcomputers (AREA)
  • Static Random-Access Memory (AREA)

Abstract

메모리 및 메모리를 내장한 마이크로컴퓨터에 관한 것으로 특히 메모리 등의 소비 전류를 저감하는 기술에 관한 것으로서, 느린 액세스 동작을 실행해도 상관없는 경우이더라도 그의 최고속으로 동작하여 스위칭 회수에 비례한 전류를 소비하기 때문에 소비전류를 작게 할 수 없다는 문제점을 해결하기 위해서, 소비 전류는 많지만 고속으로 액세스가능한 고속모드와 고속모드보다 저속으로의 액세스로 되지만 소비전류가 적은 저전류모드를 갖고 메모리 외부로부터의 요구에 따라서 고속모드에서 동작시킬 것인지 저전류 모드에서 동작시킬 것인지를 제어하는 수단을 갖고 메모리 외부로부터의 지시에 따라서 어드레스에 대응하여 여러개로 분할된 메모리 블록마다 고속모드에서 동작시키거나 또는 저전류 모드에서 동작시키는 것 중의 어느 한쪽의 메모리 동작을 실행하는 것으로 하였다.
이렇게 하는 것에 의해서, 고속으로 동작시킬 필요가 없을 때에는 저전류 모드로하는 것에 의해서 소비전류의 저감이 도모되어 메모리의 소비전류를 필요 최소한으로 하는 것이 가능하게 되고 시스템이 소비하는 전류도 필요 최소한으로 하는 것이 가능하게 되며 전원의 소형 경량화를 실현할 수 있고 예를 들면 전지 구동의 시스템에서는 전지 수명을 최대로 하는 것이 가능하게 된다는 효과가 얻어진다.

Description

메모리 및 마이컴
본 발명은 메모리 및 상기 메모리를 내장한 마이크로컴퓨터(이하, 마이컴이라 한다)에 관한 것으로서, 메모리 등의 소비전류를 저감하는 기술에 관한 것이다.
일반적으로 메모리를 사용한 「시스템」이 고속처리모드와 저속처리모드를 갖는 경우, 사용하는 메모리를 결정할 때에는 고속처리모드에 맞추어 메모리를 선택하고 있다. 즉, 상기 「시스템」이 저속처리를 실행하고 있는 경우이더라도 메모리는 그의 최고속으로 동작하고 있다.
상기 종래기술의 메모리는 느린 액세스 동작을 실행해도 상관없는 경우이더라도 그의 최고속으로 동작하여 스위칭 회수에 비례한 전류를 소비하고 있다. 그 때문에 소비전류를 작게 할 수 없다는 문제가 있다.
본 발명의 목적은 소비전류가 적어도 좋은 메모리 및 상기 메모리를 내장하는 마이컴을 제공하는 것이다.
도 1은 본 발명에 의한 제1 실시예의 메모리를 도시한 도면,
도 2는 본 발명에 의한 제1 실시예의 반도체 메모리를 도시한 도면,
도 3은 본 발명에 의한 제2 실시예의 메모리를 도시한 도면,
도 4는 본 발명에 의한 제3 실시예의 메모리를 도시한 도면,
도 5는 본 발명에 의한 다른 실시예의 반도체 메모리를 도시한 도면,
도 6은 본 발명에 의한 제4 실시예의 메모리를 도시한 도면,
도 7은 본 발명에 의한 제5 실시예의 메모리를 도시한 도면,
도 8은 본 발명에 의한 제1 실시예의 마이컴을 도시한 도면,
도 9는 본 발명에 의한 제6 실시예의 메모리를 도시한 도면,
도 10은 본 발명에 의한 제1 실시예의 센스앰프를 도시한 도면,
도 11은 본 발명에 의한 다른 실시예의 센스앰프를 도시한 도면.
상기 목적을 달성하기 위한 본 발명에 의한 메모리의 특징은 소비전류는 많지만 고속으로 액세스가능한 고속모드와 고속모드보다 저속으로의 액세스로 되지만 소비전류가 적은 저전류 모드를 갖는 것이다.
또, 다른 특징은 소비전류는 많지만 고속으로 액세스가능한 고속모드와 고속모드보다 저속으로의 액세스로 되지만 소비전류가 적은 저전류모드를 갖고, 메모리 외부로부터의 요구에 따라서 상기 고속모드에서 동작시킬 것인지 상기 저전류 모드에서 동작시킬 것인지를 제어하는 수단을 갖는 점에 있다.
또, 다른 특징은 소비전류는 많지만 고속으로 액세스가능한 고속모드와 고속 모드보다 저속으로의 액세스로 되지만 소비전류가 적은 저전류 모드의 기능을 구비하고, 메모리 외부로부터의 지시에 따라서 어드레스에 대응하여 여러개로 분할된 메모리 블럭마다 상기 고속 모드에서 동작시키거나 또는 상기 저전류 모드에서 동작시키는 것 중의 어느 한쪽의 메모리 동작을 실행하는 점에 있다.
또한, 또 하나의 다른 특징은 소비전류는 많지만 고속으로 액세스 가능한 고속 영역과 고속 영역보다 저속으로의 액세스로 되지만 소비전류가 적은 저전류 영역을 구비하고, 메모리 외부로부터의 요구에 따라 상기 고속모드 영역을 활성으로 하거나 또는 비활성으로 하는 전환을 실행하는 수단을 갖는 것이다.
한편, 상기 목적을 달성하는 마이컴은 상기한 것 중의 어느 하나의 특징을 갖는 메모리를 내장하는 것이다.
본 발명에 의하면 고속으로 메모리를 액세스할 필요가 없을 때에는 저전류 모드동작을 시키는 것에 의해서 소비전류의 저감을 실행할 수 있다.
이하, 본 발명의 실시예에 대해서 제 1 실시예~제 16 실시예로서 설명하고 도면을 참조하면서 설명한다.
제1 실시예
도 1은 본 발명에 의한 제1 실시예의 메모리를 도시한 도면이다. 메모리를 고속모드와 저속모드를 취할 수 있도록 구성하고 저전류 모드 이행명령에 의해 전체를 저전류 모드로 하고, 고속모드 이행명령에 의해 전체를 고속모드로 하는 예를 도시하고 있다.
즉, 본 실시예의 메모리는 메모리를 소비전류는 많지만 고속액세스 가능한 고속 동작상태(고속대전류모드(1) 또는 고속모드메모리맵(1)이라 하고, 이하 간단히 고속모드라고 한다)와 메모리를 고속동작상태보다 저속이지만 소비전류가 적게 동작하는 저전류 동작상태(저전류 저속모드(2) 또는 저전류 모드메모리맵(2)이라 하고, 이하 간단히 저전류 모드라고 한다)를 취할 수 있도록 구성한 것이다.
구체적으로는, 본 발명에 의한 메모리는 저전류 모드 이행명령(3) 또는 고속모드 이행명령(4)를 지시하는 지시수단(물리적 지시수단이더라도 논리적 지시수단이더라도 좋다) 및 상기 지시수단에 의해서 상기 메모리의 저전류모드 이행명령(3)에 의한 저전류모드(2)의 선택과 고속모드 이행명령(4)에 의한 고속모드(1)의 선택이 전환되는 전환 수단을 사용해서 실행하는 「고속동작상태 또는 저속동작상태의 전환」의 대응이 가능한 기능을 메모리 자체에 부여해서 불필요한 전류 소비를 회피하는 것이다.
따라서, 본 발명에 의한 메모리의 특징은 소비전류는 많지만 고속으로 액세스가능한 고속모드(1)과 고속모드(1)보다 저속으로의 액세스로 되지만 소비전류가 적은 저전류모드(2)를 갖고, 메모리 외부로부터의 요구로서의 양 이행명령(3), (4)에 따라서 고속모드에서 메모리를 동작시킬것인지 저전류모드에서 메모리를 동작시킬 것인지를 제어하는 수단(즉, 선택이 가능한 수단)을 갖는 메모리인 점에 있다. 그리고, 제어하는 수단의 1예로서는 다음에 설명하는 제2 실시예의 구성요소(32),(33)이 해당한다.
제2 실시예
도 2는 본 발명에 의한 1 실시예의 반도체 메모리를 도시한 도면이다. 도 1에 도시한 제1 실시예의 메모리를 사용해서 전체전환방식의 반도체 메모리의 구성에 적용한 것이다. 즉, 모드전환의 지시수단으로서 레지스터(33)을 사용한 구체예를 도시하고 있다. 도 2에 있어서, 구성요소(25)에서 (30)까지는 종래기술과 마찬가지이고 구성요소(32), (33)이 본 발명에 의한 추가부분이다.
레지스터(33)은 지시신호(81)로서 도 1에 도시한 바와 같이, 저전류모드 이행명령(3)이 인가되는 것에 의해 제1 값 예를 들면 0을 취하고, 지시신호(81)로서 고속모드 이행명령(4)가 인가되는 것에 의해 제2 값 예를 들면 1을 취하는 것으로 한다. 그리고, 고속모드(레지스터(33)의 값이 제2 값 예를 들면 1)일 때 센스앰프(29)가 동작하고 센스앰프용 바이패스회로(32)는 동작하지 않는 구성으로 한다.
즉, 고속모드인 경우에는 반도체메모리(90)에 있어서, 종래기술과 마찬가지로 메모리 외부에서 입력된 입력신호로서의 어드레스 신호(70)를 워드선 디코더(25)가 디코드하고 그 신호에 의해서 메모리셀(27)의 해당 신호선이 선택되어 1워드분의 신호가 비트선 멀티플렉서(28)로 전송된다.
다음에, 어드레스 신호(70)을 비트선 디코더(26)이 디코드하고, 그 신호에 의해 비트선 멀티플렉서(28)은 해당 어드레스의 신호를 센스앰프(29)로 전송한다. 그리고, 고속이며 전류소비량이 큰 센스앰프(29)는 전송되어 온 신호를 증폭해서 출력버퍼(30)으로 전송하고 출력버퍼(30)은 출력신호(80)를 메모리 외부로 출력한다.
한편, 저전류모드(레지스터(33)의 값이 제1 값, 예를 들면 0)인 경우에는 센스앰프(29)의 동작을 정지시키고 바이패스회로(32)를 동작시키는 것에 의해 해당 어드레스의 신호는 비트선 멀티플렉서(28)에서 바이패스회로(32)를 경유해서 출력버퍼(30)으로 직접 전송된다. 이 때, 전류소비량이 큰 센스앰프(29)가 동작하지 않는 것에 의해 저속이긴 하지만 소비전류가 작아진다는 효과가 얻어진다.
또한, 여기서 레지스터(33)의 값으로서의 레지스터 신호를 레지스터(33)에서 메모리 외부로의 식별신호(82)로서 리드할 수 있는 확인수단의 구성으로 해두면 어느쪽의 모드로 되어 있는지를 확인할 수 있다.
여기서 식별신호(82)를 출력하는 부위는 레지스터(33) 이외이더라도 좋다. 이 확인수단을 마련하는 것에 의해 제15 실시예, 제16 실시예로서 후술하는 바와 같이, 메모리의 속도와 동기해서 CPU의 속도를 변화시키는 것이 가능하게 된다.
또, 레지스터(33)은 메모리의 외부에 구성되어 있어도 좋다.
제3 실시예
도 3은 본 발명에 의한 제2 실시예의 메모리를 도시한 도면이다. 메모리를 고속모드와 저전류모드를 취할 수 있도록 구성하고, 어드레스에 따라서 여러개로 분할된 메모리 블럭마다 어느쪽의 모드를 취할 것인지 선택할 수 있도록 구성한 예를 도시하고 있다. 즉, 본 실시예에서는 메모리를 고속모드와 저전류모드를 취할 수 있도록 구성하고 또한 어드레스 대응에 의해 여러개의 영역으로 분할하고 그의 영역마다 어떠한 지시수단(물리적 지시수단이더라도 논리적 지시수단이더라도 좋다)에 의해 어느쪽의 모드를 취할 것인지 결정하는 것이다. 즉, 메모리 외부에 있어서 지정한 고속모드인지 저전류모드인지의 「메모리가 갖는 어느 하나의 영역」에서 메모리동작을 실행하는 메모리이다.
여기서, 분할수가 L이고 제m 영역과 제n 영역이 고속모드, 그 밖의 영역이 저전류모드인 예를 설명한다. 또, 분할한 영역의 각각의 크기(메모리 영역의 크기)는 동일해도 좋고 달라도 좋다.
즉, 본 발명에 의한 메모리의 다른 특징은 소비전류는 많지만 고속으로 액세스가능한 고속모드와 고속모드보다 저속으로의 액세스로 되지만 소비전류가 적은 저전류 모드의 기능을 구비하고, 메모리 외부로부터의 지시에 따라서 어드레스에 대응하여 여러개로 분할된 메모리 블럭마다 상기 고속모드에서 동작시키거나 또는 상기 저전류모드에서 동작시키는 것 중의 어느 한쪽의 메모리 동작을 실행하는 것에 있다.
본 실시예의 구성을 취하는 것에 의해 저전류 모드로 하는 영역의 크기나 위치를 본 발명의 메모리를 사용하는 사용자가 결정할 수 있으므로, 프로그래밍에 대한 자유도가 커진다는 효과가 얻어진다.
이상의 제1 실시예~제3 실시예를 정리하면, 본 발명에 의한 메모리의 기본으로 되는 특징은 소비전류는 많지만 고속으로 액세스가능한 고속모드와 고속모드보다 저속으로의 액세스로 되지만 소비전류가 적은 저전류 모드를 갖는 것이다.
제4 실시예
도 4는 본 발명에 의한 제3 실시예의 메모리를 도시한 도면이다. 메모리를 고속모드와 저전류모드를 취할 수 있도록 구성하고, 어드레스에 따라서 여러개로 분할된 메모리 블럭마다 레지스터의 비트와 1대 1로 어느 쪽의 모드를 취할 것인지 선택할 수 있도록 구성한 예, 즉 모드전환의 지지수단으로서 레지스터(23)을 사용해서 제2 실시예의 메모리를 구체화한 예를 도시하고 있다.
즉, 도 4에 모드전환 레지스터(23)(이하, 레지스터)와 메모리영역(22)의 대응관계가 도시되어 있다. 본 실시예에서는 메모리 영역을 8개의 영역으로 분할하고, 8비트 레지스터(23)의 각 비트와그 영역을 1대 1로 대응시키고, 레지스터의 값이 제1 값 예를 들면 0일 때에는 대응하는 메모리 영역을 저전류 모드로 하고 레지스터의 값이 제2 값 예를 들면 1일 때에는 대응하는 메모리 영역을 고속으로 하는 것으로 한다. 또한, 이 레지스터의 값과 메모리의 모드의 관계는 반대이더라도 좋다.
또, 레지스터(23)의 값을 메모리 외부로의 식별신호(82)로서(예를 들면, CPU로) 리드할 수 있도록 해 두면 이번 영역이 어느쪽의 모드로 되어 있는지의 확인 수단으로 된다.
제5 실시예
도 5는 본 발명에 의한 다른 실시예의 반도체 메모리를 도시한 도면이다. 즉, 도 4에 도시한 제3 실시예의 메모리를 사용해서 부분전환방식의 반도체메모리의 구성에 적용한 것이다. 도 5에 있어서 구성요소(25)에서 (30)까지가 종래 기술과 동일하고 구성요소(32), (33), (34)가 본 발명에 의한 추가부분이다.
액세스하고자 하는 메모리 영역이 고속모드설정(레지스터(33)의 대응비트의 값이 제2 값, 예를 들면 1)일 때에는 디코더(34)가 입력신호로서의 어드레스 신호(70)중 필요한 비트(메모리 영역을 8등분한 경우에는 상위 3비트)와 레지스터(33)의 대응비트의 연산을 실행하고 센스앰프(29)를 동작시키고 바이패스회로(32)를 동작시키지 않는 구성으로 한다.
즉, 고속모드설정의 경우에는 반도체 메모리에 있어서 종래기술과 마찬가지로 메모리 외부에서 입력된 어드레스 신호(70)를 워드선 디코더(25)가 디코드하고 그 신호에 의해서 메모리셀(27)의 해당 신호선이 선택되고, 1워드분의 신호가 비트선 멀티플렉서(28)로 전송된다. 다음에, 어드레스 신호(70)을 비트선 디코더(26)에 의해 디코드하고, 그 신호에 의해 비트선 멀티플렉서(28)은 해당 어드레스의 신호를 센스앰프(29)로 전송한다. 그리고, 고속이며 전류소비량이 큰 센스앰프(29)는 그 신호를 증폭해서 출력버퍼(30)으로 전송하고 출력버퍼(30)은 그 출력신호(80)를 메모리 외부로 출력한다.
한편, 액세스하고자 하는 메모리 영역이 저전류모드설정(레지스터(33)의 대응비트의 값이 제1 값, 예를 들면 0)인 경우에는 디코더(34)에 의해 어드레스 신호(70)중 필요한 비트와 레지스터(33)의 대응비트의 연산을 실행해서 센스앰프(29)의 동작을 정지시키고 바이패스회로(32)를 동작시키는 것에 의해 해당 어드레스의 신호는 비트선 멀티플렉서(28)에서 바이패스회로(32)를 경유해서 출력버퍼(30)으로 직접 전송된다. 이 때, 고속이며 전류소비량이 큰 센스앰프가 동작하지 않게 되므로 저속이기는 하지만 소비전류가 작아진다는 효과가 얻어진다.
제6 실시예
도 6은 본 발명에 의한 제4 실시예의 메모리를 도시한 도면이다. 메모리를 고속모드와 저전류모드를 취할 수 있도록 구성하고, 어드레스에 의해서 여러개로 분할된 메모리 블럭마다 어느 쪽의 모드를 취할 것인지 고정시킨 예를 도시하고 있다. 즉, 본 실시예는 메모리를 어드레스 대응에 의해 고속모드부분(7), (9)와 저전류모드부분(8), (10)으로 되도록 구성하고 메모리 자체에서는 모드의 전환을 실행하지 않는 예이다. 또한, 고속모드부분(7), (9)와 저전류모드부분(8), (10)의 크기, 분할수, 배열되는 순서는 임의로 설정할 수 있는 것으로 한다.
본 실시예의 구성인 경우에는 모드의 전환을 위한 메모리의 외부로부터의 입력신호나 그것을 유지해 두는 레지스터가 불필요하게 된다. 그 때문에, 회로 규모가 작아지고 회로가 작아진 분만큼 소비전류가 적어진다는 이점이 있다.
제7 실시예
도 7은 본 발명에 의한 제5 실시예의 메모리를 도시한 도면이다. 제7 실시예에 있어서는 메모리를 고속영역(고속대전류영역)(11)과 저전류영역(저속저전류영역)(12)로 나누어 구성하고 또한 동일 어드레스에 할당하도록 구성하고, 어드레스에 따라서 여러개로 분할된 메모리 블럭마다 어느 쪽의 블럭을 활성으로 할 것인지를 결정하는 예를 도시하고 있다. 즉, 본 실시예는 메모리를 고속영역(11)과 저전류영역(12)로 나누고 또한 동일 어드레스에 할당하는 구성으로 하고, 어드레스에 따라서 여러개로 분할된 메모리 블럭마다 고속모드와 저전류모드중의 어느 쪽의 모드로서 사용할 것인지를 결정하는(즉, 어느 한쪽의 메모리 동작을 실행한다)예이다. 또한, 본 제7 실시예는 제2 실시예를 확장한 것이라도 할 수 있다.
본 실시예의 구성인 경우에는 고속영역과 저전류영역은 각각의 영역에 있어서의 성능을 최적화하는 것이 가능하다. 그 때문에 가장 좋은 성능으로 하는 즉 최고효율로 동작시키는 것을 가능하게 하는 이점이 있다.
제8 실시예
도 8은 본 발명에 의한 1실시예의 마이컴을 도시한 도면이다. 단일 칩마이컴의 구성이미지를 도시하고 있다. 제8 실시예를 도시한 도 8에 있어서 메모리내장 단일 칩마이컴은 CPU(56), 전류모드전환용 레지스터(57), ROM(58), RAM(59), 주변회로(60), 어드레스버스(61) 및 데이타버스(62)를 포함하여 구성된다. 또한, 레지스터(57)은 RAM(59)만 또는 ROM(58)만 또는 ROM과 RAM의 양쪽을 고속모드 또는 저전류모드로서 전환이 가능하도록 구성한다. 또, 이 CPU(56)을 고속동작모드와 저전류동작모드를 갖도록 구성해도 좋다.
본 실시예에서는 레지스터(57)이 겸용되어 간소화된다는 이점이 있다.
제9 실시예
본 발명에 의한 제9 실시예(도시생략)은 본 발명에 의한 메모리와 마이컴을 조합한 마이컴시스템의 1실시예이다. 본 실시예에서는 메모리는 고속모드와 저전류모드를 취할 수 있고 마이컴은 고속처리모드와 저속처리모드를 취할 수 있도록 구성되어 있다. 마이컴이 고속처리모드로 설정되었을 때에는 자동적으로 메모리에 대해서 고속모드 이행신호(즉, 지시신호)를 발신하도록 구성하는 것에 의해 상기 지시신호를 수신한 메모리는 메모리 자체의 동작을 자동적으로 고속모드로 이행하는 것이다.
한편, 마이컴이 저속모드로 설정되었을 때에는 자동적으로 메모리에 대해 저전류모드 이행신호를 발생하도록 구성하는 것에 의해 상기 지시신호를 수신한 메모리는 메모리 자체의 동작을 자동적으로 저속모드로 이행하는 것이다.
즉, 마이컴은 고속처리모드와 저속처리모드의 기능을 갖고, 상기 마이컴이 선택신호(즉, 지시신호)를 본 발명에 의한 메모리로 발신해서 고속처리모드일 때에는 메모리를 고속모드로 하고 또한 저속처리모드일 때에는 메모리를 저전류 모드로 하는 수단을 갖는 것에 특징이 있다.
본 제9 실시예의 경우는 마이컴의 동작모드를 결정하는 신호와 메모리의 모드를 결정하는 신호를 겸용할 수 있으므로, 회로규모가 작아지고 회로가 작아진 분만큼 소비전류가 적어진다는 이점이 있다.
제10 실시예
본 발명에 의한 제10 실시예(도시생략)은 본 발명에 의한 메모리와 마이컴을 조합한 마이컴 시스템의 다른 실시예이다. 본 실시예에서는 메모리는 고속모드와 저전류모드를 취할 수 있고 마이컴은 고속처리모드와 저속처리모드를 취할 수 있도록 구성되어 있다. 그리고, 고속모드로 설정되어 메모리 영역이 액세스되면 미리 레지스터 설정수단 등 이라는 어떠한 수단에 의해 자동적으로 마이컴 자체에 대해서 고속처리모드로의 이행신호가 전송되어 상기 마이컴이 고속 처리모드로 되도록 구성한다.
한편, 동일한 레지스터 설정수단 등에 의해 저전류모드로 설정되어 있는 메모리 영역이 액세스되면, 자동적으로 마이컴 자체에 대해 저속처리모드로의 이행 신호가 전송되고 상기 마이컴이 저속처리모드로 되도록 구성한다.
즉, 마이컴은 고속처리모드와 저속처리모드의 기능을 갖고, 상기 마이컴이 본 발명에 의한 메모리에 대해서 고속모드의 메모리 영역을 액세스하면 상기 마이컴 자체를 자동적으로 고속모드로 하고, 또한 메모리에 대해서 저전류 모드의 메모리 영역을 액세스하면 상기 마이컴 자체를 자동적으로 저전류모드로 하는 수단을 갖는 것에 특징이 있다.
제10 실시예의 경우는 마이컴의 동작 모드를 변경하기 위해 동작모드변경 명령을 실시할 필요가 없으므로, 소프트웨어를 간단하게 하는 것이 가능하게 된다는 이점이 있다.
제11 실시예
도 9는 본 발명에 의한 제6 실시예의 메모리를 도시한 도면이다. 소비전류는 많지만 고속으로 동작하는 영역(고속동작영역(20)과 이 영역보다 저속이기는 하지만 소비전류가 적은 영역(저전류동작영역(21)을 갖는 메모리(즉, 단일체(單體) 메모리 또는 메모리 시스템)으로서, 메모리 외부로부터의 요구에 따라 고속모드인 경우에는 고속으로 동작하는 영역을 활성상태(리드 라이트가 가능한 상태)로 하고 저전류 영역은 활성 또는 비활성 상태(내용유지만 가능한 상태)로 전환하고, 저전류 모드인 경우에는 고속으로 동작하는 영역을 비활성으로 해서 저전류 영역만 활성상태로 전환하는 수단을 마련한 예를 도시하고 있다.
즉, 본 실시예의 메모리는 각각에 고속동작영역(20)과 저전류동작영역(21)의 양 영역을 갖는 한쪽의 고속모드 메모리맵(18)과 다른쪽의 저전류모드 메모리맵(19)로 구성되고, 고속모드일 때에는 고속모드 메모리맵으로 나타낸 바와 같이 고속동작영역(20)을 활성으로 해서 상기 고속동작영역(200을 사용하여 동작하고, 저전류모드일 때에는 저전류 모드 메모리맵(19)로 나타낸 바와 같이 고속동작영역(20)을 비활성으로 해서 저전류동작영역(21)에서만 동작하도록 전환수단을 마련한 것이다.
또한, 저전류영역(21)은 고위 또는 저위중 어느 메모리 어드레스에 있어도 좋다.
본 실시예의 구성에서는 고속모드일 때에는 일부에 저전류동작영역이 있으므로 전체 영역을 고속동작으로 했을 때와 비교하여 소비전류가 적다는 이점이 있다. 또, 저전류 모드에서는 고속동작영역을 비활성으로 하는 것에 의해 더욱 더 소비전류를 저감할 수 있다는 이점도 있다.
제12 실시예
본 발명에 의한 제12 실시예(도시생략)는 상기 제1 실시예~제11 실예중의 하나의 실시예에 있어서, 고속모드와 저전류모드의 전환수단으로서 레지스터, 입출력포트어드레스, 메모리 어드레스,출력포트 및 입출력포트 등(이하, 이들을 일괄하여 「레지스터 등」이라 한다)을 사용하는 것이고, 이 레지스터 등으로의 라이트 값에 의해서 고속모드와 저전류모드로 설정하는 영역의 조합을 결정하는 구성이다. 또, 이 레지스터 등으로부터의 리드값에 의해서 고속모드와 저전류모드로 설정된 영역의 조합을 검출하도록 구성하는 것도 가능하다.
제13 실시예
본 발명에 의한 제13 실시예(도시생략)는 제1 실시예~제11 실시예중의 하나의 실시예에 있어서, 고속모드와 저전류모드의 전환수단으로서 「레지스터 등」을 사용하고 이것에 부가해서 상기 레지스터 등으로의 라이트시에 전체(본 발명에 의한 메모리 또는 마이컴)을 고속모드로 전환하고, 리드시에 전체를 저전류모드로 전환하는 구성으로 하거나 또는 상기 레지스터 등으로의 리드에 의해 전체를 고속모드로 전환하고 라이트에 의해 전체를 저전류 모드로 전환하는 구성으로 하는 것이다.
제14 실시예
본 발명에 의한 제14 실시예(도시생략)은 제1 실시예~제11 실시예중의 하나의 실시예의 메모리 또는 마이컴을 채용하는 경우로서, 고속모드와 저전류모드의 전환을 위해 상기 마이컴의 명령코드에 모드전환명령을 입력해 두는 구성이다.
제15 실시예
도 10은 본 발명에 의한 1실시예의 센스앰프를 도시한 도면이다. 제15 실시예는 소비전류전환가능한 센스앰프의 구성예{그의 1}이다. 본 실시예는 「메모리의 출력을 증폭해서 신호의 출력속도를 빠르게 하는 방식의 센스앰프의 회로」의 1예이다. 구성요소(35)~(46)이 종래기술과 동일하고 구성요소(47), (48)이 본 발명에 의한 추가부분이다. 제1 PMOS(36)과 제2 PMOS(37)의 소오스를 전원 Vcc(35)에 접속하고, 제1 PMOS(36)의 드레인과 제1 NMOS(38)의 드레인과 제2 PMOS(37)의 게이트를 접속해서 정상출력단자 O1로부터의 출력신호(42)로 하고, 제2 PMOS(37)의 드레인과 제2 NMOS(39)의 드레인과 제1 PMOS(36)의 게이트를 접속해서 역상출력단자 O2로부터의 출력신호(43)으로 한다.
그리고, 제1 NMOS(38)의 소오스와 제2 NMOS(39)의 소오스와 제3 NMOS(40)의 드레인과 제4 NMOS(47)의 드레인을 접속하고 제3 NMOS(40)의 소오스와 제4 NMOS(47)의 소오스를 접지(41)에 접속하고, 제1 NMOS(38)의 게이트를 정상입력신호 d1으로서 입력신소(44)로 하고, 제2 NMOS(39)의 게이트를 역상입력신호 d2로서의 입력신호(45)로 하고, 제3 NMOS(40)의 게이트를 센스앰프 인에이블신호 SA1(46)으로 하고, 제4 NMOS(47)의 게이트를 센스앰프 인에이블 신호 SA2(48)로 한다.
즉, 상술한 식별신호(82)를 이용하는 것에 의해서 고속모드에서는 SA1(46)과 SA2(48)을 모두 센스앰프 인에이블신호로서 사용하고, 저전류모드에서는 SA2(48)을 항상 L레벨로 해서 SA1만을 센스앰프 인에이블 신호로서 사용한다. 이와 같이 구성하는 것에 의해 고속모드와 비교해서 저전류모드에서의 소비전류를 저감하는 것이 가능하게 된다.
제16 실시예
도 11은 본 발명에 의한 다른 실시예의 센스앰프를 도시한 도면이다. 제 16 실시예는 소비전류 전환가능한 센스앰프의 구성예(그의 2)이다. 본 실시예는 「메모리의 출력을 증폭해서 신호의 출력속도를 빠르게 하는 방식의 센스앰프의 회로」의 다른 예이다.
제1 PMOS(49)의 소오스를 전원 Vcc(35)에 접속하고, 제1 PMOS(49)의 드레인을 공지의 센스앰프회로(53)의 전원으로서 접속하고, 제1 저항(51)의 한쪽 끝을 전원 Vcc(35)에 접속하고, 제1 저항(51)의 다른쪽 끝과 제2 저항(52)의 한쪽 끝과 제1 PMOS(49)의 게이트와 제1 NMOS(50)의 드레인을 접속해서 전류제어신호전위(54)로 하고, 제2 저항(52)의 다른쪽 끝과 제1 NMOS(50)의 소오스를 접지(41)에 접속하고, 제1 NMOS(50)의 게이트를 모드 설정 레지스터(55)에 접속한다.
이와 같이 구성하는 것에 의해, 상술한 식별신호(82)를 이용하는 것에 의해서 모드설정 레지스터(55)가 제1 값(또는 제1 전위), 예를 들면 0(저전류모드)일 때에는 제1 NMOS(50)이 오프하고, 전류제어신호전위(54)가 제1 저항(51)과 제2 저항(52)의 저항비에 의해서 결정되는 중간전위로 되어 제1 PMOS(49)의 온 저항이 커지고 센스앰프(53)에 흐르는 전류가 작아진다. 모드설정 레지스터(55)가 제2 전위, 예를 들면 1(고속대전류모드)일 때에는 제1 NMOS(50)이 온하고, 전류제어신호전위(54)가 접지전위로 되어 제1 PMOS(49)의 온저항이 최소로 되고 센스앰프(53)에 흐르는 전류가 최대로 된다. 이것에 의해 저전류모드일 때에는 센스앰프가 저속저전류 동작을 실행하고 고속모드일 때에는 센스앰프가 고속대전류로 동작을 실행하는 것이다.
또한, 본 실시예에서 기재한 메모리는 단일체메모리, 메모리시스템, 반도체 메모리 및 메모리칩등을 포함하고, 또 마이컴은 마이컴시스템, 단일칩마이컴 등을 포함하는 것으로 한다.
본 발명에 의하면, 메모리에 고속모드와 저전류모드의 동작기능을 갖게 하고, 고속모드에서 동작시킬 것인지 저전류모드에서 동작시킬 것인지를 지시하는 수단과 전환하는 수단을 마련하는 것에 의해 고속으로 동작시킬 필요가 없을 때에는 저전류모드로 하는 것에 의해서 소비전류의 저감이 도모된다. 이 결과, 메모리의 소비전류를 필요 최소한으로 하는 것이 가능하게 되고 시스템이 소비하는 전류도 필요최소한으로 하는 것이 가능하게 된다.
따라서, 전원의 소형 경량화를 실현할 수 있고 예를 들면 전지구동의 시스템에서는 전지수명을 최대로 하는 것이 가능하게 되며, 또 전지개수의 삭감도 가능하게 된다는 효과가 얻어진다.

Claims (9)

  1. 소비전류는 많지만 고속으로 액세스가능한 고속모드와 상기 고속모드보다 저속으로의 액세스로 되지만 소비전류가 적은 저전류모드를 갖는 것을 특징으로 하는 메모리.
  2. 소비전류는 많지만 고속으로 액세스가능한 고속모드와 상기 고속모드보다 저속으로의 액세스로 되지만 소비전류가 적은 저전류모드를 갖고, 메모리 외부로부터의 요구에 따라서 상기 고속모드에서 동작시킬 것인지 상기 저전류모드에서 동작시킬 것인지를 제어하는 수단을 갖는 것을 특징으로 하는 메모리.
  3. 소비전류를 많지만 고속으로 액세스가능한 고속모드와 상기 고속모드보다 저속으로의 액세스로 되지만 소비전류가 적은 저전류모드의 기능을 구비하고, 메모리 외부로부터의 지시에 따라서 어드레스에 대응하는 여러개로 분할된 메모리 블럭마다 상기 고속모드에서 동작시키거나 또는 상기 저전류모드에서 동작시키는 것 중의 어느 한쪽의 메모리 동작을 실행하는 것을 특징으로 하는 메모리.
  4. 제 2항 또는 제 3항에 있어서,
    제어된 상기 모드의 종류를 나타내는 식별신호를 출력하는 수단을 갖는 것을 특징으로 하는 메모리.
  5. 소비전류는 많지만 고속으로 액세스가능한 고속영역과 상기 고속영역보다 저속으로의 액세스로 되지만 소비전류가 적은 저전류영역을 구비하고, 메모리 외부로부터의 요구에 따라서 상기 고속모드 영역을 활성으로 하거나 또는 비활성으로 하는 전환을 실행하는 수단을 갖는 것을 특징으로 하는 메모리.
  6. 청구범위 제1항~제5항중 어느 한 항에 기재된 메모리를 내장하는 것을 특징으로 하는 마이컴.
  7. 제 6항에 있어서,
    상기 마이컴은 고속처리모드와 저속처리모드의 기능을 갖고, 상기 마이컴이 선택신호를 상기 메모리로 발신해서 상기 고속처리모드일 때에는 상기 메모리를 상기 고속모드로 하고 또한 상기 저속처리모드일 때에는 상기 메모리를 상기 저전류모드로 하는 수단을 갖는 것을 특징으로 하는 마이컴.
  8. 제 6항에 있어서,
    상기 마이컴은 고속처리모드와 저속처리모드의 기능을 갖고, 상기 마이컴이 상기 메모리에 대해 상기 고속모드의 메모리영역을 액세스하면 상기 마이컴 자체를 자동적으로 상기 고속모드로 하고, 또한 상기 메모리에 대해서 상기 저전류모드의 메모리 영역을 액세스하면 상기 마이컴 자체를 자동적으로 상기 저전류모드로 하는 수단을 갖는 것을 특징으로 하는 마이컴.
  9. 메모리 셀,
    외부에서 입력되는 어드레스신호에 대응하는 상기 메모리셀의 어드레스로부터의 신호를 선택해서 출력하는 멀티플렉서,
    상기 멀티플렉서로부터의 신호를 증폭해서 출력하는 센스앰프,
    상기 센스앰프로부터의 신호를 외부로 출력하는 출력버퍼 및
    상기 멀티플렉서로부터의 신호를 상기 센스앰프를 거치지 않고 상기 출력버퍼로 전송하는 바이패스회로를 구비하고,
    외부로부터의 지시신호에 따라서 센스앰프가 동작하고 또한 바이패스회로가 동작하지 않는 고속모드와 바이패스회로가 동작하고 또한 센스앰프가 동작하지 않는 저전류모드를 갖는 것을 특징으로 하는 반도체메모리.
KR1019970055227A 1996-10-29 1997-10-27 메모리및마이컴 KR100475267B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-286411 1996-10-29
JP28641196 1996-10-29

Publications (2)

Publication Number Publication Date
KR19980033198A true KR19980033198A (ko) 1998-07-25
KR100475267B1 KR100475267B1 (ko) 2005-06-28

Family

ID=17704059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970055227A KR100475267B1 (ko) 1996-10-29 1997-10-27 메모리및마이컴

Country Status (3)

Country Link
US (1) US6249837B1 (ko)
KR (1) KR100475267B1 (ko)
TW (1) TW347501B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100795278B1 (ko) * 2000-05-26 2008-01-15 소니 가부시끼 가이샤 전자 장치와, 이를 사용하는 기기 및 시스템
KR101455584B1 (ko) * 2012-02-02 2014-10-28 피에스4 뤽스코 에스.에이.알.엘. 낸드 타입 플래시 메모리를 위한 dma 아키텍처

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103061A (ja) * 2002-09-05 2004-04-02 Renesas Technology Corp 半導体記憶装置
US7930572B2 (en) * 2003-12-24 2011-04-19 Texas Instruments Incorporated Method and apparatus for reducing memory current leakage a mobile device
EP1548547A1 (en) * 2003-12-24 2005-06-29 Texas Instruments Incorporated Method and apparatus for reducing memory current leakage in a mobile device
JP2010152962A (ja) * 2008-12-24 2010-07-08 Toshiba Corp 半導体記憶装置
US8402249B1 (en) 2009-10-19 2013-03-19 Marvell International Ltd. System and method for mixed-mode SDRAM address mapping
US8738875B2 (en) 2011-11-14 2014-05-27 International Business Machines Corporation Increasing memory capacity in power-constrained systems
FR3104276B1 (fr) * 2019-12-05 2022-04-29 St Microelectronics Grenoble 2 Procédé de contrôle d’alimentation

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4604727A (en) * 1983-08-31 1986-08-05 Texas Instruments Incorporated Memory with configuration RAM
US4918586A (en) * 1985-07-31 1990-04-17 Ricoh Company, Ltd. Extended memory device with instruction read from first control store containing information for accessing second control store
JPS63175287A (ja) * 1987-01-16 1988-07-19 Hitachi Ltd 記憶装置
US5280589A (en) * 1987-07-30 1994-01-18 Kabushiki Kaisha Toshiba Memory access control system for use with a relatively small size data processing system
JP2618938B2 (ja) * 1987-11-25 1997-06-11 株式会社東芝 半導体記憶装置
US4933907A (en) * 1987-12-03 1990-06-12 Mitsubishi Denki Kabushiki Kaisha Dynamic random access memory device and operating method therefor
JPH02156497A (ja) * 1988-12-07 1990-06-15 Mitsubishi Electric Corp 半導体記憶装置
US5113511A (en) * 1989-06-02 1992-05-12 Atari Corporation System for dynamically providing predicted high/slow speed accessing memory to a processing unit based on instructions
DE69031807T2 (de) * 1989-06-30 1998-04-09 Fujitsu Personal Systems, Inc., Santa Clara, Calif. Methode zur Reduzierung der Leistungsaufnahme eines Rechners
AU8908691A (en) * 1990-10-12 1992-05-20 Intel Corporation Slow memory refresh in a computer with a limited supply of power
ATE179810T1 (de) * 1991-03-01 1999-05-15 Advanced Micro Devices Inc Mikroprozessor mit externem speicher
JPH05189976A (ja) * 1991-09-03 1993-07-30 Seiko Epson Corp 半導体装置及び電子機器
JPH065073A (ja) * 1992-06-24 1994-01-14 Canon Inc メモリ制御装置
JPH0652689A (ja) * 1992-07-29 1994-02-25 Sony Corp メモリー装置
JPH0652689U (ja) * 1992-12-24 1994-07-19 兼松 徳原 携帯用手動式衛生洗浄器
KR960000616B1 (ko) * 1993-01-13 1996-01-10 삼성전자주식회사 불휘발성 반도체 메모리 장치
JPH06259986A (ja) 1993-03-09 1994-09-16 Hitachi Ltd 半導体装置
KR960006274B1 (ko) * 1993-11-17 1996-05-13 삼성전자주식회사 듀얼포트 메모리 장치
JPH07211077A (ja) * 1993-12-03 1995-08-11 Toshiba Micro Electron Kk 半導体記憶装置
JPH08106339A (ja) * 1994-10-07 1996-04-23 Hitachi Ltd メモリ制御方式
US5530384A (en) * 1995-04-27 1996-06-25 Xilinx, Inc. Sense amplifier having selectable power and speed modes
US5860127A (en) * 1995-06-01 1999-01-12 Hitachi, Ltd. Cache memory employing dynamically controlled data array start timing and a microcomputer using the same
KR0167296B1 (ko) * 1995-12-16 1999-02-01 문정환 메모리의 워드라인 구동회로
KR0161868B1 (ko) * 1995-12-27 1999-01-15 문정환 메모리 주소제어회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100795278B1 (ko) * 2000-05-26 2008-01-15 소니 가부시끼 가이샤 전자 장치와, 이를 사용하는 기기 및 시스템
KR101455584B1 (ko) * 2012-02-02 2014-10-28 피에스4 뤽스코 에스.에이.알.엘. 낸드 타입 플래시 메모리를 위한 dma 아키텍처

Also Published As

Publication number Publication date
KR100475267B1 (ko) 2005-06-28
TW347501B (en) 1998-12-11
US6249837B1 (en) 2001-06-19

Similar Documents

Publication Publication Date Title
US20020112126A1 (en) Cache memory system
KR100806284B1 (ko) 동적 전압 스케일링을 적용한 고효율 프로세서
US7227777B2 (en) Mode selection in a flash memory device
US4870570A (en) Control system for multi-processor
MX2007008823A (es) Metodos y aparatos para administrar dinamicamente memoria en banco.
KR100475267B1 (ko) 메모리및마이컴
KR970005409B1 (ko) 반도체 집적회로 장치
KR0142033B1 (ko) 마이크로 컴퓨터
KR100758185B1 (ko) 데이터 처리 장치
JPH10188567A (ja) メモリ及びマイコン
US5329494A (en) Memory cell array divided type semiconductor memory device
JPH01296499A (ja) 半導体集積回路装置
US6862242B2 (en) SRAM control circuit with a power saving function
JPH104568A (ja) 簡易交換装置のデータ保存回路
KR100206898B1 (ko) 멀티세트 디램 제어장치
US20030188209A1 (en) Control circuit, electronic circuit, and method of saving power
KR930005648B1 (ko) 입력절환장치
KR19990067968A (ko) 명령 메모리 회로
KR920003271B1 (ko) 마이컴의 제어에 의한 메모리 라이트 방지회로
JP2004198367A (ja) 半導体装置及びその試験方法
KR100296325B1 (ko) 플래쉬 메모리 장치의 섹터 프로텍션 회로
JPH08147262A (ja) マイクロプロセッサ
JPH11306074A (ja) 情報処理装置
US7512823B2 (en) Semiconductor device with reduced power consumption that selectively drives one of a plurality of signal receivers according to level of external supply voltage
JPH06149651A (ja) マイクロコンピュータ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120130

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee