KR0167296B1 - 메모리의 워드라인 구동회로 - Google Patents

메모리의 워드라인 구동회로 Download PDF

Info

Publication number
KR0167296B1
KR0167296B1 KR1019950051094A KR19950051094A KR0167296B1 KR 0167296 B1 KR0167296 B1 KR 0167296B1 KR 1019950051094 A KR1019950051094 A KR 1019950051094A KR 19950051094 A KR19950051094 A KR 19950051094A KR 0167296 B1 KR0167296 B1 KR 0167296B1
Authority
KR
South Korea
Prior art keywords
word line
memory cell
line driver
cell block
signal
Prior art date
Application number
KR1019950051094A
Other languages
English (en)
Other versions
KR970051207A (ko
Inventor
김승봉
박종훈
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950051094A priority Critical patent/KR0167296B1/ko
Priority to US08/586,393 priority patent/US5717649A/en
Priority to JP8011777A priority patent/JPH09213080A/ja
Publication of KR970051207A publication Critical patent/KR970051207A/ko
Application granted granted Critical
Publication of KR0167296B1 publication Critical patent/KR0167296B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 메모리의 워드라인 구동회로에 관한 것으로, 종래에는 동일한 크기의 보조워드라인구동부들이 사용되어, 메모리셀블럭선택부로부터 가까운 보조워드라인구동부는 워드라인신호를 지연없이 빠르게 발생하지만, 메모리셀블럭선택부로부터 먼 보조워드라인구동부일수록 지연된 워드라인신호를 출력는 문점이 있다. 따라서, 본 발명은 메모리셀의 블록을 선택하기 위한 메모리셀블럭선택부로부터 가까울수록 순차적으로 작은 크기의 보조워드라인구동회로를 배치함으로써, 메모리셀블럭선택부로부터 가까운 워드라인구동회로와 먼 워드라인구동회로 사이의 구동속도의 차를 감소시키고, 워드라인신호들간의 비중첩마진을 충분히 확보할 수 있도록 한다.

Description

메모리의 워드라인 구동회로
제1도는 메모리에 있어서 종래의 워드라인 구동회로의 배치도.
제2도는 제1도의 메모리셀블럭선택부로부터 가장 가까운 보조워드라인구동부의 입출력 파형도.
(a)는 입력되는 주워드라인신호의 파형도.
(b)는 입력되는 블록선택신호의 파형도.
(c)는 출력되는 워드라인신호의 파형도.
제3도는 제1도의 메모리셀블럭선택부로부터 가장 먼 보조워드라인구동부의 입출력 파형도.
(a)는 입력되는 주워드라인신호의 파형도.
(b)는 입력되는 블록선택신호의 파형도.
(c)는 출력되는 워드라인신호의 파형도.
제4도는 본 발명에서 사용되는 보조워드라인구동부의 상세 회로도.
제5도는 본 발명에서 메모리셀블럭선택부로부터 가장 가까운 보조워드라인구동부의 입출력 파형도.
(a)는 입력되는 주워드라인신호의 파형도.
(b)는 입력되는 블록선택신호의 파형도.
(c)는 출력되는 워드라인신호의 파형도.
제6도는 본 발명에서 메모리셀블럭선택부로부터 가장 먼 보조워드라인구동부의 입출력 파형도.
(a)는 입력되는 주워드라인신호의 파형도.
(b)는 입력되는 블록선택신호의 파형도.
(c)는 출력되는 워드라인신호의 파형도.
* 도면의 주요부분에 대한 부호의 설명
10,20 : 메모리셀블럭 30,40 : 메모리셀블럭선택부
50,52 : 낸드게이트 51 : 인버터
MWD1∼MWDn: 주워드라인구동부 MWL1∼MWLn: 주워드라인신호
SWD1∼SWDn, SWD'1∼SWD'n: 보조워드라인구동부
WL1∼WLn, WL'1∼WL'n: 워드라인신호
BS1, BS2 : 블록선택신호
본 발명은 메모리의 워드라인을 구동하는 회로에 관한 것으로, 특히 각각의 워드라인과 연결된 워드라인(word line)구동회로의 크기를 그 위치에 따라 다르게 함으로써, 메모리셀의 블록을 선택하기 위한 메모리셀블럭선택부로부터 가까운 워드라인구동회로와 먼 워드라인구동회로 사이의 구동속도의 차를 감소시키고, 워드라인신호들간의 비중첩마진을 충분히 확보할 수 있도록 한 메모리의 워드라인 구동회로에 관한 것이다.
종래의 워드라인구동회로는 제1도에 도시된 바와 같이, 예를 들어, n로우(row) 및 m컬럼(column)의 셀들을 각각 가지는 복수개의 메모리셀(cell)블럭(10),(20)을 포함하는 메모리에 있어서, 그 메모리셀블럭(10),(20)을 선택하기 위한 블록선택신호(BS1),(BS2)를 각각 출력하는 메모리셀블럭선택부(30),(40)와, 주(main)워드라인신호(MWL1∼MWLn)를 각각 출력하는 n개의 주(main)워드라인구동부(MWD1∼MWDn)와, 그 주워드라인구동부(MWD1∼MWDn)로부터 출력된 주워드라인신호(MWL1∼MWLn) 및 상기 메모리셀블럭선택부(30)로부터 출력된 블록선택신호(BS1)를 입력받아, 상기 메모리셀블럭(10)의 n로우(row) 중에서 한 로우가 선택되도록 워드라인신호(WL1∼WLn)를 각각 출력하는 n개의 보조워드라인구동부(SWD1∼SWDn)와, 상기 주워드라인구동부(MWD1∼MWDn)로 부터 출력된 주워드라인신호(MWL1∼MWLn) 및 상기 메모리셀블럭선택부(40)로부터 출력된 블록선택신호(BS2)를 입력받아, 상기 메모리셀블럭(20)의 n로우(row) 중에서 한 로우가 선택되도록 워드라인신호(WLn+1∼WL2n)를 각각 출력하는 n개의 보조워드라인구동부(WDn+1∼WD2n)로 구성된다.
이와 같이 구성된 종래의 워드라인구동회로의 동작을 첨부된 도면을 참조하여 설명하면 다음과 같다.
먼저, n개의 주(main)워드라인구동부(MWD1∼MWDn) 중에서 한 주워드라인구동부가, 예를 들어, 주워드라인구동부(MWD1)가 인에이블(enable)되고, 그 나머지 주워드라인구동부(MWD2∼MWDn)는 디스에이블(disable)된다. 이에 따라, 주워드라인구동부(MWD1)는 제2도의 (a)에 도시된 바와 같은 주워드라인신호(MWL1)를 출력한다. 또한, 메모리셀블럭(10)의 데이터가 엑세스(acess)될 경우, 메모리셀블럭선택부(30)는 인에이블되고 메모리셀블럭선택부(40)는 디스에이블되어, 메모리셀블럭선택부(30)는 제2도의 (b)에 도시된 바와 같은 블록선택신호(BS1)를 보조워드라인구동부(SWD1∼SWDn)로 출력한다.
따라서, n개의 보조워드라인구동부(SWD1∼SWDn) 중에서 보조워드라인구동부(SWD1)가 선택되고, 그 선택된 보조워드라인구동부(SWD1)는 제2도의 (c)와 같은 워드라인신호(WL1)를 메모리셀블럭(10)로 출력한다.
또한, 제3도의 (a) 및 (b)에 각각 도시된 바와 같은 주워드라인신호(MWLn) 및 블록선택신호(BS1)에 의해 보조워드라인구동부(SWDn)가 선택될 경우, 워드라인신호(WLn)가 메모리셀블럭(10)로 출력된다.
한편, 메모리셀블럭(20)의 데이터가 엑세스될 경우에는, 메모리셀블럭선택부(40)가 인에이블되어 블록선택신호(BS2)를 출력하고, 보조워드라인구동부(WDn+1∼WD2n) 중에서 한 보조워드라인구동부가 선택된다.
그러나, 이와 같은 종래의 워드라인구동회로에 있어서, 주워드라인신호 및 블록선택신호에 따라, 메모리셀블럭선택부로부터 가까운 보조워드라인구동부는 워드라인신호를 지연없이 빠르게 발생하지만, 메모리셀블럭선택부로부터 먼 보조워드라인구동부일수록 지연된 워드라인신호를 출력한다. 즉, 블록선택신호의 라인에 의한 저항과 그 라인의 캐패시턴스(capacitance), 그 블록선택신호와 연결된 보조워드라인구동부들의 게이트 캐패시턴스(gate capacitance) 및 소스/드레인(source/drain) 캐패시턴스에 의해, 블록선택신호가 지연되고, 메모리셀블럭선택부로부터 먼 보조워드라인구동부일수록 지연된 워드라인신호를 출력한다. 이에 따라, 제2도 및 제3도에 도시된 바와 같이, 워드라인신호(WLn)는 워드라인신호(WL1)에 보다 소정의 시간(d1)만큼 지연되어 발생되고, 보조워드라인구동부들의 인에이블 시간은 워드라인신호(WLn)에 의해 결정되는 문제점이 있다.
또한, 메모리셀블럭선택부로부터 가까운 보조워드라인구동부가 인에이블되고, 멀리 있는 보조워드라인구동부가 디스에이블될 경우, 그 인에이블 시간은 상대적으로 빨라지고 그 디스에이블시간은 늦어지므로, 그 두 보조워드라인구동부로부터 출력된 워드라인신호들간의 비중첩마진(non-overlapmargine)이 감소되는 문제점이 있다.
따라서, 본 발명의 목적은 메모리셀의 블록을 선택하기 위한 메모리셀블럭선택부로부터 가까울수록 순차적으로 작은 크기의 보조워드라인(word line)구동회로를 배치함으로써, 메모리셀블럭선택부로부터 가까운 워드라인구동회로와 먼 워드라인구동회로 사이의 구동속도의 차를 감소시키고, 워드라인신호들간의 비중첩마진을 충분히 확보할 수 있도록 한 메모리의 워드라인 구동회로를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명은 메모리셀브럭을 선택하기 위한 블록선택신호를 출력하는 메모리셀블럭선택수단과, 각각의 주(main)워드라인신호를 출력하는 복수개의 주(main)워드라인구동수단과, 그 복수개의 주워드라인구동부로부터 각각 출력된 주워드라인신호 및 상기 메모리셀블럭선택부로부터 출력된 블록선택신호를 각각 입력받고, 순차적으로 빠르게 인에이블되어 워드라인신호를 각각 출력하는 복수개의 보조워드라인구동부로 구성되는 것을 특징으로 한다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 설명한다.
본 발명에 의한 워드라인구동회로는 예를 들어, n로우(row) 및 m컬럼(colum)의 셀들을 각각 가지는 복수개의 메모리셀(cell)블럭(10), (20)을 포함하는 메모리에 있어서, 종래와 동일한 n개의 주(main)워드라인구동부(MWD1∼MWDn) 및 메모리셀블럭선택부(30),(40)와, 그 주(main)워드라인구동부(MWD1∼MWDn) 및 메모리셀블럭선택부(30),(40)와 제1도와 같이 연결되고, 그 메모리셀블럭선택부(30),(40)로 부터 가까운 곳에 배치될수록 작은 크기를 갖는 n개의 보조워드라인구동부(SWD'1∼SWD'n)와, n개의 보조워드라인구동부(SWD'n+1∼SWD'2n)로 구성된다.
여기서, 보조워드라인구동부(SWD'1∼SWD'n-1)의 크기는 종래의 보조워드라인구동부(SWDi)(i=1∼2n)의 크기보다 작고, 보조워드라인구동부(SWD'n)의 크기는 종래의 보조워드라인구동부(SWDi)의 크기와 같다.
상기 보조워드라인구동부(SWD'1)는 제4도에 도시된 바와 같이, 주워드라인신호(MWL1) 및 블록선택신호(BS1)을 낸드연산하는 낸드(NAND)게이트(50)와, 그 낸드게이트(50)의 출력신호를 반전하여 워드라인신호(WL'1)를 출력하는 인버터(51)로 구성된다. 그리고, 보조워드라인구동부(SWD'2∼SWD'n)는 워드라인신호(MWL'2∼MWL'n) 및 블록선택신호(BS1)를 각각 입력받고, 워드라인신호(WL'2∼WL'n)를 각각 출력하여, 상기 보조워드라인구동부(SWD'1)와 동일하게 구성된다.
이와 같이 구성된 본 발명의 동작 및 효과를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제5도의 (a) 및 (b)에 도시된 바와 같이, 주워드라인신호(MWL1) 및 블록선택신호(BS1)가 메모리셀블럭선택부(30)로부터 가까운 보조워드라인구동부(SWD'1)에 인가되면, 그 보조워드라인구동부(SWD'1)의 낸드게이트(50)는 입력받은 신호들(MWL1),(BS1)을 낸드연산하고, 인버터(51)는 그 낸드게이트(50)의 출력신호를 반전하여, 제5도의 (c)에 도시된 바와 같은 워드라인신호(WL'1)를 메모리셀블럭(10)로 출력한다.
여기서, 보조워드라인구동부(SWD'1)는 종래보다 작은 크기를 가지므로, 늦게 인에이블된다.
한편, 제6도의 (a) 및 (b)에 도시된 바와 같이, 주워드라인신호(MWLn) 및 블록선택신호(BS1)가 메모리셀블럭선택부(30)로부터 먼 보조워드라인구동부(SWD'n)에 인가되면, 그 보조워드라인구동부(SWD'n)는 상대적으로 큰 크기를 가지므로 빠르게 인에이블되고, 제6도의 (c)에 도시된 바와 같은 워드라인신호(WL'n)를 메모리셀블럭(10)로 출력한다.
즉, 블록선택신호(BS1)의 라인에 의한 저항 및 캐패시턴스는 종래와 동일하지만, 보조워드라인구동부(SWD'n)의 낸드게이트(52)에 포함되어 블록선택신호(BS1)를 입력받는 트랜지스터는 상대적으로 큰 크기를 가지고, 그 트랜지스터의 게이트 캐패시턴스 및 소스/드레인 캐패시턴스가 작아지므로, 종래보다 작은 지연시간(d2)가 발생된다.
이상에서 설명한 바와 같이, 본 발명은 메모리셀의 블록을 선택하기 위한 메모리셀블럭선택부로부터 멀수록 순차적으로 작은 크기의 보조워드라인구동회로를 배치함으로써 메모리셀블럭선택부로부터 가까운 워드라인구동회로와 먼 워드라인구동회로 사이의 구동속도의 차를 감소시키고, 워드라인신호들간의 비중첩마진을 충분히 확보할 수 있는 효과를 가진다.

Claims (3)

  1. 메모리셀블럭을 선택하기 위한 블록선택신호를 출력하는 메모리셀블럭선택수단과, 각각의 주(main)워드라인신호를 출력하는 복수개의 주(main)워드라인구동수단과, 그 복수개의 주워드라인구동부로부터 각각 출력된 주워드라인신호 및 상기 메모리셀블럭선택부로부터 출력된 블록선택신호를 각각 입력받고, 순차적으로 빠르게 인에이블되어 워드라인신호를 각각 출력하는 복수개의 보조워드라인구동부로 구성하여 된 것을 특징으로 하는 메모리의 워드라인 구동회로.
  2. 제1항에 있어서, 상기 복수개의 보조워드라인구동부는 주워드라인신호 및 블록선택신호를 낸드연산하는 낸드게이트와, 그 낸드게이트의 출력신호를 반전하여 워드라인신호를 출력하는 인버터로 각각 구성하여 된 것을 특징으로 하는 메모리의 워드라인 구동회로.
  3. 제1항에 있어서, 상기 복수개의 보조워드라인구동부는 상기 메모리셀블럭선택부로부터 가까울수록 순차적으로 작은 크기를 갖도록 배치된 것을 특징으로 하는 메모리의 워드라인 구동회로.
KR1019950051094A 1995-12-16 1995-12-16 메모리의 워드라인 구동회로 KR0167296B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950051094A KR0167296B1 (ko) 1995-12-16 1995-12-16 메모리의 워드라인 구동회로
US08/586,393 US5717649A (en) 1995-12-16 1996-01-16 Semiconductor memory device using sub-wordline drivers having width/length ratio of transistors varies from closest to farthest location from memory block selection circuits
JP8011777A JPH09213080A (ja) 1995-12-16 1996-01-26 メモリのワードライン駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950051094A KR0167296B1 (ko) 1995-12-16 1995-12-16 메모리의 워드라인 구동회로

Publications (2)

Publication Number Publication Date
KR970051207A KR970051207A (ko) 1997-07-29
KR0167296B1 true KR0167296B1 (ko) 1999-02-01

Family

ID=19440843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950051094A KR0167296B1 (ko) 1995-12-16 1995-12-16 메모리의 워드라인 구동회로

Country Status (3)

Country Link
US (1) US5717649A (ko)
JP (1) JPH09213080A (ko)
KR (1) KR0167296B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935725B1 (ko) * 2007-12-18 2010-01-08 주식회사 하이닉스반도체 워드라인 구동 회로
US11670360B2 (en) 2020-10-30 2023-06-06 Samsung Electronics Co., Ltd. Integrated circuit including cell array with word line assist cells

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW347501B (en) * 1996-10-29 1998-12-11 Hitachi Ltd Memory and microcomputer
JP2000022097A (ja) * 1998-06-30 2000-01-21 Fujitsu Ltd 半導体記憶装置
KR100585061B1 (ko) * 1999-06-08 2006-06-01 삼성전자주식회사 파워 간 동시적인 스위칭 전류 감소 기능을 갖는 출력 드라이버
KR100313087B1 (ko) * 1999-12-21 2001-11-07 박종섭 복합 메모리 소자의 워드라인 구동회로
KR101020288B1 (ko) * 2008-12-23 2011-03-07 주식회사 하이닉스반도체 서브워드라인 구동회로
US8255748B2 (en) * 2009-03-31 2012-08-28 Freescale Semiconductor, Inc. Soft error and transient error detection device and methods therefor
KR101217218B1 (ko) * 2011-03-15 2012-12-31 고려대학교 산학협력단 저전력 비디오 프로세서를 위한 임베디드 메모리 설계
CN102930893B (zh) * 2012-11-09 2015-07-08 苏州兆芯半导体科技有限公司 一种时序追踪电路及方法
US11514979B2 (en) * 2021-03-31 2022-11-29 Arm Limited Wordline driver architecture

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58211393A (ja) * 1982-06-02 1983-12-08 Mitsubishi Electric Corp 半導体メモリ装置
JPS61123093A (ja) * 1984-11-20 1986-06-10 Fujitsu Ltd 半導体記憶装置
US5193076A (en) * 1988-12-22 1993-03-09 Texas Instruments Incorporated Control of sense amplifier latch timing
KR940003400B1 (ko) * 1991-08-27 1994-04-21 삼성전자 주식회사 반도체 기억장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935725B1 (ko) * 2007-12-18 2010-01-08 주식회사 하이닉스반도체 워드라인 구동 회로
US11670360B2 (en) 2020-10-30 2023-06-06 Samsung Electronics Co., Ltd. Integrated circuit including cell array with word line assist cells

Also Published As

Publication number Publication date
KR970051207A (ko) 1997-07-29
US5717649A (en) 1998-02-10
JPH09213080A (ja) 1997-08-15

Similar Documents

Publication Publication Date Title
EP0902433A2 (en) Synchronous dynamic random access memory
KR960008833A (ko) 반도체 기억 장치
US4951259A (en) Semiconductor memory device with first and second word line drivers
JPH0522997B2 (ko)
KR0167296B1 (ko) 메모리의 워드라인 구동회로
US5621679A (en) Semiconductor memory device for achieving high bandwidth and method for arranging signal lines therefor
KR960012002A (ko) 반도체 메모리와 그 사용방법, 컬럼 디코더 및 화상 프로세서
KR970051152A (ko) 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치
US7075855B1 (en) Memory output timing control circuit with merged functions
US5450566A (en) Register block circuit for central processing unit of microcomputer
KR970012778A (ko) 반도체기억장치
JPS6381688A (ja) 半導体記憶装置
KR100240913B1 (ko) 반도체 메모리 시스템, 프로그래머블 어레이 및 엑세스 시간 감소 방법 및 시스템
KR920020501A (ko) 반도체 기억 장치
US6046945A (en) DRAM repair apparatus and method
US6944069B2 (en) Semiconductor memory device having column select line driving scheme for reducing skew between column select lines and column select line driving method thereof
KR100605576B1 (ko) 일정한 데이터 억세스 타이밍을 유지할 수 있는 반도체메모리 장치
KR20030037225A (ko) 반도체 메모리 및 그 제어방법
KR100910194B1 (ko) 반도체 기억 장치
US5848019A (en) Pass gate decoder for a multiport memory dEvice that uses a single ported memory cell array structure
US8645621B2 (en) Block mapping circuit and method for memory device
KR950002042A (ko) 서로 분리된 제 1 및 제 2 입출력선 그룹을 가지는 다이나믹랜덤 엑세스 메모리장치
US5930181A (en) Semiconductor memory device with write-switch signal output circuits using complementary write data signals
US5521877A (en) Serial random access memory device capable of reducing peak current through subword data register
KR100301802B1 (ko) 반도체메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee