KR101020288B1 - 서브워드라인 구동회로 - Google Patents

서브워드라인 구동회로 Download PDF

Info

Publication number
KR101020288B1
KR101020288B1 KR1020080132698A KR20080132698A KR101020288B1 KR 101020288 B1 KR101020288 B1 KR 101020288B1 KR 1020080132698 A KR1020080132698 A KR 1020080132698A KR 20080132698 A KR20080132698 A KR 20080132698A KR 101020288 B1 KR101020288 B1 KR 101020288B1
Authority
KR
South Korea
Prior art keywords
signal
node
pull
inverted
response
Prior art date
Application number
KR1020080132698A
Other languages
English (en)
Other versions
KR20100073908A (ko
Inventor
이종원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080132698A priority Critical patent/KR101020288B1/ko
Priority to US12/455,749 priority patent/US20100157716A1/en
Publication of KR20100073908A publication Critical patent/KR20100073908A/ko
Application granted granted Critical
Publication of KR101020288B1 publication Critical patent/KR101020288B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Abstract

본 발명은 제어신호에 응답하여 반전FX신호를 버퍼링하여 FX신호를 생성하는 FX 드라이버; 및 상기 FX신호를 공급받아, 메인워드라인신호를 입력받아 서브워드라인신호를 구동하는 서브워드라인 드라이버를 포함하는 서브워드라인 구동회로를 제공한다.
FX 드라이버, 서브워드라인 드라이버, GIDL

Description

서브워드라인 구동회로{SUB WORD LINE DRIVING CIRCUIT}
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 구체적으로는 스텐바이 상태에서의 누설전류를 절감할 수 있도록 한 서브워드라인 구동회로에 관한 것이다.
도 1은 종래기술에 따른 반도체 메모리 장치의 구성을 도시한 도면이고, 도 2는 FX 드라이버 및 서브워드라인 드라이버로 구성된 서브워드라인 구동회로의 회로도이다.
도 1에 도시된 바와 같이, 반도체 메모리 장치는 비트라인센스앰프어레이(BLSA ARRAY) 사이에 위치하는 다수의 FX 드라이버들(FX DRIVER<1:m>) 및 메모리셀 어레이(MEMORY CELL ALLAY) 사이에 위치하는 다수의 서브워드라인 드라이버들(SUB<1,1:n,m>)로 구성된다. 다수의 FX 드라이버들(FX DRIVER<1:m>) 및 다수의 서브워드라인 드라이버들(SUB<1,1, n,m>) 중 FX신호(FX<m>)를 생성하는 FX 드라이버(FX DRIVER<m>)와, FX신호(FX<m>) 및 반전메인워드라인신호(MWLB)를 입력받아 서 브워드라인신호(SWL<n,m>)를 생성하는 서브워드라인 드라이버(SUB<n,m>)로 구성된 서브워드라인 구동회로의 구성을 보다 구체적으로 살펴보면 다음과 같다.
도 2를 참고하면, 종래의 서브워드라인 구동회로는 FX 드라이버(10) 및 서브워드라인 드라이버(SUB<n,m>)로 구성된다. FX 드라이버(10)는 반전FX신호(FXB<m>)를 반전 버퍼링하여 FX신호(FX<m>)를 생성한다. 또한, 서브워드라인 드라이버(SUB<n,m>)는 FX신호(FX<m>)를 전원신호로 입력받아 구동되어, 반전메인워드라인신호(MWLB)를 반전버퍼링하여 서브워드라인신호(SWL<n,m>)를 생성한다. 이와 같이 구성된 서브워드라인 구동회로는 로우어드레스를 디코딩하여 반전FX신호(FXB<m>) 및 반전메인워드라인신호(MWLB)가 로우레벨로 인에이블되는 경우 하이레벨로 인에이블된 서브워드라인신호(SWL<n,m>)를 생성한다.
한편, 스텐바이 상태에서는 다수의 반전FX신호들(FXB<1:m>)과 다수의 반전메인워드라인신호들(MWLB<1:n>)이 모두 하이레벨(고전압(VPP)레벨로 약 3.3(V)) 상태를 유지하므로, 다수의 서브워드라인신호들(SWL<1,1:n,m>)은 모두 로우레벨을 유지한다. 이와 같은 스텐바이 상태에서는 GIDL(Gate Induced Drain Leakage)이 문제될 수 있다. 즉, 종래의 서브워드라인 구동회로에 포함된 MOS 트랜지스터들의 경우 사이즈가 작아지고, 하이도핑(high doping)됨에 게이트에 고전압(VPP)이 인가되고, 소스 및 드레인에 접지전압(VSS)이 인가되는 스텐바이 상태에서는 PMOS 트랜지스터(P11)로부터 NMOS 트랜지스터(N10) 방향으로 흐르는 누설전류(I1)인 GIDL과 PMOS 트랜지스터(P11)로부터 NMOS 트랜지스터(N11) 및 NMOS 트랜지스터(N12)로 흐르는 누설전류(I2)인 GIDL이 발생된다. 이와 같이 종래의 서브워드라인 구동회로의 경우 GIDL의 전류 경로가 두군데가 존재하게 됨으로 일반적인 CMOS 인버터 타입 게이트보다 두배의 누설전류가 발생하게 된다.
본 발명은 비트라인 균등화신호를 이용하여 FX 드라이버로 흐르는 GIDL을 단속함으로써, 스텐바이 상태에서의 누설전류를 절감할 수 있도록 한 서브워드라인 구동회로를 개시한다.
본 발명은 제어신호에 응답하여 반전FX신호를 버퍼링하여 FX신호를 생성하는 FX 드라이버; 및 상기 FX신호를 공급받아, 메인워드라인신호를 입력받아 서브워드라인신호를 구동하는 서브워드라인 드라이버를 포함하는 서브워드라인 구동회로를 제공한다.
또한, 본 발명은 제어신호에 응답하여 반전FX신호를 버퍼링하여 FX신호를 생성하는 FX 드라이버; 및 상기 FX신호를 공급받아, 상기 제어신호에 응답하여 메인워드라인신호를 입력받아 서브워드라인신호를 구동하는 서브워드라인 드라이버를 포함하는 서브워드라인 구동회로를 제공한다.
또한, 본 발명은 제1 노드에 연결되어, 제1 반전FX신호를 버퍼링하여 제1 FX신호를 생성하는 제1 FX 드라이버; 상기 제1 노드에 연결되어, 제2 반전FX신호를 버퍼링하여 제2 FX신호를 생성하는 제2 FX 드라이버; 상기 제1 노드와 접지전압에 연결되어, 제어신호에 응답하여 턴온되는 제1 스위치부; 상기 제1 FX신호를 공급받아, 메인워드라인신호를 입력받아 제1 서브워드라인신호를 구동하는 제1 서브워드라인 드라이버; 및 상기 제2 FX신호를 공급받아, 상기 메인워드라인신호를 입력받아 제2 서브워드라인신호를 구동하는 제2 서브워드라인 드라이버를 포함하는 서브워드라인 구동회로를 제공한다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 3은 본 발명의 일 실시예에 따른 서브워드라인 구동회로의 회로도이다.
도 3에 도시된 바와 같이, 본 실시예에 따른 서브워드라인 구동회로는 제1 FX 드라이버(20) 및 제1 서브워드라인 드라이버(22)로 구성된다.
제1 FX 드라이버(20)는 고전압(VPP)과 노드(nd20) 사이에 연결되어 반전FX신호(FXB<m>)에 응답하여 노드(nd20)를 풀업구동하는 풀업소자로 동작하는 PMOS 트랜지스터(P20)와, 노드(nd20)와 노드(nd21) 사이에 연결되어 반전FX신호(FXB<m>)에 응답하여 노드(nd20)를 풀다운구동하는 풀다운소자로 동작하는 NMOS 트랜지스터(N20)와, 노드(nd21)와 접지전압(VSS) 사이에 연결되어 반전 비트라인 균등화신호(BLEQB)에 응답하여 턴온되는 스위치소자로 동작하는 NMOS 트랜지스터(N21)로 구성된다. 여기서, 반전 비트라인 균등화신호(BLEQB)는 스텐바이 상태에서 비트라인쌍(BL, BLB)에 비트라인 프리차지전압(VBLP)을 공급하기 위해 로우레벨로 인에이블되는 신호이다. 노드(nd20)로는 FX신호(FX<m>)가 출력된다.
제1 서브워드라인 드라이버(22)는 노드(nd20)과 노드(nd22) 사이에 연결되어 반전메인워드라인신호(MWLB<n>)에 응답하여 노드(nd22)를 풀업구동하는 풀업소자로 동작하는 PMOS 트랜지스터(P21)와, 노드(nd22)와 접지전압(VSS) 사이에 연결되어 반전메인워드라인신호(MWLB<n>)에 응답하여 노드(nd22)를 풀다운구동하는 풀다운소 자로 동작하는 NMOS 트랜지스터(N22)와, 노드(nd22)와 접지전압(VSS) 사이에 연결되어 반전FX신호(FXB<m>)에 응답하여 노드(nd22)를 풀다운구동하는 풀다운소자로 동작하는 NMOS 트랜지스터(N23)로 구성된다. 노드(nd22)로는 서브워드라인신호(SWL<n,m>)가 출력된다.
이와 같이 구성된 서브워드라인 구동회로의 동작을 도 4를 참고하여 살펴보면 다음과 같다.
도 4에 도시된 바와 같이, 로우어드레스를 디코딩하여 반전FX신호(FXB<m>) 및 반전메인워드라인신호(MWLB<n>)가 로우레벨로 인에이블되면 제1 FX 드라이버(20)는 반전FX신호(FXB<m>)를 입력받아 FX신호(FX<m>)를 하이레벨로 구동하고, 제1 서브워드라인 드라이버(22)는 서브워드라인신호(SWL<n,m>)를 하이레벨로 구동한다. 이때, 반전 비트라인 균등화신호(BLEQB)는 하이레벨이므로, NMOS 트랜지스터(N21)는 턴온되어 노드(nd21)을 접지전압(VSS)으로 구동한다.
다음으로, 반전FX신호(FXB<m>) 및 반전메인워드라인신호(MWLB<n>)가 하이레벨로 천이하고 소정구간 경과하면 스텐바이 상태에 진입한다. 스텐바이 상태에서는 반전 비트라인 균등화신호(BLEQB)가 로우레벨이므로 NMOS 트랜지스터(N21)가 턴오프된다. 따라서, 하이레벨의 반전FX신호(FXB<m>)에 의해 NMOS 트랜지스터(N20)가 턴온되더라도 FX신호(FX<m>)가 접지전압(VSS)으로 구동되지 않는다. 즉, FX신호(FX<m>)가 출력되는 노드(nd20)는 플로팅(floating) 상태가 되고, 노드(nd20)는 PMOS 트랜지스터(P21)를 통해 흘러들어오는 누설전류에 의해 레벨이 상승하게 된다. 따라서, PMOS 트랜지스터(P21)의 게이트-소스 간의 전압 차가 감소하게 되어 PMOS 트랜지스터(P21)로부터 NMOS 트랜지스터(N20)로 흐르는 누설전류, 즉 GIDL은 감소하게 된다.
한편, 반전FX신호(FXB<m>) 및 반전메인워드라인신호(MWLB<n>)가 다시 로우레벨로 인에이블되기 t1 구간 전에 반전 비트라인 균등화신호(BLEQB)는 하이레벨로 천이하여 NMOS 트랜지스터(N21)를 턴온시키므로, 노드(nd21)는 접지전압(VSS)으로 구동된다. 노드(nd21)를 접지전압(VSS)으로 구동하는 이유는 서브워드라인신호(SWL<n,m>)가 충분히 구동되도록 하기 위함이다.
이와 같이, 본 실시예의 서브워드라인 구동회로는 스텐바이 상태에서는 반전 비트라인 균등화신호(BLEQB)에 의해 노드(nd20)를 접지전압(VSS)보다 높은 레벨로 설정하여 GIDL을 감소시키고, 반전FX신호(FXB<m>) 및 반전메인워드라인신호(MWLB<n>)가 로우레벨로 인에이블되기 전에 비트라인 균등화신호(BLEQB)에 의해 노드(nd21)를 접지전압(VSS)으로 구동하여 서브워드라인신호(SWL<n,m>)가 충분히 구동되도록 하고 있다.
도 5는 본 발명의 다른 실시예에 따른 서브워드라인 구동회로의 회로도이다.
도 5에 도시된 바와 같이, 본 실시예에 따른 서브워드라인 구동회로는 제2 FX 드라이버(30) 및 제2 서브워드라인 드라이버(32)로 구성된다.
제2 FX 드라이버(30)는 고전압(VPP)과 노드(nd30) 사이에 연결되어 반전FX신호(FXB<m>)에 응답하여 노드(nd30)를 풀업구동하는 풀업소자로 동작하는 PMOS 트랜지스터(P30)와, 노드(nd30)와 노드(nd31) 사이에 연결되어 반전FX신호(FXB<m>)에 응답하여 노드(nd30)를 풀다운구동하는 풀다운소자로 동작하는 NMOS 트랜지스터(N31)와, 노드(nd21)와 접지전압(VSS) 사이에 연결되어 반전 비트라인 균등화신호(BLEQB)에 응답하여 턴온되는 스위치소자로 동작하는 NMOS 트랜지스터(N32)로 구성된다. 노드(nd30)로는 FX신호(FX<m>)가 출력된다.
제2 서브워드라인 드라이버(32)는 비트라인프리차지전압(VBLP)과 노드(nd30) 사이에 연결되어 비트라인 균등화신호(BLEQ)에 응답하여 턴온되는 스위치소자로 동작하는 NMOS 트랜지스터(N33)와, 노드(nd30)과 노드(nd32) 사이에 연결되어 반전메인워드라인신호(MWLB<n>)에 응답하여 노드(nd32)를 풀업구동하는 풀업소자로 동작하는 PMOS 트랜지스터(P31)와, 노드(nd32)와 접지전압(VSS) 사이에 연결되어 반전메인워드라인신호(MWLB<n>)에 응답하여 노드(nd32)를 풀다운구동하는 풀다운소자로 동작하는 NMOS 트랜지스터(N34)와, 노드(nd32)와 접지전압(VSS) 사이에 연결되어 반전FX신호(FXB<m>)에 응답하여 노드(nd32)를 풀다운구동하는 풀다운소자로 동작하는 NMOS 트랜지스터(N35)로 구성된다. 노드(nd32)로는 서브워드라인신호(SWL<n,m>)가 출력된다.
이와 같이 구성된 서브워드라인 구동회로의 동작을 살펴보면 다음과 같다.
로우어드레스를 디코딩하여 반전FX신호(FXB<m>) 및 반전메인워드라인신호(MWLB<n>)가 로우레벨로 인에이블되면 제1 FX 드라이버(20)는 반전FX신호(FXB<m>)를 입력받아 FX신호(FX<m>)를 하이레벨로 구동하고, 제1 서브워드라인 드라이버(22)는 서브워드라인신호(SWL<n,m>)를 하이레벨로 구동한다. 이때, 반전 비트라인 균등화신호(BLEQB)는 하이레벨이고, 비트라인 균등화신호(BLEQ)는 로우레 벨이므로 NMOS 트랜지스터(N32)는 턴온되어 노드(nd31)을 접지전압(VSS)으로 구동하고, NMOS 트랜지스터(N33)은 턴오프된다.
다음으로, 반전FX신호(FXB<m>) 및 반전메인워드라인신호(MWLB<n>)가 하이레벨로 천이하고 소정구간 경과하면 스텐바이 상태에 진입한다. 스텐바이 상태에서는 반전 비트라인 균등화신호(BLEQB)가 로우레벨이므로 NMOS 트랜지스터(N32)가 턴오프되므로, 하이레벨의 반전FX신호(FXB<m>)에 의해 NMOS 트랜지스터(N31)가 턴온되더라도 FX신호(FX<m>)가 접지전압(VSS)으로 구동되지 않는다. 즉, FX신호(FX<m>)가 출력되는 노드(nd30)는 PMOS 트랜지스터(P11)를 통해 흘러들어오는 누설전류에 의해 레벨이 상승하게 된다. 또한, 스텐바이 상태에서는 비트라인 균등화신호(BLEQ)가 하이레벨이므로 NMOS 트랜지스터(N33)가 턴온되어 노드(nd30)를 비트라인 프리차지 전압(VBLP)으로 구동한다. 따라서, PMOS 트랜지스터(P31)의 게이트-소스 간의 전압 차가 감소하게 되어 PMOS 트랜지스터(P31)로부터 NMOS 트랜지스터(N31)로 흐르는 누설전류, 즉 GIDL은 감소하게 된다.
한편, 반전FX신호(FXB<m>) 및 반전메인워드라인신호(MWLB<n>)가 다시 로우레벨로 인에이블되기 t1 구간 전에 반전 비트라인 균등화신호(BLEQB)는 하이레벨로 천이하여 NMOS 트랜지스터(N32)를 턴오프시킨다. 따라서, 노드(nd31)는 접지전압(VSS)으로 구동되어 서브워드라인신호(SWL<n,m>)를 충분히 구동할 수 있도록 한다. 이때, NMOS 트랜지스터(N33)는 로우레벨의 비트라인 균등화신호(BLEQ)에 의해 턴오프된다.
이와 같이, 본 실시예의 서브워드라인 구동회로는 스텐바이 상태에서는 비트 라인 균등화신호(BLEQB) 및 반전 비트라인 균등화신호(BLEQB)에 의해 노드(nd30)을 접지전압(VSS)보다 높은 레벨로 설정하여 GIDL을 감소시키고, 반전FX신호(FXB<m>) 및 반전메인워드라인신호(MWLB<n>)가 로우레벨로 인에이블되기 전에 비트라인 균등화신호(BLEQB)에 의해 노드(nd31)을 접지전압(VSS)으로 구동하여 서브워드라인신호(SWL<n,m>)가 충분히 구동되도록 하고 있다.
도 6은 본 발명의 또 다른 실시예에 따른 서브워드라인 구동회로의 회로도이다.
도 6에 도시된 바와 같이, 본 실시예에 따른 서브워드라인 구동회로는 제3 FX 드라이버(40), 제4 FX 드라이버(41), 스위치부(42), 제3 서브워드라인 드라이버(43) 및 제4 서브워드라인 드라이버(44)로 구성된다.
제3 FX 드라이버(40)는 고전압(VPP)과 노드(nd40) 사이에 연결되어 제1 반전FX신호(FXB<m>)에 응답하여 노드(nd40)를 풀업구동하는 풀업소자로 동작하는 PMOS 트랜지스터(P40)와, 노드(nd40)와 노드(nd42) 사이에 연결되어 제1 반전FX신호(FXB<m>)에 응답하여 노드(nd40)를 풀다운구동하는 풀다운소자로 동작하는 NMOS 트랜지스터(N40)로 구성된다.
제4 FX 드라이버(41)는 고전압(VPP)과 노드(nd41) 사이에 연결되어 제2 반전FX신호(FXB<m-1>)에 응답하여 노드(nd41)를 풀업구동하는 풀업소자로 동작하는 PMOS 트랜지스터(P41)와, 노드(nd41)와 노드(nd42) 사이에 연결되어 제2 반전FX신호(FXB<m-1>)에 응답하여 노드(nd41)를 풀다운구동하는 풀다운소자로 동작하는 NMOS 트랜지스터(N41)로 구성된다.
스위치부(42)는 노드(nd42)와 접지전압(VSS) 사이에 연결되어 반전 비트라인 균등화신호(BLEQB)에 응답하여 턴온되는 NMOS 트랜지스터(N42)로 구성된다.
제3 서브워드라인 드라이버(43)는 제1 반전FX신호(FXB<m>)의 입력노드와 노드(nd43) 사이에 연결되어 반전메인워드라인신호(MWLB<n>)에 응답하여 노드(nd43)를 풀업구동하는 풀업소자로 동작하는 PMOS 트랜지스터(P42)와, 노드(nd43)와 접지전압(VSS) 사이에 연결되어 반전메인워드라인신호(MWLB<n>)에 응답하여 노드(nd43)를 풀다운구동하는 풀다운소자로 동작하는 NMOS 트랜지스터(N43)와, 노드(nd43)와 접지전압(VSS) 사이에 연결되어 제1 반전FX신호(FXB<m>)에 응답하여 노드(nd43)를 풀다운구동하는 풀다운소자로 동작하는 NMOS 트랜지스터(N44)로 구성된다. 노드(nd44)로는 제1 서브워드라인신호(SWL<n,m>)가 출력된다.
제4 서브워드라인 드라이버(44)는 비트라인프리차지전압(VBLP)과 노드(nd44) 사이에 연결되어 비트라인 균등화신호(BLEQ)에 응답하여 턴온되는 스위치소자로 동작하는 NMOS 트랜지스터(N45)와, 노드(nd44)과 노드(nd45) 사이에 연결되어 반전메인워드라인신호(MWLB<n>)에 응답하여 노드(nd45)를 풀업구동하는 풀업소자로 동작하는 PMOS 트랜지스터(P43)와, 노드(nd45)와 접지전압(VSS) 사이에 연결되어 반전메인워드라인신호(MWLB<n>)에 응답하여 노드(nd45)를 풀다운구동하는 풀다운소자로 동작하는 NMOS 트랜지스터(N46)와, 노드(nd45)와 접지전압(VSS) 사이에 연결되어 제2 반전FX신호(FXB<m-1>)에 응답하여 노드(nd45)를 풀다운구동하는 풀다운소자로 동작하는 NMOS 트랜지스터(N47)로 구성된다. 노드(nd45)로는 제2 서브워드라인신호(SWL<n,m-1>)가 출력된다.
본 실시예에 따른 서브워드라인 구동회로의 구성 상 특징은 제3 FX 드라이버(40) 및 제4 FX 드라이버(41)가 스위치부(42)를 공유한다는 점에 있다. 이와 같이, 본 실시예의 서브워드라인 구동회로는 하나의 스위치부(42)를 통해 스탠바이 상태에서 제3 FX 드라이버(40) 및 제4 FX 드라이버(41)를 통해 흐르는 누설전류를 감소시킬 수 있어, 앞서 도 3 및 도 5에 도시된 서브워드라인 구동회로에 비해 적은 면적으로 구현할 수 있다. 따라서, 스위치부(42)를 추가함으로써 발생되는 서브워드라인 구동회로의 레이아웃(layout)상 부담을 경감시킬 수 있다. 실시예에 따라서는 하나의 스위치부를 다수개의 FX 드라이버를 공유하도록 서브워드라인 구동회로를 구현할 수 있다.
이와 같이 구성된 서브워드라인 구동회로의 동작을 살펴보면 다음과 같다.
로우어드레스를 디코딩하여 제1 반전FX신호(FXB<m>) 및 반전메인워드라인신호(MWLB<n>)가 로우레벨로 인에이블되면 제3 FX 드라이버(40)는 제1 반전FX신호(FXB<m>)를 입력받아 제1 FX신호(FX<m>)를 하이레벨로 구동하고, 제3 서브워드라인 드라이버(43)는 제1 서브워드라인신호(SWL<n,m>)를 하이레벨로 구동한다. 이때, 반전 비트라인 균등화신호(BLEQB)는 하이레벨이므로, NMOS 트랜지스터(N42)는 턴온되어 노드(nd42)를 접지전압(VSS)으로 구동한다.
한편, 로우어드레스를 디코딩하여 제2 반전FX신호(FXB<m-1>) 및 반전메인워드라인신호(MWLB<n>)가 로우레벨로 인에이블되면 제4 FX 드라이버(41)는 제2 반전FX신호(FXB<m-1>)를 입력받아 제2 FX신호(FX<m-1>)를 하이레벨로 구동하고, 제4 서브워드라인 드라이버(44)는 제2서브워드라인신호(SWL<n,m-1>)를 하이레벨로 구동한 다. 이때, 반전 비트라인 균등화신호(BLEQB)는 하이레벨이고, 비트라인 균등화신호(BLEQ)는 로우레벨이므로 NMOS 트랜지스터(N42)는 턴온되어 노드(nd42)을 접지전압(VSS)으로 구동하고, NMOS 트랜지스터(N45)는 턴오프된다.
다음으로, 제1 반전FX신호(FXB<m>) 및 반전메인워드라인신호(MWLB<n>)가 하이레벨로 천이하고 소정구간 경과하면 스텐바이 상태에 진입한다. 스텐바이 상태에서는 반전 비트라인 균등화신호(BLEQB)가 로우레벨이므로 NMOS 트랜지스터(N42)가 턴오프되므로, 하이레벨의 제1 반전FX신호(FXB<m>)에 의해 NMOS 트랜지스터(N40)가 턴온되더라도 제1 FX신호(FX<m>)가 접지전압(VSS)으로 구동되지 않는다. 즉, 제1 FX신호(FX<m>)가 출력되는 노드(nd40)는 플로팅(floating) 상태가 되고, 노드(nd40)는 PMOS 트랜지스터(P11)를 통해 흘러들어오는 누설전류에 의해 레벨이 상승하게 된다. 따라서, PMOS 트랜지스터(P42)의 게이트-소스 간의 전압 차가 감소하게 되어 PMOS 트랜지스터(P42)로부터 NMOS 트랜지스터(N40)로 흐르는 누설전류, 즉 GIDL은 감소하게 된다.
한편, 제2 반전FX신호(FXB<m-1>) 및 반전메인워드라인신호(MWLB<n>)가 하이레벨로 천이하고 소정구간 경과하면 스텐바이 상태에 진입한다. 스텐바이 상태에서는 반전 비트라인 균등화신호(BLEQB)가 로우레벨이므로 NMOS 트랜지스터(N42)가 턴오프되므로, 하이레벨의 제2 반전FX신호(FXB<m-1>)에 의해 NMOS 트랜지스터(N41)가 턴온되더라도 제2 FX신호(FX<m-1>)가 접지전압(VSS)으로 구동되지 않는다. 즉, 제2 FX신호(FX<m-1>)가 출력되는 노드(nd41)는 PMOS 트랜지스터(P43)를 통해 흘러들어오는 누설전류에 의해 레벨이 상승하게 된다. 또한, 스텐바이 상태에서는 비트라인 균등화신호(BLEQ)가 하이레벨이므로 NMOS 트랜지스터(N45)가 턴온되어 제2 FX신호(FX<m-1>)를 비트라인 프리차지 전압(VBLP)으로 구동한다. 따라서, PMOS 트랜지스터(P43)의 게이트-소스 간의 전압 차가 감소하게 되어 PMOS 트랜지스터(P43)로부터 NMOS 트랜지스터(N41)로 흐르는 누설전류, 즉 GIDL은 감소하게 된다.
스텐바이 상태에서 제1 반전FX신호(FXB<m>) 및 반전메인워드라인신호(MWLB<n>)가 다시 로우레벨로 천이하거나 제2 반전FX신호(FXB<m-1>) 및 반전메인워드라인신호(MWLB<n>)가 다시 로우레벨로 인에이블되기 t1 구간 전에 반전 비트라인 균등화신호(BLEQB)는 하이레벨로 천이하여 NMOS 트랜지스터(N42)를 턴오프시킨다. 따라서, 노드(nd42)는 접지전압(VSS)으로 구동되어 제1 서브워드라인신호(SWL<n,m>) 및 제2 서브워드라인신호(SWL<n,m-1>)를 충분히 구동할 수 있도록 한다. 이때, NMOS 트랜지스터(N45)는 로우레벨의 비트라인 균등화신호(BLEQ)에 의해 턴오프된다.
이와 같이, 본 실시예의 서브워드라인 구동회로는 스텐바이 상태에서는 비트라인 균등화신호(BLEQB) 및 반전 비트라인 균등화신호(BLEQB)에 의해 노드(nd42)를 접지전압(VSS)보다 높은 레벨로 설정하여 GIDL을 감소시킨다. 또한, 본 실시예의 서브워드라인 구동회로는 제1 반전FX신호(FXB<m>) 및 반전메인워드라인신호(MWLB<n>)가 다시 로우레벨로 천이하거나 제2 반전FX신호(FXB<m-1>) 및 반전메인워드라인신호(MWLB<n>)가 다시 로우레벨로 인에이블되기 전에 비트라인 균등화신호(BLEQB)에 의해 노드(nd42)를 접지전압(VSS)으로 구동하여 제1 서브워드라인신호(SWL<n,m>) 및 제2 서브워드라인신호(SWL<n,m-1>)가 충분히 구동되도록 하고 있 다. 아울러, 본 실시예의 서브워드라인 구동회로는 하나의 스위치부(42)를 통해 스탠바이 상태에서 제3 FX 드라이버(40) 및 제4 FX 드라이버(41)를 통해 흐르는 누설전류를 감소시킴으로써, 스위치부(42)를 추가함으로써 발생되는 서브워드라인 구동회로의 레이아웃(layout)상 부담을 경감시킬 수 있다.
도 1은 종래기술에 따른 반도체 메모리 장치의 구성을 도시한 도면이다.
도 2는 종래기술에 따른 FX 드라이버 및 서브워드라인 드라이버로 구성된 서브워드라인 구동회로의 회로도이다.
도 3은 본 발명의 일 실시예에 따른 서브워드라인 구동회로의 회로도이다.
도 4는 도 3에 도시된 서브워드라인 구동회로의 동작을 설명하기 위한 도면이다.
도 5는 본 발명의 다른 실시예에 따른 서브워드라인 구동회로의 회로도이다.
도 6은 본 발명의 또 다른 실시예에 따른 서브워드라인 구동회로의 회로도이다.

Claims (23)

  1. 제어신호에 응답하여 반전FX신호를 버퍼링하여 FX신호를 생성하는 FX 드라이버; 및
    상기 FX신호를 공급받아, 메인워드라인신호를 입력받아 서브워드라인신호를 구동하는 서브워드라인 드라이버를 포함하는 서브워드라인 구동회로.
  2. 제 1 항에 있어서, 상기 제어신호는 비트라인을 프리차지하기 위한 비트라인균등화신호인 서브워드라인 구동회로.
  3. 제 1 항에 있어서, 상기 FX 드라이버는
    전원전압과 제1 노드 사이에 연결되어, 상기 반전FX신호에 응답하여 상기 제1 노드를 풀업구동하는 풀업소자;
    상기 제1 노드와 제2 노드 사이에 연결되어, 상기 반전FX신호에 응답하여 상기 제1 노드를 풀다운구동하는 풀다운소자; 및
    상기 제2 노드와 접지전압 사이에 연결되어, 상기 제어신호에 응답하여 턴온되는 스위치소자를 포함하는 서브워드라인 구동회로.
  4. 제 3 항에 있어서, 상기 전원전압은 고전압인 서브워드라인 구동회로.
  5. 제 3 항에 있어서, 상기 풀업소자는 PMOS 트랜지스터이고, 상기 풀다운소자 및 상기 스위치소자는 NMOS 트랜지스터인 서브워드라인 구동회로.
  6. 제 1 항에 있어서, 상기 서브워드라인 드라이버는
    상기 FX신호의 입력노드와 제1 노드 사이에 연결되어, 반전메인워드라인신호에 응답하여 상기 제1 노드를 풀업구동하는 풀업소자; 및
    상기 제1 노드와 접지전압 사이에 연결되어, 상기 반전메인워드라인신호에 응답하여 상기 제1 노드를 풀다운구동하는 제1 풀다운소자를 포함하는 서브워드라인 구동회로.
  7. 제 6 항에 있어서, 상기 제1 노드와 접지전압 사이에 연결되어, 상기 반전FX신호에 응답하여 상기 제1 노드를 풀다운 구동하는 제2 풀다운소자를 포함하는 서브워드라인 구동회로.
  8. 제어신호에 응답하여 반전FX신호를 버퍼링하여 FX신호를 생성하는 FX 드라이버; 및
    상기 FX신호를 공급받아, 상기 제어신호에 응답하여 메인워드라인신호를 입력받아 서브워드라인신호를 구동하는 서브워드라인 드라이버를 포함하는 서브워드라인 구동회로.
  9. 제 8 항에 있어서, 상기 제어신호는 비트라인에 비트라인 프리차지전압의 공급을 제어하는 비트라인균등화신호인 서브워드라인 구동회로.
  10. 제 8 항에 있어서, 상기 FX 드라이버는
    전원전압과 제1 노드 사이에 연결되어, 상기 반전FX신호에 응답하여 상기 제1 노드를 풀업구동하는 풀업소자;
    상기 제1 노드와 제2 노드 사이에 연결되어, 상기 반전FX신호에 응답하여 상기 제1 노드를 풀다운구동하는 풀다운소자; 및
    상기 제2 노드와 접지전압 사이에 연결되어, 상기 제어신호에 응답하여 턴온되는 스위치소자를 포함하는 서브워드라인 구동회로.
  11. 제 10 항에 있어서, 상기 전원전압은 고전압인 서브워드라인 구동회로.
  12. 제 10 항에 있어서, 상기 풀업소자는 PMOS 트랜지스터이고, 상기 풀다운소자 및 상기 스위치소자는 NMOS 트랜지스터인 서브워드라인 구동회로.
  13. 제 8 항에 있어서, 상기 서브워드라인 드라이버는
    전원전압과 상기 FX신호의 입력노드 사이에 연결되어, 상기 제어신호에 응답하여 턴온되는 스위치소자;
    상기 FX신호의 입력노드와 제1 노드 사이에 연결되어, 반전메인워드라인신호에 응답하여 상기 제1 노드를 풀업구동하는 풀업소자; 및
    상기 제1 노드와 접지전압 사이에 연결되어, 상기 반전메인워드라인신호에 응답하여 상기 제1 노드를 풀다운구동하는 풀다운소자를 포함하는 서브워드라인 구동회로.
  14. 제 13 항에 있어서, 상기 전원전압은 비트라인프리차지 전압이고, 상기 제어신호는 비트라인에 비트라인 프리차지전압의 공급을 제어하는 비트라인균등화신호 인 서브워드라인 구동회로.
  15. 제1 노드에 연결되어, 제1 반전FX신호를 버퍼링하여 제1 FX신호를 생성하는 제1 FX 드라이버;
    상기 제1 노드에 연결되어, 제2 반전FX신호를 버퍼링하여 제2 FX신호를 생성하는 제2 FX 드라이버;
    상기 제1 노드와 접지전압에 연결되어, 제어신호에 응답하여 턴온되는 제1 스위치부;
    상기 제1 FX신호를 공급받아, 메인워드라인신호를 입력받아 제1 서브워드라인신호를 구동하는 제1 서브워드라인 드라이버; 및
    상기 제2 FX신호를 공급받아, 상기 메인워드라인신호를 입력받아 제2 서브워드라인신호를 구동하는 제2 서브워드라인 드라이버를 포함하는 서브워드라인 구동회로.
  16. 제 15 항에 있어서, 상기 제어신호는 비트라인을 프리차지하기 위한 비트라인균등화신호인 서브워드라인 구동회로.
  17. 제 15 항에 있어서, 상기 제1 FX 드라이버는
    전원전압과 제2 노드 사이에 연결되어, 상기 제1 반전FX신호에 응답하여 상기 제2 노드를 풀업구동하는 풀업소자;
    상기 제2 노드와 접지전압 사이에 연결되어, 상기 제1 반전FX신호에 응답하여 상기 제2 노드를 풀다운구동하는 풀다운소자를 포함하는 서브워드라인 구동회로.
  18. 제 17 항에 있어서, 상기 전원전압은 고전압인 서브워드라인 구동회로.
  19. 제 15 항에 있어서, 상기 제2 FX 드라이버는
    전원전압과 제2 노드 사이에 연결되어, 상기 제2 반전FX신호에 응답하여 상기 제2 노드를 풀업구동하는 풀업소자;
    상기 제2 노드와 접지전압 사이에 연결되어, 상기 제2 반전FX신호에 응답하여 상기 제2 노드를 풀다운구동하는 풀다운소자를 포함하는 서브워드라인 구동회로.
  20. 제 19 항에 있어서, 상기 전원전압은 고전압인 서브워드라인 구동회로.
  21. 제 15 항에 있어서, 상기 제1 서브워드라인 드라이버는
    상기 제1 FX신호의 입력노드와 제2 노드 사이에 연결되어, 반전메인워드라인신호에 응답하여 상기 제2 노드를 풀업구동하는 풀업소자; 및
    상기 제2 노드와 접지전압 사이에 연결되어, 상기 반전메인워드라인신호에 응답하여 상기 제2 노드를 풀다운구동하는 풀다운소자를 포함하는 서브워드라인 구동회로.
  22. 제 15 항에 있어서, 상기 제2 서브워드라인 드라이버는
    전원전압과 상기 제2 FX신호의 입력노드 사이에 연결되어, 제어신호에 응답하여 턴온되는 제2 스위치소자;
    상기 제2 FX신호의 입력노드와 제2 노드 사이에 연결되어, 반전메인워드라인신호에 응답하여 상기 제2 노드를 풀업구동하는 풀업소자; 및
    상기 제2 노드와 접지전압 사이에 연결되어, 상기 반전메인워드라인신호에 응답하여 상기 제2 노드를 풀다운구동하는 풀다운소자를 포함하는 서브워드라인 구동회로.
  23. 제 22 항에 있어서, 상기 전원전압은 비트라인프리차지 전압이고, 상기 제어 신호는 비트라인에 비트라인 프리차지전압의 공급을 제어하는 비트라인균등화신호인 서브워드라인 구동회로.
KR1020080132698A 2008-12-23 2008-12-23 서브워드라인 구동회로 KR101020288B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080132698A KR101020288B1 (ko) 2008-12-23 2008-12-23 서브워드라인 구동회로
US12/455,749 US20100157716A1 (en) 2008-12-23 2009-06-05 Sub word line driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080132698A KR101020288B1 (ko) 2008-12-23 2008-12-23 서브워드라인 구동회로

Publications (2)

Publication Number Publication Date
KR20100073908A KR20100073908A (ko) 2010-07-01
KR101020288B1 true KR101020288B1 (ko) 2011-03-07

Family

ID=42265846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080132698A KR101020288B1 (ko) 2008-12-23 2008-12-23 서브워드라인 구동회로

Country Status (2)

Country Link
US (1) US20100157716A1 (ko)
KR (1) KR101020288B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101721115B1 (ko) * 2010-01-13 2017-03-30 삼성전자 주식회사 서브 워드 라인 드라이버를 포함하는 반도체 소자
US9355697B2 (en) 2011-12-28 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Wordline driver
US9111591B2 (en) * 2013-02-22 2015-08-18 Micron Technology, Inc. Interconnections for 3D memory
IT201600121631A1 (it) * 2016-11-30 2018-05-30 St Microelectronics Srl Dispositivo di memoria a cambiamento di fase con un circuito di pilotaggio di linea di parola a elevata velocita'
US10158354B2 (en) * 2017-02-10 2018-12-18 Silicon Laboratories Inc. Apparatus with electronic circuitry having reduced leakage current and associated methods
US10847207B2 (en) 2019-04-08 2020-11-24 Micron Technology, Inc. Apparatuses and methods for controlling driving signals in semiconductor devices
US10910027B2 (en) 2019-04-12 2021-02-02 Micron Technology, Inc. Apparatuses and methods for controlling word line discharge
US10937476B2 (en) 2019-06-24 2021-03-02 Micron Technology, Inc. Apparatuses and methods for controlling word line discharge
US10854272B1 (en) 2019-06-24 2020-12-01 Micron Technology, Inc. Apparatuses and methods for controlling word line discharge
US10854273B1 (en) 2019-06-24 2020-12-01 Micron Technology, Inc. Apparatuses and methods for controlling word drivers
US10854274B1 (en) 2019-09-26 2020-12-01 Micron Technology, Inc. Apparatuses and methods for dynamic timing of row pull down operations
US11205470B2 (en) 2020-04-20 2021-12-21 Micron Technology, Inc. Apparatuses and methods for providing main word line signal with dynamic well
KR20220060381A (ko) * 2020-11-04 2022-05-11 삼성전자주식회사 집적회로 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080001903A (ko) * 2006-06-30 2008-01-04 삼성전자주식회사 메모리 셀 어레이 제어신호 발생회로 및 메모리 셀 어레이제어신호 발생방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0167296B1 (ko) * 1995-12-16 1999-02-01 문정환 메모리의 워드라인 구동회로
US5808500A (en) * 1996-06-28 1998-09-15 Cypress Semiconductor Corporation Block architecture semiconductor memory array utilizing non-inverting pass gate local wordline driver
JPH10302472A (ja) * 1997-04-24 1998-11-13 Texas Instr Japan Ltd 半導体メモリ装置
JPH11288588A (ja) * 1998-04-02 1999-10-19 Mitsubishi Electric Corp 半導体回路装置
JP3948183B2 (ja) * 2000-02-24 2007-07-25 富士通株式会社 半導体記憶装置
US6512705B1 (en) * 2001-11-21 2003-01-28 Micron Technology, Inc. Method and apparatus for standby power reduction in semiconductor devices
KR100801059B1 (ko) * 2006-08-02 2008-02-04 삼성전자주식회사 누설 전류를 감소시키기 위한 반도체 메모리 장치의드라이버 회로
KR100815180B1 (ko) * 2006-12-27 2008-03-19 주식회사 하이닉스반도체 선택적으로 네가티브 워드라인 구동을 하는 반도체메모리장치.

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080001903A (ko) * 2006-06-30 2008-01-04 삼성전자주식회사 메모리 셀 어레이 제어신호 발생회로 및 메모리 셀 어레이제어신호 발생방법

Also Published As

Publication number Publication date
KR20100073908A (ko) 2010-07-01
US20100157716A1 (en) 2010-06-24

Similar Documents

Publication Publication Date Title
KR101020288B1 (ko) 서브워드라인 구동회로
US5859799A (en) Semiconductor memory device including internal power supply circuit generating a plurality of internal power supply voltages at different levels
JP3940517B2 (ja) 半導体メモリ装置
CN106067315B (zh) 感测放大器及包括其的半导体器件
KR20140146484A (ko) 워드라인 드라이버 및 이를 이용하는 반도체 메모리 장치
US7161860B2 (en) Local input/output line precharge circuit of semiconductor memory device
KR100604660B1 (ko) 오버드라이버의 구동력을 조절하는 반도체 메모리 소자
KR100746615B1 (ko) 센스앰프 제어회로 및 반도체 장치
KR20090045642A (ko) 반도체 메모리 장치 내 워드 라인 구동회로
KR20130068482A (ko) 반도체 메모리 장치
KR100599213B1 (ko) 입출력 라인 프리차지 회로, 이를 구비한 반도체 메모리장치, 및 입출력 라인 프리차지 방법
US7426151B2 (en) Device and method for performing a partial array refresh operation
JP3967064B2 (ja) ローデコーダ及びカラムデコーダを有する半導体メモリ装置
KR20150080998A (ko) 셀프 바이어스 버퍼 회로 및 이를 포함하는 메모리 장치
US6930952B2 (en) Method of reading memory device in page mode and row decoder control circuit using the same
KR100825012B1 (ko) 저전력 소모를 위한 컬럼 디코더
KR100540480B1 (ko) 데이터 신호와 어드레스 신호의 스큐를 감소시킬 수 있는메모리 장치
KR20090113711A (ko) 클럭제어회로 및 이를 이용한 반도체 메모리 장치
KR100701683B1 (ko) 센스 앰프 전원제어회로
KR20010104901A (ko) 데이터 출력 시간을 단축할 수 있는 동기형 집적 회로메모리 장치
KR100935729B1 (ko) 센스앰프 오버드라이빙 전압 공급 장치
JP2007095264A (ja) 共有ビットライン感知増幅器構造を有する半導体メモリ素子及びその駆動方法
KR100642398B1 (ko) 센스엠프 제어장치
KR20080040207A (ko) 반도체 메모리 장치
KR101020283B1 (ko) 테스트회로 및 이를 이용한 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee