JPH0511898A - 周辺制御装置およびｓｃｓｉバス制御装置 - Google Patents
周辺制御装置およびｓｃｓｉバス制御装置Info
- Publication number
- JPH0511898A JPH0511898A JP3304289A JP30428991A JPH0511898A JP H0511898 A JPH0511898 A JP H0511898A JP 3304289 A JP3304289 A JP 3304289A JP 30428991 A JP30428991 A JP 30428991A JP H0511898 A JPH0511898 A JP H0511898A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- power consumption
- scsi
- control device
- sleep
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3268—Power saving in hard disk drive
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【構成】バスに接続されたプロセッサなどの処理手段に
対する周辺装置を制御するための、該バスに接続された
周辺制御装置において、前記バスを介して、前記処理手
段からのアクセスの開始を検出する活性化開始検出手段
と、該アクセスにもとづく動作の終了を検出する活性化
終了検出手段と、前記活性化開始検出手段および前記活
性化終了検出手段の出力に対応して、当該周辺制御装置
の消費電力を制御する消費電力制御手段とを備えた。 【効果】周辺装置、周辺機器制御装置の低消費電力化が
図れる。また、外部のプロセッサ等の負担を軽減しなが
ら、消費電力を最大限に低減することができる周辺制御
用ＬＳＩを提供することができる。さらに、周辺制御装
置において、外部のプロセッサ等からのコマンド待ち状
態における消費電力を削減し、かつ、良好な応答性を維
持することができる。特に、ＳＣＳＩシステムの消費電
流の削減を容易に行なうことが可能である。
対する周辺装置を制御するための、該バスに接続された
周辺制御装置において、前記バスを介して、前記処理手
段からのアクセスの開始を検出する活性化開始検出手段
と、該アクセスにもとづく動作の終了を検出する活性化
終了検出手段と、前記活性化開始検出手段および前記活
性化終了検出手段の出力に対応して、当該周辺制御装置
の消費電力を制御する消費電力制御手段とを備えた。 【効果】周辺装置、周辺機器制御装置の低消費電力化が
図れる。また、外部のプロセッサ等の負担を軽減しなが
ら、消費電力を最大限に低減することができる周辺制御
用ＬＳＩを提供することができる。さらに、周辺制御装
置において、外部のプロセッサ等からのコマンド待ち状
態における消費電力を削減し、かつ、良好な応答性を維
持することができる。特に、ＳＣＳＩシステムの消費電
流の削減を容易に行なうことが可能である。
Description
【０００１】
【産業上の利用分野】本発明は、ワークステーション，
パーソナルコンピュータ等の周辺装置、特に周辺機器制
御装置の半導体集積回路の低消費電力化のための構成に
関する。
パーソナルコンピュータ等の周辺装置、特に周辺機器制
御装置の半導体集積回路の低消費電力化のための構成に
関する。
【０００２】
【従来の技術】従来、ワークステーション、パーソナル
コンピュータ等の周辺装置、これを制御する周辺制御用
のＬＳＩ（Large Scale Integrated）の低消費電力化に
ついて種々の検討がなされている。
コンピュータ等の周辺装置、これを制御する周辺制御用
のＬＳＩ（Large Scale Integrated）の低消費電力化に
ついて種々の検討がなされている。
【０００３】例えば、周辺制御用ＬＳＩでは低消費電力
モード指定の専用の入力端子を有し、外部マイクロプロ
セッサや低消費電力コントローラからの出力信号によっ
て、指示された期間、低消費電力モードを保つよう構成
される。これによって、周辺制御用ＬＳＩの内部の、例
えば基準クロックで動作するディジタル回路において
は、その一部又は全部のクロックを上述した指定期間停
止させることにより、低消費電力化を図っていた。又、
周辺制御用ＬＳＩの内部のアナログ回路においても、指
定期間中、電流源回路の一部又は全てをカットオフさせ
ることで低消費電力化を図っていた。
モード指定の専用の入力端子を有し、外部マイクロプロ
セッサや低消費電力コントローラからの出力信号によっ
て、指示された期間、低消費電力モードを保つよう構成
される。これによって、周辺制御用ＬＳＩの内部の、例
えば基準クロックで動作するディジタル回路において
は、その一部又は全部のクロックを上述した指定期間停
止させることにより、低消費電力化を図っていた。又、
周辺制御用ＬＳＩの内部のアナログ回路においても、指
定期間中、電流源回路の一部又は全てをカットオフさせ
ることで低消費電力化を図っていた。
【０００４】又、他の従来例として、ハードディスク、
ＣＤＲＯＭ（Compact Disk Read Only Memory)、フロッ
ピーディスクなどの周辺装置においては、アルプス電気
株式会社発行の、小型ハードディスク装置、ＤＲＲ０４
０Ｃ製品仕様書（第１版）に記載のように、システムの
小型軽量化のために、ホストコンピュータを構成するマ
イクロプロセッサ等から、コマンドを受け取り、実行し
ているとき以外、消費電力を抑える構造となっている。
ＣＤＲＯＭ（Compact Disk Read Only Memory)、フロッ
ピーディスクなどの周辺装置においては、アルプス電気
株式会社発行の、小型ハードディスク装置、ＤＲＲ０４
０Ｃ製品仕様書（第１版）に記載のように、システムの
小型軽量化のために、ホストコンピュータを構成するマ
イクロプロセッサ等から、コマンドを受け取り、実行し
ているとき以外、消費電力を抑える構造となっている。
【０００５】図２０にＤＲＲ０４０Ｃの構成概略図を示
す。このＤＲＲ０４０Ｃは、磁性体よりなる円板１８０
１および該円板１８０１に記録された磁気情報を読み取
るヘッド１８０２、該ヘッド１８０２を前記円板１８０
１上の目的の位置まで動かすヘッドアクチュエータ１８
０３、前記円板１８０１を回転させるスピンドルモータ
ー１８０４、前記ヘッドアクチュエータ１８０３の動作
を制御するアクチュエータ制御回路１８０５、ＤＲＲ０
４０Ｃ全体の動作を制御するＣＰＵ（CentralProcessin
g Unit)１８０６、該ＣＰＵ１８０６からの制御信号に
より前記スピンドルモータ１８０４を制御するスピンド
ルモータ制御回路１８０７、前記ＣＰＵ１８０６からの
デジタル情報をアナログ情報にかえ前記アクチュエータ
制御回路１８０５に渡すＤ／Ａコンバータ１８０８、前
記ヘッド１８０２から読み取られた信号を、波形整形
し、パルス列に変換するＲＥＡＤ／ＷＲＩＴＥ回路１８
１０、該ＲＥＡＤ／ＷＲＩＴＥ回路１８１０によって作
られたパルス列をパラレルデータに変換するハードディ
スクコントローラ１８１１、前記ＲＥＡＤ／ＷＲＩＴＥ
回路１８１０により検出された、ヘッド位置決めなどの
アナログ情報をデジタル情報に変え前記ＣＰＵ１８０６
に渡すＡ／Ｄコンバータ１８０９、円板１８０１より読
み取られた信号またはＡＴバス１８１２から与えられた
信号を一時的に保存し、ＡＴバス１８１２と円板１８０
１の読み取りの速度差を調整するバッファ１８１３、Ｃ
ＰＵ１８０６により制御されＡＴバス１８１２を制御す
るＡＴバス制御回路１８１４から構成される。
す。このＤＲＲ０４０Ｃは、磁性体よりなる円板１８０
１および該円板１８０１に記録された磁気情報を読み取
るヘッド１８０２、該ヘッド１８０２を前記円板１８０
１上の目的の位置まで動かすヘッドアクチュエータ１８
０３、前記円板１８０１を回転させるスピンドルモータ
ー１８０４、前記ヘッドアクチュエータ１８０３の動作
を制御するアクチュエータ制御回路１８０５、ＤＲＲ０
４０Ｃ全体の動作を制御するＣＰＵ（CentralProcessin
g Unit)１８０６、該ＣＰＵ１８０６からの制御信号に
より前記スピンドルモータ１８０４を制御するスピンド
ルモータ制御回路１８０７、前記ＣＰＵ１８０６からの
デジタル情報をアナログ情報にかえ前記アクチュエータ
制御回路１８０５に渡すＤ／Ａコンバータ１８０８、前
記ヘッド１８０２から読み取られた信号を、波形整形
し、パルス列に変換するＲＥＡＤ／ＷＲＩＴＥ回路１８
１０、該ＲＥＡＤ／ＷＲＩＴＥ回路１８１０によって作
られたパルス列をパラレルデータに変換するハードディ
スクコントローラ１８１１、前記ＲＥＡＤ／ＷＲＩＴＥ
回路１８１０により検出された、ヘッド位置決めなどの
アナログ情報をデジタル情報に変え前記ＣＰＵ１８０６
に渡すＡ／Ｄコンバータ１８０９、円板１８０１より読
み取られた信号またはＡＴバス１８１２から与えられた
信号を一時的に保存し、ＡＴバス１８１２と円板１８０
１の読み取りの速度差を調整するバッファ１８１３、Ｃ
ＰＵ１８０６により制御されＡＴバス１８１２を制御す
るＡＴバス制御回路１８１４から構成される。
【０００６】なお、ここでＡＴバスとはＰＣ／ＡＴ（こ
れは、米国 ＩＢＭ社の登録商標である。）のインタフ
ェースを有するバスを意味する。
れは、米国 ＩＢＭ社の登録商標である。）のインタフ
ェースを有するバスを意味する。
【０００７】ＤＲＲ０４０Ｃは、ＡＴバスからコマンド
を受け取り実行していないとき、以下のように制御し消
費電力を抑える。
を受け取り実行していないとき、以下のように制御し消
費電力を抑える。
【０００８】１．ＡＴバスから受け取ったコマンドがす
べて完了したとき、ＤＲＲ０４０Ｃは、アイドルモード
（１）にはいる。アイドルモート（１）の状態にあると
き、ＤＲＲ０４０Ｃ内のＣＰＵ１８０６は前記ハードデ
ィスクコントローラ１８１１を停止させ、前記ＲＥＡＤ
／ＷＲＩＴＥ回路１８１０の電源を切断する。
べて完了したとき、ＤＲＲ０４０Ｃは、アイドルモード
（１）にはいる。アイドルモート（１）の状態にあると
き、ＤＲＲ０４０Ｃ内のＣＰＵ１８０６は前記ハードデ
ィスクコントローラ１８１１を停止させ、前記ＲＥＡＤ
／ＷＲＩＴＥ回路１８１０の電源を切断する。
【０００９】２．アイドルモード（１）にはいってから
更に５秒間ＡＴバスからアクセスされなかったとき、Ｄ
ＲＲ０４０Ｃは、アイドルモード（２）にはいる。アイ
ドルモード（２）の状態にあるとき、ＤＲＲ０４０Ｃ内
のＣＰＵ１８０６は、前記アクチュエータ制御回路１８
０５、Ｄ／Ａコンバータ１８０８、Ａ／Ｄコンバータ１
８０９の電源を切断する。
更に５秒間ＡＴバスからアクセスされなかったとき、Ｄ
ＲＲ０４０Ｃは、アイドルモード（２）にはいる。アイ
ドルモード（２）の状態にあるとき、ＤＲＲ０４０Ｃ内
のＣＰＵ１８０６は、前記アクチュエータ制御回路１８
０５、Ｄ／Ａコンバータ１８０８、Ａ／Ｄコンバータ１
８０９の電源を切断する。
【００１０】３．アイドルモード（２）にはいってから
一定時間（デフォルトは３分）ＡＴバスからアクセスさ
れなかったとき、ＤＲＲ０４０Ｃはスタンバイモードに
はいる。スタンバイモードの状態にあるとき、ＤＲＲ０
４０Ｃ内のＣＰＵ１８０６は、前記スピンドルモータ制
御回路１８０７およびスピンドルモータ１８０４の電源
を切断する。また、ＣＰＵ１８０６もスリープ状態にな
る。
一定時間（デフォルトは３分）ＡＴバスからアクセスさ
れなかったとき、ＤＲＲ０４０Ｃはスタンバイモードに
はいる。スタンバイモードの状態にあるとき、ＤＲＲ０
４０Ｃ内のＣＰＵ１８０６は、前記スピンドルモータ制
御回路１８０７およびスピンドルモータ１８０４の電源
を切断する。また、ＣＰＵ１８０６もスリープ状態にな
る。
【００１１】４．ＡＴバスからのスリープコマンドの受
信により、ＤＲＲ０４０Ｃは、完全な低消費電力モード
であるスリープモードにはいる。スリープモードの状態
にあるとき、ＤＲＲ０４０Ｃはスタンバイモードの状態
から更に、ＡＴバス制御回路１８１４をスリープ状態に
する。スリープモードにあるとき、ＤＲＲ０４０ＣはＡ
Ｔバスからのコマンドを受け付けず、ＲＥＳＥＴによっ
てのみ、ドライブを起動することが出来る。ＤＲＲ０４
０Ｃは、上記のように動作することにより、ホストコン
ピュータから、コマンドを受け取り実行していないとき
消費電力を抑えることが出来る。
信により、ＤＲＲ０４０Ｃは、完全な低消費電力モード
であるスリープモードにはいる。スリープモードの状態
にあるとき、ＤＲＲ０４０Ｃはスタンバイモードの状態
から更に、ＡＴバス制御回路１８１４をスリープ状態に
する。スリープモードにあるとき、ＤＲＲ０４０ＣはＡ
Ｔバスからのコマンドを受け付けず、ＲＥＳＥＴによっ
てのみ、ドライブを起動することが出来る。ＤＲＲ０４
０Ｃは、上記のように動作することにより、ホストコン
ピュータから、コマンドを受け取り実行していないとき
消費電力を抑えることが出来る。
【００１２】
【発明が解決しようとする課題】上述した従来技術のう
ち、前者においては、低消費電力化モードを周辺制御用
ＬＳＩの外部のマイクロプロセッサやコントローラが指
示している。そのため、最大限の低消費電力化を実現す
るためには、外部のマイクロプロセッサ等が、多数回低
消費電力モード指命を出す必要があり、外部のマイクロ
プロセッサ等の負担が大き過ぎるという問題があった。
ち、前者においては、低消費電力化モードを周辺制御用
ＬＳＩの外部のマイクロプロセッサやコントローラが指
示している。そのため、最大限の低消費電力化を実現す
るためには、外部のマイクロプロセッサ等が、多数回低
消費電力モード指命を出す必要があり、外部のマイクロ
プロセッサ等の負担が大き過ぎるという問題があった。
【００１３】又、外部のマイクロプロセッサ等は、低消
費電力化を指示する周辺制御用ＬＳＩ内部の動作状態を
正確に把握できないため、きめ細かく低消費電力化のた
めの制御を実行できず、最大限の低消費電力化を実現で
きないという問題点があった。
費電力化を指示する周辺制御用ＬＳＩ内部の動作状態を
正確に把握できないため、きめ細かく低消費電力化のた
めの制御を実行できず、最大限の低消費電力化を実現で
きないという問題点があった。
【００１４】一方、後者の従来例においては、スタンバ
イモードでは、ＡＴバス制御回路１４にて消費される電
流については考慮されておらず、消費電力が大きくなる
という点で問題があった。又、完全な低消費電力モード
であるスリープモードでは、コマンドを全く受け付け
ず、ホストコンピュータ等からのリセットによってのみ
起動可能であり、応答性の点の考慮されておらず、ホス
トコンピュータのオーバーヘッドが大きくなるという問
題があった。
イモードでは、ＡＴバス制御回路１４にて消費される電
流については考慮されておらず、消費電力が大きくなる
という点で問題があった。又、完全な低消費電力モード
であるスリープモードでは、コマンドを全く受け付け
ず、ホストコンピュータ等からのリセットによってのみ
起動可能であり、応答性の点の考慮されておらず、ホス
トコンピュータのオーバーヘッドが大きくなるという問
題があった。
【００１５】本発明の目的は、周辺装置、周辺機器制御
装置の低消費電力化の構成を提供することにある。
装置の低消費電力化の構成を提供することにある。
【００１６】本発明の他の目的は、外部のプロセッサ等
の負担を軽減しながら、消費電力を最大限に低減するこ
とができる周辺制御用ＬＳＩ等の周辺制御装置を提供す
ることにある。
の負担を軽減しながら、消費電力を最大限に低減するこ
とができる周辺制御用ＬＳＩ等の周辺制御装置を提供す
ることにある。
【００１７】本発明の更なる目的は、外部のプロセッサ
等からのコマンド待ち状態における、消費電力を削除で
きる周辺制御装置を提供することにある。
等からのコマンド待ち状態における、消費電力を削除で
きる周辺制御装置を提供することにある。
【００１８】本発明の更なる他の目的は、外部のプロセ
ッサ等からのコマンド待ち状態における消費電力を削減
しても、応答性の良い周辺制御装置を提供することにあ
る。
ッサ等からのコマンド待ち状態における消費電力を削減
しても、応答性の良い周辺制御装置を提供することにあ
る。
【００１９】本発明の他の更なる目的は、ＳＣＳＩ（Sm
all Computer System Interface)システムの消費電流の
削減を容易に行なうことが可能であるＳＣＳＩバス制御
装置を提供することにある。
all Computer System Interface)システムの消費電流の
削減を容易に行なうことが可能であるＳＣＳＩバス制御
装置を提供することにある。
【００２０】
【課題を解決するための手段】上記目的を達成するた
め、本発明においては、プロセッサ等の外部処理手段が
接続されているバスに接続された周辺制御装置であっ
て、外部処理手段からのアクセス開始を検出する活性化
開始検出手段と、アクセス動作の終了を検出する活性化
終了検出手段と、消費電力制御手段とを有し、活性化開
始検出手段の出力により、消費電力制御手段が低消費電
力モードの解除を行ない、活性化終了検出手段の出力に
より、消費電力制御手段が低消費電力モードに復帰する
よう制御を行なう構成とする。
め、本発明においては、プロセッサ等の外部処理手段が
接続されているバスに接続された周辺制御装置であっ
て、外部処理手段からのアクセス開始を検出する活性化
開始検出手段と、アクセス動作の終了を検出する活性化
終了検出手段と、消費電力制御手段とを有し、活性化開
始検出手段の出力により、消費電力制御手段が低消費電
力モードの解除を行ない、活性化終了検出手段の出力に
より、消費電力制御手段が低消費電力モードに復帰する
よう制御を行なう構成とする。
【００２１】外部処理手段による周辺制御装置のアクセ
スは、外部処理手段から周辺制御装置に対するコマンド
設定の際や、外部処理手段による周辺制御装置のステー
タス検出の際に開始される。
スは、外部処理手段から周辺制御装置に対するコマンド
設定の際や、外部処理手段による周辺制御装置のステー
タス検出の際に開始される。
【００２２】更に、本発明においては、ホストコンピュ
ータやメインＣＰＵと周辺機器を接続するバスがＳＣＳ
Ｉバスで構成されたＳＣＳＩシステムにおいて、ホスト
コンピュータ等による周辺機器制御装置や周辺制御用Ｌ
ＳＩのアクセス開始となるセレクションフェーズの際の
ＳＣＳＩ用ＩＤを検出するＩＤ認識手段を上述した活性
化開始検出手段とする構成とする。
ータやメインＣＰＵと周辺機器を接続するバスがＳＣＳ
Ｉバスで構成されたＳＣＳＩシステムにおいて、ホスト
コンピュータ等による周辺機器制御装置や周辺制御用Ｌ
ＳＩのアクセス開始となるセレクションフェーズの際の
ＳＣＳＩ用ＩＤを検出するＩＤ認識手段を上述した活性
化開始検出手段とする構成とする。
【００２３】
【作用】本発明においては、周辺制御装置や周辺制御用
ＬＳＩが外部のマイクロプロセッサ等のホストコンピュ
ータからのコマンド待ちなどの状態において、低消費電
力モードにしておき、ホストコンピュータからのコマン
ド設定／ステータス検出などのアクセス開始時に、低消
費電力モードを解除する。これにより、装置やＬＳＩ内
部における累積的な、無駄な消費電力の損失を削減さ
せ、徹底した低消費電力化を実現することができる。
ＬＳＩが外部のマイクロプロセッサ等のホストコンピュ
ータからのコマンド待ちなどの状態において、低消費電
力モードにしておき、ホストコンピュータからのコマン
ド設定／ステータス検出などのアクセス開始時に、低消
費電力モードを解除する。これにより、装置やＬＳＩ内
部における累積的な、無駄な消費電力の損失を削減さ
せ、徹底した低消費電力化を実現することができる。
【００２４】上述した、活性化開始検出手段、活性化終
了検出手段、及び消費電力制御手段は周辺機器制御装置
や周辺制御ＬＳＩの内部に位置する。周辺機器制御装置
とは、メインＣＰＵに対する周辺機器の制御装置であ
り、例えば、ファイルコントローラ、表示コントロー
ラ、キーボードコントローラ、プリンタコントローラ、
通信コントローラを意味し、周辺制御ＬＳＩとはそれら
の半導体集積回路をいう。
了検出手段、及び消費電力制御手段は周辺機器制御装置
や周辺制御ＬＳＩの内部に位置する。周辺機器制御装置
とは、メインＣＰＵに対する周辺機器の制御装置であ
り、例えば、ファイルコントローラ、表示コントロー
ラ、キーボードコントローラ、プリンタコントローラ、
通信コントローラを意味し、周辺制御ＬＳＩとはそれら
の半導体集積回路をいう。
【００２５】本発明において、消費電力制御手段は、低
消費電力モードであるスリープモードにおいて、装置や
ＬＳＩ内部の主要部分のディジタル回路のクロック源、
又はアナログ回路の電源をカットすることにより、装置
やＬＳＩの主要部分の動作を停止させ、低消費電力状態
を維持する。そして、ホストコンピュータやメインＣＰ
Ｕからのコマンド設定やステータス検出などによるアク
セスが開始されると、常時動作している活性化開始検出
手段がそのアクセス開始を検出し、この検出に基づき、
消費電力制御手段が低消費電力モードを解除する。更
に、このアクセス開始にともなう動作の終了を活性化終
了検出手段が検出すると、消費電力制御手段は再度低消
費電力モードを設定する。
消費電力モードであるスリープモードにおいて、装置や
ＬＳＩ内部の主要部分のディジタル回路のクロック源、
又はアナログ回路の電源をカットすることにより、装置
やＬＳＩの主要部分の動作を停止させ、低消費電力状態
を維持する。そして、ホストコンピュータやメインＣＰ
Ｕからのコマンド設定やステータス検出などによるアク
セスが開始されると、常時動作している活性化開始検出
手段がそのアクセス開始を検出し、この検出に基づき、
消費電力制御手段が低消費電力モードを解除する。更
に、このアクセス開始にともなう動作の終了を活性化終
了検出手段が検出すると、消費電力制御手段は再度低消
費電力モードを設定する。
【００２６】本発明によるＳＣＳＩシステムにおいて
は、ＳＣＳＩのＩＤ認識手段を他の機能ブロックと分離
し、コマンド待ち状態などにおいて、この他の機能ブロ
ックをスリープモードに設定しておくことにより、ＳＣ
ＳＩシステムの消費電力の削減を容易に行うことができ
る。
は、ＳＣＳＩのＩＤ認識手段を他の機能ブロックと分離
し、コマンド待ち状態などにおいて、この他の機能ブロ
ックをスリープモードに設定しておくことにより、ＳＣ
ＳＩシステムの消費電力の削減を容易に行うことができ
る。
【００２７】以上、本発明の概略を説明したが本発明は
これらの記載に限定されるものでない。又、本発明の他
の側面は以下に説明する本発明の実施例から明らかにな
ろう。
これらの記載に限定されるものでない。又、本発明の他
の側面は以下に説明する本発明の実施例から明らかにな
ろう。
【００２８】
【実施例】以下、本発明の実施例を図面を用いて詳述す
る。
る。
【００２９】図３に、本発明の周辺機器制御装置又は周
辺制御用ＬＳＩが用いられる情報処理装置の構成例を示
す。この情報処理装置は、ワークステーションやパーソ
ナルコンピュータ等の基本構成であり、メインＣＰＵ１
４，ＲＯＭ１５，ＲＡＭ１６がバス５０に接続されてい
る。このバス５０には、ファイルコントローラ１７、表
示コントローラ１８、キーボードコントローラ１９、プ
リンタコントローラ２０、通信コントローラ２１等が接
続されている。又、これらのコントローラには、それぞ
れファイル装置２２、液晶やＣＲＴディスプレイ２３、
キーボード２４、プリンタ２５、通信路が接続されてい
る。
辺制御用ＬＳＩが用いられる情報処理装置の構成例を示
す。この情報処理装置は、ワークステーションやパーソ
ナルコンピュータ等の基本構成であり、メインＣＰＵ１
４，ＲＯＭ１５，ＲＡＭ１６がバス５０に接続されてい
る。このバス５０には、ファイルコントローラ１７、表
示コントローラ１８、キーボードコントローラ１９、プ
リンタコントローラ２０、通信コントローラ２１等が接
続されている。又、これらのコントローラには、それぞ
れファイル装置２２、液晶やＣＲＴディスプレイ２３、
キーボード２４、プリンタ２５、通信路が接続されてい
る。
【００３０】本発明の周辺制御装置又は周辺制御用ＬＳ
Ｉとは、このような情報処理装置において、ファイルコ
ントローラ１７、表示コントローラ１８、キーボードコ
ントローラ１９、プリンタコントローラ２０、通信コン
トローラ２１等を意味する。
Ｉとは、このような情報処理装置において、ファイルコ
ントローラ１７、表示コントローラ１８、キーボードコ
ントローラ１９、プリンタコントローラ２０、通信コン
トローラ２１等を意味する。
【００３１】図１は、本発明の一実施例である周辺制御
装置又は一チップ構成の周辺制御用ＬＳＩを示す図であ
る。同図の消費電力制御回路２は、同図の装置又はＬＳ
Ｉが、バス５０を介してメインＣＰＵ１４からのコマン
ド設定又はコマンド以外のアクセスを受けていない時
は、内部クロックを停止させ、レジスタ群８〜１０、Ｉ
／Ｏ制御回路１１〜１３の動作を停止させ、スリープモ
ードとして消費電力の損失を防ぐ消費電力制御手段であ
り、活性化検出手段の機能をも有する。このとき、消費
電力制御回路２、アドレスラッチ３、ラッチ６、アドレ
スデコーダ４、ゲート５は常時動作状態になっている。
装置又は一チップ構成の周辺制御用ＬＳＩを示す図であ
る。同図の消費電力制御回路２は、同図の装置又はＬＳ
Ｉが、バス５０を介してメインＣＰＵ１４からのコマン
ド設定又はコマンド以外のアクセスを受けていない時
は、内部クロックを停止させ、レジスタ群８〜１０、Ｉ
／Ｏ制御回路１１〜１３の動作を停止させ、スリープモ
ードとして消費電力の損失を防ぐ消費電力制御手段であ
り、活性化検出手段の機能をも有する。このとき、消費
電力制御回路２、アドレスラッチ３、ラッチ６、アドレ
スデコーダ４、ゲート５は常時動作状態になっている。
【００３２】その後、メインＣＰＵ１８０６からのコマ
ンド設定が発生すると、消費電力制御回路２は、メイン
ＣＰＵ１４からのチップセレクト、ライトストローブ
等、およびアドレスコーダ４、ゲート５の出力により、
コマンド設定開始、すなわち、活性化を検出し、内部ク
ロックをレジスタ群８〜１０及びＩ／Ｏ制御回路１１〜
１３に供給する。
ンド設定が発生すると、消費電力制御回路２は、メイン
ＣＰＵ１４からのチップセレクト、ライトストローブ
等、およびアドレスコーダ４、ゲート５の出力により、
コマンド設定開始、すなわち、活性化を検出し、内部ク
ロックをレジスタ群８〜１０及びＩ／Ｏ制御回路１１〜
１３に供給する。
【００３３】これにより、レジスタ群８〜１０、Ｉ／Ｏ
制御回路１１〜１３は動作可能な状態になり、ラッチ６
に保持されていたコマンドが各レジスタ群８〜１０内の
コマンドレジスタに移される。このため、メインＣＰＵ
１８０６からのコマンドの実行状態になる。このコマン
ド処理が終了すると、Ｉ／Ｏ制御回路１１〜１３は、活
性化終了検出手段としてのＮＯＲゲート１に対しコマン
ド終了信号を出力し、これらのＮＯＲゲート１出力が消
費電力制御回路２に入力される。消費電力制御回路２
は、これにより再び内部クロック出力を停止させ低消費
電力モードに戻る。
制御回路１１〜１３は動作可能な状態になり、ラッチ６
に保持されていたコマンドが各レジスタ群８〜１０内の
コマンドレジスタに移される。このため、メインＣＰＵ
１８０６からのコマンドの実行状態になる。このコマン
ド処理が終了すると、Ｉ／Ｏ制御回路１１〜１３は、活
性化終了検出手段としてのＮＯＲゲート１に対しコマン
ド終了信号を出力し、これらのＮＯＲゲート１出力が消
費電力制御回路２に入力される。消費電力制御回路２
は、これにより再び内部クロック出力を停止させ低消費
電力モードに戻る。
【００３４】次にメインＣＰＵ１４からのコマンド設定
以外のアクセスにおいては、チップセレクト、ライトス
トローブ又はリードストローブにより、消費電力制御回
路２は、アクセス開始、すなわち、活性化を検知し、制
御用ＬＳＩ又は制御装置を動作可能状態にし、低消費電
力モードの解除を行なう。このとき、アドレスラッチ
３、ラッチ６は常時動作状態になっている。ライトデー
タはラッチ６を介して内部へ、又、リードデータはゲー
ト７を介して外部へ出力される。また、このような断続
的なアクセスは、１回のサイクルが短いため、その終了
を消費電力制御回路２内に設けられた活性化終了検出手
段が検知し、低消費電力モードにもどす。
以外のアクセスにおいては、チップセレクト、ライトス
トローブ又はリードストローブにより、消費電力制御回
路２は、アクセス開始、すなわち、活性化を検知し、制
御用ＬＳＩ又は制御装置を動作可能状態にし、低消費電
力モードの解除を行なう。このとき、アドレスラッチ
３、ラッチ６は常時動作状態になっている。ライトデー
タはラッチ６を介して内部へ、又、リードデータはゲー
ト７を介して外部へ出力される。また、このような断続
的なアクセスは、１回のサイクルが短いため、その終了
を消費電力制御回路２内に設けられた活性化終了検出手
段が検知し、低消費電力モードにもどす。
【００３５】次に、消費電力制御回路２の内部構成の一
例を、図２のブロック図、及び図４、図５のタイミング
チャートを用いて説明する。メインＣＰＵ１４からアド
レス、コマンドデータが、チップセレクトとライトスト
ローブなどの制御信号と共に送られてくると、消費電力
制御回路２では、チップセレクト及びライトストローブ
から図４に示すようにゲート２６、ゲート２８を介し
て、ＲＳフリップフロップ２９がセットされる（時点ｔ
1 ）。
例を、図２のブロック図、及び図４、図５のタイミング
チャートを用いて説明する。メインＣＰＵ１４からアド
レス、コマンドデータが、チップセレクトとライトスト
ローブなどの制御信号と共に送られてくると、消費電力
制御回路２では、チップセレクト及びライトストローブ
から図４に示すようにゲート２６、ゲート２８を介し
て、ＲＳフリップフロップ２９がセットされる（時点ｔ
1 ）。
【００３６】又このとき、ゲート４３の出力のラッチイ
ネーブル信号によりコマンドデータがラッチ６に保持さ
れ、同様にアドレスが、ゲート２８の出力アドレスラッ
チイネーブルによりアドレスラッチ３に保持される。Ｒ
Ｓフリップフロップ２９の出力は、エッジトリガフリッ
プフロップ３１，３２により周期化され、フリップフロ
ップ３２の出力は、ゲート３３を介して内部クロックを
作動させ、低消費電力モードを解除する（時点ｔ2）。
ネーブル信号によりコマンドデータがラッチ６に保持さ
れ、同様にアドレスが、ゲート２８の出力アドレスラッ
チイネーブルによりアドレスラッチ３に保持される。Ｒ
Ｓフリップフロップ２９の出力は、エッジトリガフリッ
プフロップ３１，３２により周期化され、フリップフロ
ップ３２の出力は、ゲート３３を介して内部クロックを
作動させ、低消費電力モードを解除する（時点ｔ2）。
【００３７】これによりフリップフロップ３４の出力で
ある内部ライトストローブが出力され、アドレスデコー
ダ４を経由して、コマンドライトストローブ出力がフリ
ップフロップ４１に入力される（時点ｔ3）。このと
き、コマンドライトストローブによりラッチ６に保持さ
れたコマンドがレジスタ群８〜９のコマンドレジスタに
移され、各Ｉ／Ｏ制御回路１１〜１３での処理がスター
トする。又、フリップフロップ４１の出力は、Ｉ／Ｏ制
御回路１１〜１３のゲート１を介したコマンド終了信号
を受けつけ可能な状態にする。
ある内部ライトストローブが出力され、アドレスデコー
ダ４を経由して、コマンドライトストローブ出力がフリ
ップフロップ４１に入力される（時点ｔ3）。このと
き、コマンドライトストローブによりラッチ６に保持さ
れたコマンドがレジスタ群８〜９のコマンドレジスタに
移され、各Ｉ／Ｏ制御回路１１〜１３での処理がスター
トする。又、フリップフロップ４１の出力は、Ｉ／Ｏ制
御回路１１〜１３のゲート１を介したコマンド終了信号
を受けつけ可能な状態にする。
【００３８】その後、各Ｉ／Ｏ制御回路１１〜１３のコ
マンド処理が終了すると、ゲート１を介したコマンド終
了信号が消費電力制御回路２のゲート３８に入力され
（時点ｔ4）、ゲート３９、フリップフロップ４０を介
して、ＲＳフリップフロップ２９がリセットされる（時
点ｔ5）。ゲート２９の出力はフリップフロップ３１，
３２を介してゲート３３を制御し、内部クロックを停止
させ、低消費電力モードにもどす（時点ｔ6）。
マンド処理が終了すると、ゲート１を介したコマンド終
了信号が消費電力制御回路２のゲート３８に入力され
（時点ｔ4）、ゲート３９、フリップフロップ４０を介
して、ＲＳフリップフロップ２９がリセットされる（時
点ｔ5）。ゲート２９の出力はフリップフロップ３１，
３２を介してゲート３３を制御し、内部クロックを停止
させ、低消費電力モードにもどす（時点ｔ6）。
【００３９】次に、メインＣＰＵ１４のコマンド設定以
外のアクセスの動作を図５を用いて説明する。低消費電
力モード解除のシーケンスは、図４の場合と同様である
が、低消費電力モードへの復帰については、図２のフリ
ップフロップ３４の出力である内部ライトストローブ、
又はフリップフロップ３６の出力である内部リードスト
ローブがアサートされると（時点ｔ10）、ゲート３５，
３７，３９とフリップフロップ４０を介してＲＳフリッ
プフロップ２９が図５に示すようにリセットされる（時
点ｔ11）。又、ＲＳフリップフロップ２９の出力はフリ
ップフロップ３１，３２を介してゲート３３を制御し、
内部クロックを停止させて低消費電力モードに復帰させ
る（時点ｔ12）。すなわち、本実施例においては、フリ
ップフロップ３４，３６，４０とゲート群３５，３７，
３８，３９が活性化終了検出手段として機能することに
なる。
外のアクセスの動作を図５を用いて説明する。低消費電
力モード解除のシーケンスは、図４の場合と同様である
が、低消費電力モードへの復帰については、図２のフリ
ップフロップ３４の出力である内部ライトストローブ、
又はフリップフロップ３６の出力である内部リードスト
ローブがアサートされると（時点ｔ10）、ゲート３５，
３７，３９とフリップフロップ４０を介してＲＳフリッ
プフロップ２９が図５に示すようにリセットされる（時
点ｔ11）。又、ＲＳフリップフロップ２９の出力はフリ
ップフロップ３１，３２を介してゲート３３を制御し、
内部クロックを停止させて低消費電力モードに復帰させ
る（時点ｔ12）。すなわち、本実施例においては、フリ
ップフロップ３４，３６，４０とゲート群３５，３７，
３８，３９が活性化終了検出手段として機能することに
なる。
【００４０】なお、以上の実施例の説明はディジタル回
路での低消費電力化について述べてきたが、アナログ回
路については、図２のフリップフロップ３２の出力又は
ＲＳフリップフロップ２９の出力により、アナログ回路
内の電流源をカットオフすることにより、低消費電力化
を実現できる。
路での低消費電力化について述べてきたが、アナログ回
路については、図２のフリップフロップ３２の出力又は
ＲＳフリップフロップ２９の出力により、アナログ回路
内の電流源をカットオフすることにより、低消費電力化
を実現できる。
【００４１】さて、引き続き、図６以降の図面を用い
て、本発明の第２の実施例を詳述する。この第２の実施
例は、ＳＣＳＩ（Small ComputerSystem Interface)に
本発明を適用したシステムに関するものである。ＳＣＳ
Ｉシステムは上述した種々の周辺装置や周辺制御装置が
接続されるバス２７（図３）として、ＳＣＳＩバスが用
いられる場合に適用される。
て、本発明の第２の実施例を詳述する。この第２の実施
例は、ＳＣＳＩ（Small ComputerSystem Interface)に
本発明を適用したシステムに関するものである。ＳＣＳ
Ｉシステムは上述した種々の周辺装置や周辺制御装置が
接続されるバス２７（図３）として、ＳＣＳＩバスが用
いられる場合に適用される。
【００４２】一般的な、ＳＣＳＩバスを制御するＳＣＳ
Ｉコントロール用ＬＳＩとしては、例えばＮＣＲ社の高
度ＳＣＳＩコントローラ・５３Ｃ９０Ａ、５３Ｃ９０Ｂ
のデータシートに記載されているものがあるが、低消費
電力化については配慮されていない。なお、ＳＣＳＩバ
スの基本的なプロトコルについては、例えば１９９０年
３月９日にＡＮＳＩ（American National standard for
information system)に提案された、ＳＣＳＩ−２など
を参照されたい。
Ｉコントロール用ＬＳＩとしては、例えばＮＣＲ社の高
度ＳＣＳＩコントローラ・５３Ｃ９０Ａ、５３Ｃ９０Ｂ
のデータシートに記載されているものがあるが、低消費
電力化については配慮されていない。なお、ＳＣＳＩバ
スの基本的なプロトコルについては、例えば１９９０年
３月９日にＡＮＳＩ（American National standard for
information system)に提案された、ＳＣＳＩ−２など
を参照されたい。
【００４３】図６は、第２の実施例の原理構成を示して
いる。同図において、ＳＣＳＩシステムはＳＣＳＩバス
６０１とＳＣＳＩコントローラ６０２とからなり、ＳＣ
ＳＩコントローラ６０２はＳＣＳＩのＩＤ認識部６０３
と、他の機能ブロック６０４と電源供給の面で分離、独
立している。更に他の機能ブロック６０４はスリープ機
能を持っている。なお、６０５は活性化開始を意味する
スリープ解除信号である。この機能ブロック６０４は、
後で詳述するように、コマンドキューに入っているコマ
ンドの実行が全て完了した場合に、クロック入力を切断
し低消費電力モードであるスリープモードに入るので、
ＳＣＳＩシステムはコマンド待ち状態において、ＩＤ認
識部６０３を除き動作を停止し、電流を消費しない。従
って、消費電流を小さく抑えることが出来る。
いる。同図において、ＳＣＳＩシステムはＳＣＳＩバス
６０１とＳＣＳＩコントローラ６０２とからなり、ＳＣ
ＳＩコントローラ６０２はＳＣＳＩのＩＤ認識部６０３
と、他の機能ブロック６０４と電源供給の面で分離、独
立している。更に他の機能ブロック６０４はスリープ機
能を持っている。なお、６０５は活性化開始を意味する
スリープ解除信号である。この機能ブロック６０４は、
後で詳述するように、コマンドキューに入っているコマ
ンドの実行が全て完了した場合に、クロック入力を切断
し低消費電力モードであるスリープモードに入るので、
ＳＣＳＩシステムはコマンド待ち状態において、ＩＤ認
識部６０３を除き動作を停止し、電流を消費しない。従
って、消費電流を小さく抑えることが出来る。
【００４４】ＩＤ認識部６０３は、ＳＣＳＩシステムが
ＳＣＳＩバスを介して他のＳＣＳＩシステムに選択され
たことを検出する機能を持つ。ＩＤ認識部６０３が、こ
の活性化開始検出手段としての機能により、他のＳＣＳ
Ｉシステムに選択されたことを検出すると、機能ブロッ
ク６０４に対して最小限必要な一部又は全ての回路を活
性化させるスリープ解除信号を送出する。すなわち、最
小限必要な一部又は全ての回路にクロックを入力し、活
性化することができる。又、ＩＤ認識部６０３と他の機
能ブロック６０４は電源が分かれており、機能ブロック
６０４はスリープ状態になった場合その電源が切断され
る。そして、ＩＤ認識部６０３の送出したスリープ解除
信号６０５を受けた場合に接続されるので、スリープモ
ードでの消費電力は最小限に抑えられる。
ＳＣＳＩバスを介して他のＳＣＳＩシステムに選択され
たことを検出する機能を持つ。ＩＤ認識部６０３が、こ
の活性化開始検出手段としての機能により、他のＳＣＳ
Ｉシステムに選択されたことを検出すると、機能ブロッ
ク６０４に対して最小限必要な一部又は全ての回路を活
性化させるスリープ解除信号を送出する。すなわち、最
小限必要な一部又は全ての回路にクロックを入力し、活
性化することができる。又、ＩＤ認識部６０３と他の機
能ブロック６０４は電源が分かれており、機能ブロック
６０４はスリープ状態になった場合その電源が切断され
る。そして、ＩＤ認識部６０３の送出したスリープ解除
信号６０５を受けた場合に接続されるので、スリープモ
ードでの消費電力は最小限に抑えられる。
【００４５】又、本実施例におけるＳＣＳＩ制御用ＬＳ
Ｉは、スリープ状態起動用レジスタ又はスリープ状態起
動用入力信号を持ち、スリープ状態設定値がセットされ
るか、又はスリープ状態起動用信号がアサートされる
と、ＩＤ認識部６０３を除き、回路がスリープ状態とな
る。さらに、ＳＣＳＩコントロールＬＳＩは、ＩＤ認識
部６０３の送出したスリープ解除の信号を受けると、各
回路ブロック毎のスリープ解除情報を管理するレジスタ
に設定された値に従い、各回路ブロック毎にスリープ解
除を行なうので、ＩＤ認識部６０３での選択状態、ま
た、システム構成によって消費電流が最小になるように
制御できる。さらに、前記ＳＣＳＩコントロールＬＳＩ
は、通常の割込み信号とは別にＩＤ認識部６０３が出力
される外部回路のスリープ解除信号６０５を持ち、該Ｓ
ＣＳＩコントロールＬＳＩが他のＳＣＳＩシステムから
選択されたのを認識したとき、ＩＤ認識部６０３は外部
回路のスリープ解除信号６０５をアサートするので、他
のＳＣＳＩシステムからのコマンド待ち状態において切
断していた他の機能ブロック用の電源回路を接続するこ
とができ、容易にスリープ状態から復活することができ
る。
Ｉは、スリープ状態起動用レジスタ又はスリープ状態起
動用入力信号を持ち、スリープ状態設定値がセットされ
るか、又はスリープ状態起動用信号がアサートされる
と、ＩＤ認識部６０３を除き、回路がスリープ状態とな
る。さらに、ＳＣＳＩコントロールＬＳＩは、ＩＤ認識
部６０３の送出したスリープ解除の信号を受けると、各
回路ブロック毎のスリープ解除情報を管理するレジスタ
に設定された値に従い、各回路ブロック毎にスリープ解
除を行なうので、ＩＤ認識部６０３での選択状態、ま
た、システム構成によって消費電流が最小になるように
制御できる。さらに、前記ＳＣＳＩコントロールＬＳＩ
は、通常の割込み信号とは別にＩＤ認識部６０３が出力
される外部回路のスリープ解除信号６０５を持ち、該Ｓ
ＣＳＩコントロールＬＳＩが他のＳＣＳＩシステムから
選択されたのを認識したとき、ＩＤ認識部６０３は外部
回路のスリープ解除信号６０５をアサートするので、他
のＳＣＳＩシステムからのコマンド待ち状態において切
断していた他の機能ブロック用の電源回路を接続するこ
とができ、容易にスリープ状態から復活することができ
る。
【００４６】上述した第２の実施例の原理を実現する具
体的構成を図７に示す。同図における１８０１〜１８１
３は先に説明した図２０の従来構造の要素と同一のもの
を示すためここでの説明は省略する。内部ＣＰＵ１８０
６により制御されＳＣＳＩバス６０１を制御するＳＣＳ
Ｉバス制御回路７０１、内部ＣＰＵ１８０６から与えら
れたスリープ信号８３７により、ＳＣＳＩバス制御回路
７０１の一部の回路を除き、全ての回路の電源を切断
し、又、ＳＣＳＩバス制御回路７０１から出力されるス
リープ解除信号８３３により、内部ＣＰＵ１８０６、Ｓ
ＣＳＩバス制御回路７０１及びバッファ１８１３の電源
供給を制御する消費電力制御手段としての電源制御回路
８３５が新たな構成要素である。
体的構成を図７に示す。同図における１８０１〜１８１
３は先に説明した図２０の従来構造の要素と同一のもの
を示すためここでの説明は省略する。内部ＣＰＵ１８０
６により制御されＳＣＳＩバス６０１を制御するＳＣＳ
Ｉバス制御回路７０１、内部ＣＰＵ１８０６から与えら
れたスリープ信号８３７により、ＳＣＳＩバス制御回路
７０１の一部の回路を除き、全ての回路の電源を切断
し、又、ＳＣＳＩバス制御回路７０１から出力されるス
リープ解除信号８３３により、内部ＣＰＵ１８０６、Ｓ
ＣＳＩバス制御回路７０１及びバッファ１８１３の電源
供給を制御する消費電力制御手段としての電源制御回路
８３５が新たな構成要素である。
【００４７】図８に、ＳＣＳＩバス制御回路７０１の一
例のブロック図を示す。図示の都合上、図の右側がＳＣ
ＳＩバス６０１に接続され、図の左側が内部バス１８１
５に接続され、図７とは左右逆転しているので注意され
たい。ＳＣＳＩバス制御回路７０１は破線で区分けされ
た機能ブロック８４１，８４２，８４３に大きく分けら
れる。
例のブロック図を示す。図示の都合上、図の右側がＳＣ
ＳＩバス６０１に接続され、図の左側が内部バス１８１
５に接続され、図７とは左右逆転しているので注意され
たい。ＳＣＳＩバス制御回路７０１は破線で区分けされ
た機能ブロック８４１，８４２，８４３に大きく分けら
れる。
【００４８】さて、同図において、内部ＣＰＵデータバ
ス８０１は、ＣＰＵ１８０６から、ＳＣＳＩバス制御回
路７０１をアクセスするためのデータバスであり、先の
内部バス１８１５の一部を構成する。リード／ライトコ
ントローラ８０２は、ＣＰＵ１８０６、ハードディスク
コントローラ１８１１などが出力した、ＲＤ／，ＷＲ
／，ＣＳ／，ＤＡＣＫ／，ＤＷＲ／，ＤＲＤ／等の信号
により、ＳＣＳＩバス制御回路７０１の内部レジスタ８
０３〜８１１，８１５〜８１８，１６０８，ＦＩＦＯ８
１９などをアクセスするタイミング信号を生成する回路
である。なお、本明細書において、信号名の後“／”は
反転信号を意味する。内部レジスタ８０３，８０４，８
０５，８０６，８０７，８０８，８０９，８１０，８１
１はそれぞれ、転送カウント値レジスタ、宛先ＩＤレジ
スタ、コマンドレジスタ、コンフィグ１レジスタ、コン
フィグ２レジスタ、同期オフセットレジスタ、同期転送
周期レジスタ、タイムアウトレジスタ、クロック変換レ
ジスタであり、ＣＰＵ１８０６はこれらのレジスタ群に
値を設定することにより、ＳＣＳＩプロトコルを制御す
ることが出来る。
ス８０１は、ＣＰＵ１８０６から、ＳＣＳＩバス制御回
路７０１をアクセスするためのデータバスであり、先の
内部バス１８１５の一部を構成する。リード／ライトコ
ントローラ８０２は、ＣＰＵ１８０６、ハードディスク
コントローラ１８１１などが出力した、ＲＤ／，ＷＲ
／，ＣＳ／，ＤＡＣＫ／，ＤＷＲ／，ＤＲＤ／等の信号
により、ＳＣＳＩバス制御回路７０１の内部レジスタ８
０３〜８１１，８１５〜８１８，１６０８，ＦＩＦＯ８
１９などをアクセスするタイミング信号を生成する回路
である。なお、本明細書において、信号名の後“／”は
反転信号を意味する。内部レジスタ８０３，８０４，８
０５，８０６，８０７，８０８，８０９，８１０，８１
１はそれぞれ、転送カウント値レジスタ、宛先ＩＤレジ
スタ、コマンドレジスタ、コンフィグ１レジスタ、コン
フィグ２レジスタ、同期オフセットレジスタ、同期転送
周期レジスタ、タイムアウトレジスタ、クロック変換レ
ジスタであり、ＣＰＵ１８０６はこれらのレジスタ群に
値を設定することにより、ＳＣＳＩプロトコルを制御す
ることが出来る。
【００４９】又、８１２はＳＣＳＩデータバスシングル
エンドレシーバであり、８１３はＳＣＳＩデータバスシ
ングルエンド４８ｍＡシンクドライバである。８１４
は、ＳＣＳＩバス制御信号シングルエンドレシーバ、８
２４はＳＣＳＩバス制御信号シングルエンド４８ｍＡシ
ンクドライバである。８１５，８１６，８１７，８１８
はそれぞれ転送カウンタ、ステータスレジスタ、割込み
レジスタ、シーケンスステップカウンタであり、ＣＰＵ
１８０６はこれらのレジスタ群を読むことにより、ＳＣ
ＳＩプロトコル実行状況を知ることが出来る。
エンドレシーバであり、８１３はＳＣＳＩデータバスシ
ングルエンド４８ｍＡシンクドライバである。８１４
は、ＳＣＳＩバス制御信号シングルエンドレシーバ、８
２４はＳＣＳＩバス制御信号シングルエンド４８ｍＡシ
ンクドライバである。８１５，８１６，８１７，８１８
はそれぞれ転送カウンタ、ステータスレジスタ、割込み
レジスタ、シーケンスステップカウンタであり、ＣＰＵ
１８０６はこれらのレジスタ群を読むことにより、ＳＣ
ＳＩプロトコル実行状況を知ることが出来る。
【００５０】８１９，８２０は、ＣＰＵ１８０６又はバ
ッファ１８１３からＳＣＳＩバス、あるいはＳＣＳＩバ
ス又はバッファ１８１３からＣＰＵ１８０６へ転送する
データを一時的に保存する機能を持つＦＩＦＯである。
８２１はＣＰＵ１８０６、バッファ１８１３からＳＣＳ
Ｉバスあるいは、ＳＣＳＩバスからＣＰＵ１８０６、バ
ッファ１８１３へ転送するデータのパリティ検出器およ
びパリティ発生器である。８２３はシーケンサであり、
レジスタ８０３〜８１１の設定、およびレシーバ８１４
より与えられたＳＣＳＩバス制御信号の値に従いＳＣＳ
Ｉプロトコルを制御できる。又、その結果をステータス
レジスタ８１６、割込みレジスタ８１７に出力する。
ッファ１８１３からＳＣＳＩバス、あるいはＳＣＳＩバ
ス又はバッファ１８１３からＣＰＵ１８０６へ転送する
データを一時的に保存する機能を持つＦＩＦＯである。
８２１はＣＰＵ１８０６、バッファ１８１３からＳＣＳ
Ｉバスあるいは、ＳＣＳＩバスからＣＰＵ１８０６、バ
ッファ１８１３へ転送するデータのパリティ検出器およ
びパリティ発生器である。８２３はシーケンサであり、
レジスタ８０３〜８１１の設定、およびレシーバ８１４
より与えられたＳＣＳＩバス制御信号の値に従いＳＣＳ
Ｉプロトコルを制御できる。又、その結果をステータス
レジスタ８１６、割込みレジスタ８１７に出力する。
【００５１】８２５は本実施例における要部としてのＩ
Ｄ認識部であり、図６に示した活性化開始検出手段とし
てのＩＤ認識部６０３に当たり、機能ブロック８４１に
入っている。ＩＤ認識部８２５は、ＳＣＳＩバス制御信
号ＢＳＹ／とＳＥＬ／の値を監視し、ＢＳＹ／がハイレ
ベルで、ＳＥＬ／がローレベルのとき、本実施例のＩＤ
であるＯＷＮＩＤとＳＣＳＩデータバスＳＤＢＯ／〜Ｓ
ＤＢ７／の値と比較して、一致しているとスリープ解除
信号８３３を出力する。
Ｄ認識部であり、図６に示した活性化開始検出手段とし
てのＩＤ認識部６０３に当たり、機能ブロック８４１に
入っている。ＩＤ認識部８２５は、ＳＣＳＩバス制御信
号ＢＳＹ／とＳＥＬ／の値を監視し、ＢＳＹ／がハイレ
ベルで、ＳＥＬ／がローレベルのとき、本実施例のＩＤ
であるＯＷＮＩＤとＳＣＳＩデータバスＳＤＢＯ／〜Ｓ
ＤＢ７／の値と比較して、一致しているとスリープ解除
信号８３３を出力する。
【００５２】８２６はスリープ制御回路である。スリー
プ制御回路８２６はシーケンサ８２３から与えられたス
リープ設定信号８３０により、スリープ制御信号８２
８、スリープ制御信号８２９、スリープ信号８２７をア
サートし、ＩＤ認識部８２５から与えられたスリープ解
除信号８３３によりスリープ制御信号８２８，８２９，
スリープ信号８２７をネゲートする機能を持つ。クロッ
ク８３４は、スリープ制御信号８２８，８２９とアンド
をとったものが、それぞれ機能ブロック８４２、機能ブ
ロック８４３のクロックとして用いられるクロック信号
である。
プ制御回路８２６はシーケンサ８２３から与えられたス
リープ設定信号８３０により、スリープ制御信号８２
８、スリープ制御信号８２９、スリープ信号８２７をア
サートし、ＩＤ認識部８２５から与えられたスリープ解
除信号８３３によりスリープ制御信号８２８，８２９，
スリープ信号８２７をネゲートする機能を持つ。クロッ
ク８３４は、スリープ制御信号８２８，８２９とアンド
をとったものが、それぞれ機能ブロック８４２、機能ブ
ロック８４３のクロックとして用いられるクロック信号
である。
【００５３】８３５は消費電力制御手段としての電流制
御回路であり、ＣＰＵ１８０６から与えられるスリープ
信号８３７等にって、制御されるスイッチ８３６と電源
Ｖｃｃからなる。この電流制御回路８３５は、ＩＤ認識
部８２５とスリープ制御回路８２６とレシーバ８１２と
レシーバ８１４より構成される機能ブロック８４１に電
流を供給する電源Ｖｃｃ２と、機能ブロック８４２，８
４３に電流を供給する電源Ｖｃｃ１とをそれぞれ独立に
供給する構成を有する。すなわち電流制御回路８３５
は、ＣＰＵ１８０６から与えられるスリープ信号８３７
によりＶｃｃ１をオフ状態とし、ＩＤ認識部８２５より
与えられるスリープ解除信号８３３によりＶｃｃ１をオ
ン状態とするようスイッチ８３６を制御する。
御回路であり、ＣＰＵ１８０６から与えられるスリープ
信号８３７等にって、制御されるスイッチ８３６と電源
Ｖｃｃからなる。この電流制御回路８３５は、ＩＤ認識
部８２５とスリープ制御回路８２６とレシーバ８１２と
レシーバ８１４より構成される機能ブロック８４１に電
流を供給する電源Ｖｃｃ２と、機能ブロック８４２，８
４３に電流を供給する電源Ｖｃｃ１とをそれぞれ独立に
供給する構成を有する。すなわち電流制御回路８３５
は、ＣＰＵ１８０６から与えられるスリープ信号８３７
によりＶｃｃ１をオフ状態とし、ＩＤ認識部８２５より
与えられるスリープ解除信号８３３によりＶｃｃ１をオ
ン状態とするようスイッチ８３６を制御する。
【００５４】次にレシーバ８１２，レシーバ８１４の詳
細構成を図１１、図１２を用いて説明する。
細構成を図１１、図１２を用いて説明する。
【００５５】レシーバ８１２には、図１１に示すよう
に。ＳＤＢＯ／〜ＳＤＢ７／ １１０１，１１０６，１
１１０，１１１４，１１１８，１１２２，１１２６，１
１３０とＳＤＢＰ／１１３４をそれぞれ入力するヒステ
リシス付レシーバ１１０２，１１０７，１１１１，１１
１５，１１１９，１１２３，１１２７，１１３１，１１
３５と、それらの出力した信号をクロック１１０３（図
８のクロック８３４と等価なクロックである。）で同期
化する３段同期化回路１１０４，１１０８，１１１２，
１１１６，１１２０，１１２４，１１２８，１１３２，
１１３６とから構成される。３段周期化回路１１０４〜
１１３６はそれぞれＳＤＢＯ〜ＳＤＢＰ内部信号１１０
５〜１１３７を出力する。
に。ＳＤＢＯ／〜ＳＤＢ７／ １１０１，１１０６，１
１１０，１１１４，１１１８，１１２２，１１２６，１
１３０とＳＤＢＰ／１１３４をそれぞれ入力するヒステ
リシス付レシーバ１１０２，１１０７，１１１１，１１
１５，１１１９，１１２３，１１２７，１１３１，１１
３５と、それらの出力した信号をクロック１１０３（図
８のクロック８３４と等価なクロックである。）で同期
化する３段同期化回路１１０４，１１０８，１１１２，
１１１６，１１２０，１１２４，１１２８，１１３２，
１１３６とから構成される。３段周期化回路１１０４〜
１１３６はそれぞれＳＤＢＯ〜ＳＤＢＰ内部信号１１０
５〜１１３７を出力する。
【００５６】一方、レシーバ８１４は、基本的には図１
２に示すように、ＳＣＳＩ制御バス信号ＢＳＹ／１２０
１，ＳＥＬ／１２０５，ＲＥＱ／１２０９，ＡＣＫ／１
２１３，Ｉ／Ｏ／１２１７，Ｃ／Ｄ／１２２１，ＭＳＧ
／１２２５，ＡＴＮ／１２２９，ＲＳＴ／１２３３（こ
れらの信号の機能については先に示したＳＣＳＩプロト
コルの規格書を参照されたい。）をそれぞれ入力するヒ
ステリシス付レシーバ１２０２，１２０６，１２１０，
１２１４，１２１８，１２２２，１２２６，１２３０，
１２３４と、これらが出力した信号をクロック１１０３
で同期化する３段周期化回路１２０３，１２０７，１２
１１，１２１５，１２１９，１２２３，１２２７，１２
３１，１２３５とから構成される。３段周期化回路１２
０３〜１２３５はそれぞれＢＳＹ内部信号１２０４，Ｓ
ＥＬ内部信号１２０８，ＲＥＱ内部信号１２１２，ＡＣ
Ｋ内部信号１２１６，Ｉ／Ｏ内部信号１２２０，Ｃ／Ｄ
内部信号１２２４，ＭＳＧ内部信号１２２８，ＡＴＮ内
部信号１２３２，ＲＳＴ内部信号１２３６を出力する。
２に示すように、ＳＣＳＩ制御バス信号ＢＳＹ／１２０
１，ＳＥＬ／１２０５，ＲＥＱ／１２０９，ＡＣＫ／１
２１３，Ｉ／Ｏ／１２１７，Ｃ／Ｄ／１２２１，ＭＳＧ
／１２２５，ＡＴＮ／１２２９，ＲＳＴ／１２３３（こ
れらの信号の機能については先に示したＳＣＳＩプロト
コルの規格書を参照されたい。）をそれぞれ入力するヒ
ステリシス付レシーバ１２０２，１２０６，１２１０，
１２１４，１２１８，１２２２，１２２６，１２３０，
１２３４と、これらが出力した信号をクロック１１０３
で同期化する３段周期化回路１２０３，１２０７，１２
１１，１２１５，１２１９，１２２３，１２２７，１２
３１，１２３５とから構成される。３段周期化回路１２
０３〜１２３５はそれぞれＢＳＹ内部信号１２０４，Ｓ
ＥＬ内部信号１２０８，ＲＥＱ内部信号１２１２，ＡＣ
Ｋ内部信号１２１６，Ｉ／Ｏ内部信号１２２０，Ｃ／Ｄ
内部信号１２２４，ＭＳＧ内部信号１２２８，ＡＴＮ内
部信号１２３２，ＲＳＴ内部信号１２３６を出力する。
【００５７】さて、本実施例においては、図８に明らか
なようレシーバ８１４はスリープ制御回路８２６よりス
リープ信号８２７を受けとる。このスリープ信号８２７
に対応するため、本実施例におけるレシーバ８１４は、
そのＲＥＱ／１２０９，ＡＣＫ／１２１３，Ｉ／Ｏ／１
２１７，Ｃ／Ｄ／１２２１，ＭＳＧ／１２２５，ＡＴＮ
／１２２９，ＲＳＴ／１２３３を入力するレシーバ回路
部分は、図１０に示す構成となる。なお、図１０におい
ては、ＭＳＧ／１２２５に対応するレシーバ回路部分を
図示したが、ＲＥＱ／１２０９，ＡＣＫ／１２１３，Ｉ
／Ｏ／１２１７，Ｃ／Ｄ１２２１，ＡＴＮ／１２２９，
ＲＳＴ／１２３３についても同様の構成となる。
なようレシーバ８１４はスリープ制御回路８２６よりス
リープ信号８２７を受けとる。このスリープ信号８２７
に対応するため、本実施例におけるレシーバ８１４は、
そのＲＥＱ／１２０９，ＡＣＫ／１２１３，Ｉ／Ｏ／１
２１７，Ｃ／Ｄ／１２２１，ＭＳＧ／１２２５，ＡＴＮ
／１２２９，ＲＳＴ／１２３３を入力するレシーバ回路
部分は、図１０に示す構成となる。なお、図１０におい
ては、ＭＳＧ／１２２５に対応するレシーバ回路部分を
図示したが、ＲＥＱ／１２０９，ＡＣＫ／１２１３，Ｉ
／Ｏ／１２１７，Ｃ／Ｄ１２２１，ＡＴＮ／１２２９，
ＲＳＴ／１２３３についても同様の構成となる。
【００５８】ここで、上述したように、スリープ信号８
２７は、レシーバ８１４をスリープモードにする信号で
ある。このスリープ信号８２７が活性化状態となること
により、図１０の回路はＲＥＱ／１２０９，ＡＧＫ／１
２１３，Ｉ／Ｏ／１２１７，Ｃ／Ｄ／１２２１，ＭＳＧ
／１２２５，ＡＴＮ／１２２９，ＲＳＴ／１２３３の値
にかかわらず、ＲＥＱ内部信号１２１２〜ＲＳＴ内部信
号１２３６を非活性化状態に保ちつづけることになる。
同図において、１００１，１００２，１００３はそれぞ
れインバータ回路、２入力ＮＯＲ回路、２入力ＯＲ回路
であり、これらの動作は後に説明する。
２７は、レシーバ８１４をスリープモードにする信号で
ある。このスリープ信号８２７が活性化状態となること
により、図１０の回路はＲＥＱ／１２０９，ＡＧＫ／１
２１３，Ｉ／Ｏ／１２１７，Ｃ／Ｄ／１２２１，ＭＳＧ
／１２２５，ＡＴＮ／１２２９，ＲＳＴ／１２３３の値
にかかわらず、ＲＥＱ内部信号１２１２〜ＲＳＴ内部信
号１２３６を非活性化状態に保ちつづけることになる。
同図において、１００１，１００２，１００３はそれぞ
れインバータ回路、２入力ＮＯＲ回路、２入力ＯＲ回路
であり、これらの動作は後に説明する。
【００５９】なお、ＢＳＹ１２０１，ＳＥＬ／１２０５
に対応するレシーバ回路部分は、図１２に示した構成そ
のままにしておくのは、図１８，図１９に示したように
ＳＣＳＩプロトコルのＩＤ認識に必要な信号であり、常
に動作している必要があるからであり、これら以外はＳ
ＣＳＩプロトコルのＩＤ認識に必要な信号でないので、
スリープ信号８２７によって制御される図１０の構成を
とることになる。
に対応するレシーバ回路部分は、図１２に示した構成そ
のままにしておくのは、図１８，図１９に示したように
ＳＣＳＩプロトコルのＩＤ認識に必要な信号であり、常
に動作している必要があるからであり、これら以外はＳ
ＣＳＩプロトコルのＩＤ認識に必要な信号でないので、
スリープ信号８２７によって制御される図１０の構成を
とることになる。
【００６０】次に、図８のＩＤ認識部８２５の一例の構
成を図９を用いて説明する。ＩＤ認識部８２５には、レ
シーバ８１４よりＢＳＹ内部信号１２０４，ＳＥＬ内部
信号１２０８が入力され、レシーバ８１２よりＳＤＢ０
〜ＳＤＢ７内部信号１１０５〜１１３３が入力される。
そしてスリープ解除信号８３３を出力する。同図におい
て、９０１は本実施例のＳＣＳＩシステムのＩＤを保持
しているＯＷＮＩＤレジスタ、９０２はインバータ、９
０３〜９１２は２入力ＡＮＤ回路、９１３は８入力ＯＲ
回路である。このＩＤ認識部８２５の動作の詳細につい
ては後で説明する。
成を図９を用いて説明する。ＩＤ認識部８２５には、レ
シーバ８１４よりＢＳＹ内部信号１２０４，ＳＥＬ内部
信号１２０８が入力され、レシーバ８１２よりＳＤＢ０
〜ＳＤＢ７内部信号１１０５〜１１３３が入力される。
そしてスリープ解除信号８３３を出力する。同図におい
て、９０１は本実施例のＳＣＳＩシステムのＩＤを保持
しているＯＷＮＩＤレジスタ、９０２はインバータ、９
０３〜９１２は２入力ＡＮＤ回路、９１３は８入力ＯＲ
回路である。このＩＤ認識部８２５の動作の詳細につい
ては後で説明する。
【００６１】続いて、図２のスリープ制御回路８２６の
一例の構成を図１３を用いて説明する。図８から明らか
なように、スリープ制御回路８２６には、ＩＤ認識部８
２５からのスリープ解除信号８３３及びシーケンサ８２
３からのスリープ設定信号８３０が入力される。そし
て、本実施例のＳＣＳＩバス制御回路７０３の機能ブロ
ック８４３をスリープ状態とするスリープ制御信号８２
８と、機能ブロック８４２をスリープ状態とするスリー
プ制御信号８２９を出力信号とする。
一例の構成を図１３を用いて説明する。図８から明らか
なように、スリープ制御回路８２６には、ＩＤ認識部８
２５からのスリープ解除信号８３３及びシーケンサ８２
３からのスリープ設定信号８３０が入力される。そし
て、本実施例のＳＣＳＩバス制御回路７０３の機能ブロ
ック８４３をスリープ状態とするスリープ制御信号８２
８と、機能ブロック８４２をスリープ状態とするスリー
プ制御信号８２９を出力信号とする。
【００６２】図１３において、１３０１はスリープ解除
選択レジスタであり、１３０２，１３０３は２入力ＡＮ
Ｄゲート、１３０４，１３０５はスリープ制御信号８２
８，８２９をそれぞれ保持するセット／リセット型ラッ
チ回路、１３０６は２入力ＯＲゲートである。
選択レジスタであり、１３０２，１３０３は２入力ＡＮ
Ｄゲート、１３０４，１３０５はスリープ制御信号８２
８，８２９をそれぞれ保持するセット／リセット型ラッ
チ回路、１３０６は２入力ＯＲゲートである。
【００６３】さて、引き続き、上述した本発明の第２の
実施例の動作を図８を中心に説明する。
実施例の動作を図８を中心に説明する。
【００６４】まず、本実施例の要部の説明に先立ち、Ｓ
ＣＳＩの一般的なシーケンスを図１７，図１８，図１９
を用いて概略説明する。ＳＣＳＩシステムは、図３に示
したメインＣＰＵ１４などコマンドを発行するイニシエ
ータとしてのホストコンピュータと、図３に示したファ
イルコントローラ１７などのターゲットとしての周辺装
置から構成される。
ＣＳＩの一般的なシーケンスを図１７，図１８，図１９
を用いて概略説明する。ＳＣＳＩシステムは、図３に示
したメインＣＰＵ１４などコマンドを発行するイニシエ
ータとしてのホストコンピュータと、図３に示したファ
イルコントローラ１７などのターゲットとしての周辺装
置から構成される。
【００６５】図１７に示すように、ＳＣＳＩシステム
は、電源立ち上げによるリセット後、バスフリーフェー
ズである。このバスフリーフェーズは、ＳＣＳＩバスが
どのＳＣＳＩシステムによっても使用されていない状態
である。図１８に示すように、ＳＣＳＩシステムはバス
フリーフェーズにあるとき、ＢＳＹ／１２０１，ＳＥＬ
／１２０５，ＳＤＢ０／〜ＳＤＢ７／１１０１〜１１３
０，ＳＤＢＰ／１１３４をネゲート状態、すなわちハイ
レベルに保持している。次に、イニシエータは、バス権
を獲得するためアービトレーションフェーズを開始す
る。すなわち、ＢＳＹ／１２０１をアサートし、ＳＤＢ
０／〜ＳＤＢ７／１１０１〜１１３０，ＳＤＢＰ１１３
４にイニシエータの装置番号であるＯＷＮＩＤを出力す
る。イニシエータは、アービトレーションフェーズにて
ＳＣＳＩバス上のＩＤをチェックし、ＯＷＮＩＤが一番
優先順位の高いＩＤである場合にバス権を獲得する。イ
ニシエータはバス権を獲得すると、ＳＥＬ／１２０５を
アサートする。
は、電源立ち上げによるリセット後、バスフリーフェー
ズである。このバスフリーフェーズは、ＳＣＳＩバスが
どのＳＣＳＩシステムによっても使用されていない状態
である。図１８に示すように、ＳＣＳＩシステムはバス
フリーフェーズにあるとき、ＢＳＹ／１２０１，ＳＥＬ
／１２０５，ＳＤＢ０／〜ＳＤＢ７／１１０１〜１１３
０，ＳＤＢＰ／１１３４をネゲート状態、すなわちハイ
レベルに保持している。次に、イニシエータは、バス権
を獲得するためアービトレーションフェーズを開始す
る。すなわち、ＢＳＹ／１２０１をアサートし、ＳＤＢ
０／〜ＳＤＢ７／１１０１〜１１３０，ＳＤＢＰ１１３
４にイニシエータの装置番号であるＯＷＮＩＤを出力す
る。イニシエータは、アービトレーションフェーズにて
ＳＣＳＩバス上のＩＤをチェックし、ＯＷＮＩＤが一番
優先順位の高いＩＤである場合にバス権を獲得する。イ
ニシエータはバス権を獲得すると、ＳＥＬ／１２０５を
アサートする。
【００６６】次に、イニシエータは、コマンドを発行し
たいターゲットを選択するためにセレクションフェーズ
を開始する。すなわち、ＢＳＹ／１２０１をネゲート
し、ＳＤＢ０／〜ＳＤＢ７／１１０１〜１１３０，ＳＤ
ＢＰ／１１３４にＯＷＮＩＤに加えて、当該ターゲット
の装置番号であるPARTNERＩＤを出力する。ターゲット
は、ＢＳＹ／１２０１がネゲート状態、ＳＥＬ／１２０
５がアサート状態であることを検出すると、ＳＣＳＩバ
ス上のＩＤと当該ターゲットのＯＷＮＩＤを比較する。
たいターゲットを選択するためにセレクションフェーズ
を開始する。すなわち、ＢＳＹ／１２０１をネゲート
し、ＳＤＢ０／〜ＳＤＢ７／１１０１〜１１３０，ＳＤ
ＢＰ／１１３４にＯＷＮＩＤに加えて、当該ターゲット
の装置番号であるPARTNERＩＤを出力する。ターゲット
は、ＢＳＹ／１２０１がネゲート状態、ＳＥＬ／１２０
５がアサート状態であることを検出すると、ＳＣＳＩバ
ス上のＩＤと当該ターゲットのＯＷＮＩＤを比較する。
【００６７】ＳＣＳＩバス上のＩＤと当該ターゲットの
ＯＷＮＩＤが一致している場合には、ターゲットは、Ｂ
ＳＹ／１２０１をアサートしてイニシエータに応答す
る。イニシエータは、ＢＳＹ／１２０１がアサートされ
たことを確認すると、ＳＥＬ／１２０５をネゲートしセ
レクションフェーズを終了する。セレクションフェーズ
が終了すると、ＳＣＳＩは、インフォメーショントラン
スファーフェーズにはいる。インフォメーショントラン
スファーフェーズでは、セレクションフェーズにて、接
続されたイニシエータとターゲットとの間でコマンド、
データ、メッセージ、ステータスの授受を行なう。
ＯＷＮＩＤが一致している場合には、ターゲットは、Ｂ
ＳＹ／１２０１をアサートしてイニシエータに応答す
る。イニシエータは、ＢＳＹ／１２０１がアサートされ
たことを確認すると、ＳＥＬ／１２０５をネゲートしセ
レクションフェーズを終了する。セレクションフェーズ
が終了すると、ＳＣＳＩは、インフォメーショントラン
スファーフェーズにはいる。インフォメーショントラン
スファーフェーズでは、セレクションフェーズにて、接
続されたイニシエータとターゲットとの間でコマンド、
データ、メッセージ、ステータスの授受を行なう。
【００６８】全てのコマンド、データ、メッセージ、ス
テータスの授受が終了すると、ターゲットは、ＢＳＹ／
１２０１をネゲートし、バスフリーフェーズにはいる。
また、全てのコマンド、データ、メッセージ、ステータ
スの授受が終了していない場合でも、ターゲットにて処
理に時間がかかる場合には、ターゲットは、ＢＳＹ／１
２０１をネゲートし、バスフリーフェーズにはいること
が出来る。この場合、ターゲットは、内部の処理が終了
したとき、アービトレーションフェーズを起動し、リセ
レクションフェーズにてイニシエータを選択し、コマン
ド、データ、メッセージ、ステータスの授受を続行する
ことが出来る。また、イニシエータが、ターゲットに転
送するコマンドにキュータグメッセージを付加すること
により、ターゲットは複数のイニシエータからのコマン
ドを同時に受け付けることが出来る。
テータスの授受が終了すると、ターゲットは、ＢＳＹ／
１２０１をネゲートし、バスフリーフェーズにはいる。
また、全てのコマンド、データ、メッセージ、ステータ
スの授受が終了していない場合でも、ターゲットにて処
理に時間がかかる場合には、ターゲットは、ＢＳＹ／１
２０１をネゲートし、バスフリーフェーズにはいること
が出来る。この場合、ターゲットは、内部の処理が終了
したとき、アービトレーションフェーズを起動し、リセ
レクションフェーズにてイニシエータを選択し、コマン
ド、データ、メッセージ、ステータスの授受を続行する
ことが出来る。また、イニシエータが、ターゲットに転
送するコマンドにキュータグメッセージを付加すること
により、ターゲットは複数のイニシエータからのコマン
ドを同時に受け付けることが出来る。
【００６９】従来の、例えばＮＣＲ社製のＳＣＳＩコン
トロールＬＳＩ ５３Ｃ９０Ａ，５３Ｃ９０Ｂは、アク
セス待ち状態のとき、常にレシーバによってＳＣＳＩバ
スの全信号を監視し、シーケンサにてチェックすること
により、ＢＳＹ／がネゲート状態で、ＳＥＬ／がアサー
ト状態であることを検出、ＳＣＳＩバス上のＩＤをＦＩ
ＦＯに取り込み、シーケンサにて自分のＩＤと比較する
ことにより、セレクションフェーズの動作を行なってい
る。そのため、イニシエータからのコマンド待ち状態に
おいても、常にシーケンサや内部回路を含めたＳＣＳＩ
バス制御回路全体が動作しており、消費電力が大きくな
る。
トロールＬＳＩ ５３Ｃ９０Ａ，５３Ｃ９０Ｂは、アク
セス待ち状態のとき、常にレシーバによってＳＣＳＩバ
スの全信号を監視し、シーケンサにてチェックすること
により、ＢＳＹ／がネゲート状態で、ＳＥＬ／がアサー
ト状態であることを検出、ＳＣＳＩバス上のＩＤをＦＩ
ＦＯに取り込み、シーケンサにて自分のＩＤと比較する
ことにより、セレクションフェーズの動作を行なってい
る。そのため、イニシエータからのコマンド待ち状態に
おいても、常にシーケンサや内部回路を含めたＳＣＳＩ
バス制御回路全体が動作しており、消費電力が大きくな
る。
【００７０】さて、本実施例の動作について述べる。Ｃ
ＰＵ１８０６（図７）は、ＳＣＳＩバス６０１より与え
られたコマンドの実行を全て終了し、ＳＣＳＩプロトコ
ルで規定されるコマンドキューが空になると、電源制御
回路８３５へスリープ信号８３７を出力する。電源制御
回路８３５は、Ｖcc１をオフ状態とし、ＳＣＳＩバス制
御回路７０１のＩＤ認識部８２５、スリープ制御回路８
２６、レシーバ８１２、レシーバ８１４、２つの２入力
ＡＮＤ回路からなる機能ブロック８４１を除く、機能ブ
ロック８４２，８４３の全ての回路を駆動している電源
を切断し、スリープモードに入る。
ＰＵ１８０６（図７）は、ＳＣＳＩバス６０１より与え
られたコマンドの実行を全て終了し、ＳＣＳＩプロトコ
ルで規定されるコマンドキューが空になると、電源制御
回路８３５へスリープ信号８３７を出力する。電源制御
回路８３５は、Ｖcc１をオフ状態とし、ＳＣＳＩバス制
御回路７０１のＩＤ認識部８２５、スリープ制御回路８
２６、レシーバ８１２、レシーバ８１４、２つの２入力
ＡＮＤ回路からなる機能ブロック８４１を除く、機能ブ
ロック８４２，８４３の全ての回路を駆動している電源
を切断し、スリープモードに入る。
【００７１】又、図１０、図１２に示すように本実施例
のレシーバ８１４は、ＢＳＹ／１２０１，ＳＥＬ／１２
０５の入力回路を除き、スリープ信号８２７が入力され
ており、スリープ状態でスリープ信号８２７がハイレベ
ルのとき、２入力ＮＯＲ回路１００２（図１０）の出力
は、常にローレベルに固定される。又、２入力ＯＲ回路
１００３の出力は常にHighレベルに固定される。従っ
て、ＳＣＳＩバスのＭＳＧ／１２２５が変化しても、内
部信号１２２８は Lowレベルに固定され変化しない。一
般に、これらの回路はＣＭＯＳで作られており、信号が
変化しないとき電流を消費しないので、スリープモード
のとき、レシーバ８１４は、ＢＳＹ／１２０１，ＳＥＬ
／１２０７の入力回路を除き電流を消費しないことにな
る。
のレシーバ８１４は、ＢＳＹ／１２０１，ＳＥＬ／１２
０５の入力回路を除き、スリープ信号８２７が入力され
ており、スリープ状態でスリープ信号８２７がハイレベ
ルのとき、２入力ＮＯＲ回路１００２（図１０）の出力
は、常にローレベルに固定される。又、２入力ＯＲ回路
１００３の出力は常にHighレベルに固定される。従っ
て、ＳＣＳＩバスのＭＳＧ／１２２５が変化しても、内
部信号１２２８は Lowレベルに固定され変化しない。一
般に、これらの回路はＣＭＯＳで作られており、信号が
変化しないとき電流を消費しないので、スリープモード
のとき、レシーバ８１４は、ＢＳＹ／１２０１，ＳＥＬ
／１２０７の入力回路を除き電流を消費しないことにな
る。
【００７２】次に、ＳＣＳＩバスがアービトレーション
フェーズに入り、セレクションフェーズに入ると、ＢＳ
Ｙ／１２０１はハイレベル、ＳＥＬ／１２０５はローレ
ベルになる。ＩＤ認識部８２５は、図９に示す構成であ
るので、インバータ９０２の出力は、ハイレベルとな
り、２入力ＡＮＤゲート９０３の出力はハイレベルとな
る。そして、ＯＷＮＩＤレジスタ９０１に保持されてい
るＩＤ値と、ＳＤＢ０／〜ＳＤＢ７／１１０５〜１１３
３の値が一致するとスリープ解除信号８３３はハイレベ
ルとなる。
フェーズに入り、セレクションフェーズに入ると、ＢＳ
Ｙ／１２０１はハイレベル、ＳＥＬ／１２０５はローレ
ベルになる。ＩＤ認識部８２５は、図９に示す構成であ
るので、インバータ９０２の出力は、ハイレベルとな
り、２入力ＡＮＤゲート９０３の出力はハイレベルとな
る。そして、ＯＷＮＩＤレジスタ９０１に保持されてい
るＩＤ値と、ＳＤＢ０／〜ＳＤＢ７／１１０５〜１１３
３の値が一致するとスリープ解除信号８３３はハイレベ
ルとなる。
【００７３】例えば、ＯＷＮＩＤが“３”と設定されて
いたとすると、ＳＤＢ３／１１１４がローレベルのとき
ＳＤＢ３内部信号１１１７はハイレベルとなり、２入力
ＡＮＤ回路９０８の出力はハイレベルとなる。よって、
８入力ＯＲ回路９１３の出力はハイレベルとなる。した
がって、２入力ＡＮＤ回路９１２の出力はハイレベルと
なり、スリープ解除信号はハイレベルとなり、活性化開
始信号として機能する。従って、電流制御回路８３５
は、Ｖcc１をオン状態とし、機能ブロック８４３，８４
２の電源を投入する。
いたとすると、ＳＤＢ３／１１１４がローレベルのとき
ＳＤＢ３内部信号１１１７はハイレベルとなり、２入力
ＡＮＤ回路９０８の出力はハイレベルとなる。よって、
８入力ＯＲ回路９１３の出力はハイレベルとなる。した
がって、２入力ＡＮＤ回路９１２の出力はハイレベルと
なり、スリープ解除信号はハイレベルとなり、活性化開
始信号として機能する。従って、電流制御回路８３５
は、Ｖcc１をオン状態とし、機能ブロック８４３，８４
２の電源を投入する。
【００７４】一方、スリープ制御回路８２６は、図１３
に示す構成であるので、スリープ解除信号８３３がハイ
レベルになると、スリープ解除選択レジスタ１３０１の
値に従って、スリープ状態ラッチ１３０４とスリープ状
態ラッチ１３０５をリセットし、スリープ制御信号８２
８，８２９がネゲートされる。スリープ制御信号８２８
はシーケンサ８２３と、パリティ発生・検出器８２１と
ＦＩＦＯ８１９のみをスリープ状態に設定する。スリー
プ制御信号８２９は、スリープ制御信号８２８にて制御
する回路以外のＳＣＳＩバス制御回路７０１内の回路を
スリープモードに設定する。例えば、スリープ解除選択
レジスタ１３０１の値が“１０”のとき、スリープ解除
信号８３３がハイレベルになると、２入力アンド回路１
３０２の出力はハイレベルになり、２入力アンド回路１
３０３の出力はローレベルになる。
に示す構成であるので、スリープ解除信号８３３がハイ
レベルになると、スリープ解除選択レジスタ１３０１の
値に従って、スリープ状態ラッチ１３０４とスリープ状
態ラッチ１３０５をリセットし、スリープ制御信号８２
８，８２９がネゲートされる。スリープ制御信号８２８
はシーケンサ８２３と、パリティ発生・検出器８２１と
ＦＩＦＯ８１９のみをスリープ状態に設定する。スリー
プ制御信号８２９は、スリープ制御信号８２８にて制御
する回路以外のＳＣＳＩバス制御回路７０１内の回路を
スリープモードに設定する。例えば、スリープ解除選択
レジスタ１３０１の値が“１０”のとき、スリープ解除
信号８３３がハイレベルになると、２入力アンド回路１
３０２の出力はハイレベルになり、２入力アンド回路１
３０３の出力はローレベルになる。
【００７５】よって、スリープ状態ラッチ１３０４はリ
セットされ、スリープ状態ラッチ１３０５はセットされ
たままである。よって、スリープ制御信号８２８はロー
レベル、スリープ制御信号８２９はハイレベルとなる。
したがって、シーケンサ８２３と、パリティ検出・発生
器８２１とＦＩＦＯ８１９のみがスリープ状態から解除
される。シーケンサ８２３は、パリティ検出・発生器８
２１にてパリティエラーが発生していないことを確認
し、ＩＤエラーが発生していないことを確認してから、
他の回路をスリープモードから復帰させる。もし、パリ
ティエラーまたはＩＤエラーが発生しているならば、シ
ーケンサ８２３と、パリティ検出・発生器８２１とＦＩ
ＦＯ８１９は、再びスリープモードとなる。これが、本
実施例において機能ブロック８４２，８４３を別個のス
リープ制御信号８２９，８２８で制御する理由である。
セットされ、スリープ状態ラッチ１３０５はセットされ
たままである。よって、スリープ制御信号８２８はロー
レベル、スリープ制御信号８２９はハイレベルとなる。
したがって、シーケンサ８２３と、パリティ検出・発生
器８２１とＦＩＦＯ８１９のみがスリープ状態から解除
される。シーケンサ８２３は、パリティ検出・発生器８
２１にてパリティエラーが発生していないことを確認
し、ＩＤエラーが発生していないことを確認してから、
他の回路をスリープモードから復帰させる。もし、パリ
ティエラーまたはＩＤエラーが発生しているならば、シ
ーケンサ８２３と、パリティ検出・発生器８２１とＦＩ
ＦＯ８１９は、再びスリープモードとなる。これが、本
実施例において機能ブロック８４２，８４３を別個のス
リープ制御信号８２９，８２８で制御する理由である。
【００７６】ＣＰＵ１８０６は、一定時間ＳＣＳＩバス
制御回路７０１からの割込み信号を待ち、割込み信号が
来ない場合には、電源制御回路８３５に再びスリープ信
号８３７を出力して、ＳＣＳＩバス制御回路７０１の機
能ブロック８４１を除き全ての回路を駆動している電源
を切断する。
制御回路７０１からの割込み信号を待ち、割込み信号が
来ない場合には、電源制御回路８３５に再びスリープ信
号８３７を出力して、ＳＣＳＩバス制御回路７０１の機
能ブロック８４１を除き全ての回路を駆動している電源
を切断する。
【００７７】以上詳述してきた本発明の第１の実施例に
よれば、応答性を損なうことなくコマンド待ち状態にお
ける消費電流を最小限に抑えることができる。
よれば、応答性を損なうことなくコマンド待ち状態にお
ける消費電流を最小限に抑えることができる。
【００７８】次に、本発明の第３の実施例について、図
１４〜図１６を用いて説明する。
１４〜図１６を用いて説明する。
【００７９】一般に、各ＳＣＳＩバスは、４８ｍＡシン
クのオープンコレクタ又はオープンドレインのドライバ
を用いるため、図１４に示すように、各ＳＣＳＩバスの
信号線には、反射が余り問題にならない規模のシステム
であっても、２２０Ωと３３０Ωの終端抵抗を付ける必
要があり、終端抵抗に常に５Ｖ／５５０Ω×１８＝１６
４ｍＡの電流が流れる。
クのオープンコレクタ又はオープンドレインのドライバ
を用いるため、図１４に示すように、各ＳＣＳＩバスの
信号線には、反射が余り問題にならない規模のシステム
であっても、２２０Ωと３３０Ωの終端抵抗を付ける必
要があり、終端抵抗に常に５Ｖ／５５０Ω×１８＝１６
４ｍＡの電流が流れる。
【００８０】そこで、本実施例においては、図１５に示
すようにＳＣＳＩバス制御回路１５００、ＳＣＳＩバス
６０１、２２０Ω×１８本の抵抗１５０２、３３０Ω×
１８本の抵抗１５０３、４４０Ω×１８本の抵抗１５０
４、６６０Ω×１８本の抵抗１５０６、及びスイッチ１
５０１，１５０５より構成される。
すようにＳＣＳＩバス制御回路１５００、ＳＣＳＩバス
６０１、２２０Ω×１８本の抵抗１５０２、３３０Ω×
１８本の抵抗１５０３、４４０Ω×１８本の抵抗１５０
４、６６０Ω×１８本の抵抗１５０６、及びスイッチ１
５０１，１５０５より構成される。
【００８１】ＳＣＳＩバス制御回路１５００の本実施例
における構成は図１６に示すものとなる。同図におい
て、外部ＣＰＵデータバス８０１は、ＣＰＵ１８０６
（図７）から、ＳＣＳＩバス制御回路１５００をアクセ
スするためのデータバスである。同図において、図８と
同一の符号を付したブロックは図８のものと同一の機能
を有するブロックでありここでは詳述しない。１６０１
は本実施例のＳＣＳＩバス制御回路１５００をコントロ
ールするシーケンサであり、１６０２，１６０３はセレ
クタである。そして、１６０４，１６０６はＳＣＳＩデ
ータバスシングルエンド４８ｍＡシンクドライバであ
り、先の実施例におけるドライバ８１３，８２４に対応
する。１６０５，１６０７はＳＣＳＩデータバスシング
ルエンド２４ｍＡシンクドライバである。セレクタ１６
０２，１６０３の機能は後で説明するように、４８ｍＡ
シンクドライバ１６０４，１６０６と２４ｍＡシンクド
ライバ１６０５，１６０７を切り換える機能を有する。
１６０８はセレクタ切替レジスタであり、ＣＰＵ１８０
６によって書き込まれたセレクタ切替情報を保持する。
における構成は図１６に示すものとなる。同図におい
て、外部ＣＰＵデータバス８０１は、ＣＰＵ１８０６
（図７）から、ＳＣＳＩバス制御回路１５００をアクセ
スするためのデータバスである。同図において、図８と
同一の符号を付したブロックは図８のものと同一の機能
を有するブロックでありここでは詳述しない。１６０１
は本実施例のＳＣＳＩバス制御回路１５００をコントロ
ールするシーケンサであり、１６０２，１６０３はセレ
クタである。そして、１６０４，１６０６はＳＣＳＩデ
ータバスシングルエンド４８ｍＡシンクドライバであ
り、先の実施例におけるドライバ８１３，８２４に対応
する。１６０５，１６０７はＳＣＳＩデータバスシング
ルエンド２４ｍＡシンクドライバである。セレクタ１６
０２，１６０３の機能は後で説明するように、４８ｍＡ
シンクドライバ１６０４，１６０６と２４ｍＡシンクド
ライバ１６０５，１６０７を切り換える機能を有する。
１６０８はセレクタ切替レジスタであり、ＣＰＵ１８０
６によって書き込まれたセレクタ切替情報を保持する。
【００８２】なお、ここでは図７に示したハードディス
ク装置の概略構成は特に図示しないが、本実施例におい
ては電源制御装置８３５は必要なく、ＣＰＵ１８０６に
対して、セレクタ切替情報を与えるビットスイッチがＣ
ＰＵ１８０６への入力手段として機能的に追加される。
ク装置の概略構成は特に図示しないが、本実施例におい
ては電源制御装置８３５は必要なく、ＣＰＵ１８０６に
対して、セレクタ切替情報を与えるビットスイッチがＣ
ＰＵ１８０６への入力手段として機能的に追加される。
【００８３】次に、本実施例の動作について説明する。
本実施例ではユーザのビットスイッチ操作に基づきＣＰ
Ｕ１８０６は、ＳＣＳＩバス制御回路１５００に対し、
セレクタ１６０２，１６０３によって４８ｍＡシンクド
ライバ、２４ｍＡシンクドライバのどちらかを選択する
よう制御信号を発生する。すなわち、ＣＰＵ１８０６は
ビットスイッチの値を取り込み、内部ＣＰＵデータバス
８０１を使って、セレクタ切換レジスタ１６０８に値を
書き込む。セレクタ切替レジスタ１６０８は、この値に
従いセレクタ切替信号１６０９を各セレクタ１６０２，
１６０３に送る。
本実施例ではユーザのビットスイッチ操作に基づきＣＰ
Ｕ１８０６は、ＳＣＳＩバス制御回路１５００に対し、
セレクタ１６０２，１６０３によって４８ｍＡシンクド
ライバ、２４ｍＡシンクドライバのどちらかを選択する
よう制御信号を発生する。すなわち、ＣＰＵ１８０６は
ビットスイッチの値を取り込み、内部ＣＰＵデータバス
８０１を使って、セレクタ切換レジスタ１６０８に値を
書き込む。セレクタ切替レジスタ１６０８は、この値に
従いセレクタ切替信号１６０９を各セレクタ１６０２，
１６０３に送る。
【００８４】例えば、図１６に示したＳＣＳＩシステム
が８台につながるような比較的大きなシステムに接続す
る場合、外部ＣＰＵ１８０６はユーザによって４８ｍＡ
シンクドライバ対応に切替えられたビットスイッチの値
をセレクタ切替レジスタ１６０８に書き込み、セレクタ
切替レジスタ１６０８はその値によって、制御信号１６
０９を制御し、セレクタ１６０２，１６０３は４８ｍＡ
シンクドライバ１６０４，１６０６を選択する。
が８台につながるような比較的大きなシステムに接続す
る場合、外部ＣＰＵ１８０６はユーザによって４８ｍＡ
シンクドライバ対応に切替えられたビットスイッチの値
をセレクタ切替レジスタ１６０８に書き込み、セレクタ
切替レジスタ１６０８はその値によって、制御信号１６
０９を制御し、セレクタ１６０２，１６０３は４８ｍＡ
シンクドライバ１６０４，１６０６を選択する。
【００８５】又、ユーザは図１５のスイッチ１５０１を
接続状態、スイッチ１５０５を非接続状態とする。この
ように接続することにより、ＳＣＳＩプロトコルに従っ
たＳＣＳＩバスドライバを構成することができ、最大６
ｍ、８台まで接続可能となる。しかし、全端子アーサト
状態では、４８ｍＡ×１８＝８６４ｍＡの電流を消費
し、全端子ネゲート状態でも１６４ｍＡの電流を消費す
る。
接続状態、スイッチ１５０５を非接続状態とする。この
ように接続することにより、ＳＣＳＩプロトコルに従っ
たＳＣＳＩバスドライバを構成することができ、最大６
ｍ、８台まで接続可能となる。しかし、全端子アーサト
状態では、４８ｍＡ×１８＝８６４ｍＡの電流を消費
し、全端子ネゲート状態でも１６４ｍＡの電流を消費す
る。
【００８６】次に、ノートパソコンのような反射の気に
ならない比較的小さなシステムに組み込む場合には、４
８ｍＡシンクドライバは必要ないため、外部ＣＰＵ１８
０６は２４ｍＡシンクドライバ対応に切替えられたビッ
トスイッチに基づき、セレクタ１６０２，１６０３を２
４ｍＡシンクドライバを選択するように設定する。又、
ユーザは図１５のスイッチ１５０５を接続状態、スイッ
チ１５０１を非接続状態とする。このように接続するこ
とにより、２４ｍＡシンクドライバを用いたＳＣＳＩバ
スドライバを構成することができる。全端子アサート状
態では、２４ｍＡ×１８＝４３２ｍＡの消費電流、全端
子ネゲート状態でも８２ｍＡの消費電流となり、消費電
流は、４８ｍＡシンクドライバを用いた場合の約半分と
することができる。
ならない比較的小さなシステムに組み込む場合には、４
８ｍＡシンクドライバは必要ないため、外部ＣＰＵ１８
０６は２４ｍＡシンクドライバ対応に切替えられたビッ
トスイッチに基づき、セレクタ１６０２，１６０３を２
４ｍＡシンクドライバを選択するように設定する。又、
ユーザは図１５のスイッチ１５０５を接続状態、スイッ
チ１５０１を非接続状態とする。このように接続するこ
とにより、２４ｍＡシンクドライバを用いたＳＣＳＩバ
スドライバを構成することができる。全端子アサート状
態では、２４ｍＡ×１８＝４３２ｍＡの消費電流、全端
子ネゲート状態でも８２ｍＡの消費電流となり、消費電
流は、４８ｍＡシンクドライバを用いた場合の約半分と
することができる。
【００８７】すなわち、本実施例のＳＣＳＩコントロー
ルＬＳＩは、引込み電流の小さいＳＣＳＩバスドライバ
と、４８ｍＡシンクのＳＣＳＩバスドライバの両方を持
つので、通常のＳＣＳＩシステムの場合には４８ｍＡシ
ンクのＳＣＳＩバスドライバを使用し、反射の気になら
ないような小規模のＳＣＳＩシステムの場合には、引込
み電流の小さいＳＣＳＩバスドライバを使用することに
より、各端子のアサート時の消費電流を削減することが
できる。さらに、引込み電流の小さいＳＣＳＩバスドラ
イバを使用する時、引込み電流に応じた終端抵抗を使用
することにより、４８ｍＡシンクのＳＣＳＩバスドライ
バを使用し、２２０Ωと３３０Ωの終結抵抗を使用する
場合に比べ、終端抵抗の抵抗値が大きくなるため、反射
の気にならないような小規模のＳＣＳＩシステムの場合
には、各端子ネゲート時の消費電流を削減することがで
きる。
ルＬＳＩは、引込み電流の小さいＳＣＳＩバスドライバ
と、４８ｍＡシンクのＳＣＳＩバスドライバの両方を持
つので、通常のＳＣＳＩシステムの場合には４８ｍＡシ
ンクのＳＣＳＩバスドライバを使用し、反射の気になら
ないような小規模のＳＣＳＩシステムの場合には、引込
み電流の小さいＳＣＳＩバスドライバを使用することに
より、各端子のアサート時の消費電流を削減することが
できる。さらに、引込み電流の小さいＳＣＳＩバスドラ
イバを使用する時、引込み電流に応じた終端抵抗を使用
することにより、４８ｍＡシンクのＳＣＳＩバスドライ
バを使用し、２２０Ωと３３０Ωの終結抵抗を使用する
場合に比べ、終端抵抗の抵抗値が大きくなるため、反射
の気にならないような小規模のＳＣＳＩシステムの場合
には、各端子ネゲート時の消費電流を削減することがで
きる。
【００８８】さらに、本実施例のＳＣＳＩシステムは、
引込み電流の小さいＳＣＳＩバスドライバと、４８ｍＡ
シンクのＳＣＳＩバスドライバを切り替え可能とし、引
込み電流の小さいＳＣＳＩバスドライバ使用時には、引
込み電流に応じた終端抵抗が接続され、４８ｍＡシンク
のＳＣＳＩバスドライバ使用時には、２２０Ωと３３０
Ωの終端抵抗が接続されることで、システムの大きさに
対応して、最適なＳＣＳＩバスドライバを選択すること
ができ、消費電流を必要最小限にすることができる。
引込み電流の小さいＳＣＳＩバスドライバと、４８ｍＡ
シンクのＳＣＳＩバスドライバを切り替え可能とし、引
込み電流の小さいＳＣＳＩバスドライバ使用時には、引
込み電流に応じた終端抵抗が接続され、４８ｍＡシンク
のＳＣＳＩバスドライバ使用時には、２２０Ωと３３０
Ωの終端抵抗が接続されることで、システムの大きさに
対応して、最適なＳＣＳＩバスドライバを選択すること
ができ、消費電流を必要最小限にすることができる。
【００８９】
【発明の効果】本発明によれば、周辺装置、周辺機器制
御装置の低消費電力化が図れる。また、外部のプロセッ
サ等の負担を軽減しながら、消費電力を最大限に低減す
ることができる周辺制御用ＬＳＩを提供することができ
る。さらに、周辺制御装置において、外部のプロセッサ
等からのコマンド待ち状態における消費電力を削減し、
かつ、良好な応答性を維持することができる。特に、Ｓ
ＣＳＩシステムの消費電流の削減を容易に行なうことが
可能である。
御装置の低消費電力化が図れる。また、外部のプロセッ
サ等の負担を軽減しながら、消費電力を最大限に低減す
ることができる周辺制御用ＬＳＩを提供することができ
る。さらに、周辺制御装置において、外部のプロセッサ
等からのコマンド待ち状態における消費電力を削減し、
かつ、良好な応答性を維持することができる。特に、Ｓ
ＣＳＩシステムの消費電流の削減を容易に行なうことが
可能である。
【図１】本発明による周辺制御装置の一実施例を示す回
路ブロック図、
路ブロック図、
【図２】図１に示した消費電力制御回路２の一例を示す
回路構成図、
回路構成図、
【図３】本発明の周辺制御装置や周辺制御用ＬＳＩが用
いられる情報処理装置の一例を示すブロック図、
いられる情報処理装置の一例を示すブロック図、
【図４】図１に示した実施例の動作を説明するための第
１のタイミングチャート、
１のタイミングチャート、
【図５】図１に示した実施例の動作を説明するための第
２のタイミングチャート、
２のタイミングチャート、
【図６】本発明をＳＣＳＩシステテムに適用した第２の
実施例の原理を説明するための概略構成図、
実施例の原理を説明するための概略構成図、
【図７】図６に示した本発明の第２の実施例であるＳＣ
ＳＩシステムをハードディスク装置に適用する場合の概
略構成図、
ＳＩシステムをハードディスク装置に適用する場合の概
略構成図、
【図８】図７のＳＣＳＩバス制御回路７０１の一例を示
す回路ブロック図、
す回路ブロック図、
【図９】図８に示したＳＣＳＩバス制御回路内のＩＤ認
識部８２５の一例を示す回路図、
識部８２５の一例を示す回路図、
【図１０】図８に示したレシーバ８１４の一例の部分的
な回路図、
な回路図、
【図１１】図８に示したレシーバ８１２の一例の回路
図、
図、
【図１２】図８に示したレシーバ８１４の全体の概略的
な回路図、
な回路図、
【図１３】図８に示したスリープ制御回路８２６の一例
の回路図、
の回路図、
【図１４】本発明が適用されるＳＣＳＩバスの終端抵抗
を説明するための回路図、
を説明するための回路図、
【図１５】本発明の第３の実施例におけるＳＣＳＩバス
の一例を示す回路図、
の一例を示す回路図、
【図１６】本発明の第３の実施例におけるＳＣＳＩバス
制御回路の一例を示すブロック図、
制御回路の一例を示すブロック図、
【図１７】本発明の第２、第３の実施例が適用されるＳ
ＣＳＩシステムにおける状態遷移図、
ＣＳＩシステムにおける状態遷移図、
【図１８】本発明の第２、第３の実施例が適用されるＳ
ＣＳＩシステムにおけるＳＣＳＩプロトコルの概略的シ
ーケンスを説明するための説明図、
ＣＳＩシステムにおけるＳＣＳＩプロトコルの概略的シ
ーケンスを説明するための説明図、
【図１９】本発明の第２、第３の実施例が適用されるＳ
ＣＳＩシステムにおけるＳＣＳＩプロトコルの概略的シ
ーケンスを説明するための他の説明図、
ＣＳＩシステムにおけるＳＣＳＩプロトコルの概略的シ
ーケンスを説明するための他の説明図、
【図２０】従来のＡＴバスを用いたハードディスク装置
の一例を示す概略図。
の一例を示す概略図。
２…低消費電力制御回路、３…アドレスラッチ、４…ア
ドレスデコーダ、６…ラッチ、７…ゲート、８〜１０…
レジスタ群、１１〜１３…Ｉ／Ｏ制御回路、６０１…Ｓ
ＣＳＩバス、６０２…ＳＣＳＩコントローラ、６０３…
ＩＤ認識部、６０４…ＩＤ認識部以外の機能ブロック、
６０５…スリープ解除信号。
ドレスデコーダ、６…ラッチ、７…ゲート、８〜１０…
レジスタ群、１１〜１３…Ｉ／Ｏ制御回路、６０１…Ｓ
ＣＳＩバス、６０２…ＳＣＳＩコントローラ、６０３…
ＩＤ認識部、６０４…ＩＤ認識部以外の機能ブロック、
６０５…スリープ解除信号。
フロントページの続き
(72)発明者 渡辺 国夫
神奈川県横浜市戸塚区吉田町292番地 株
式会社日立製作所マイクロエレクトロニク
ス機器開発研究所内
(72)発明者 児島 伸一
群馬県高崎市西横手町111番地 株式会社
日立製作所半導体設計開発センタ内
(72)発明者 志田 光司
東京都小平市上水本町五丁目20番地１号
株式会社日立製作所半導体設計開発センタ
内
Claims (15)
- 【請求項１】バスに接続されたプロセッサなどの処理手
段に対する周辺装置を制御するための、該バスに接続さ
れた周辺制御装置において、 前記バスを介して、前記処理手段からのアクセスの開始
を検出する活性化開始検出手段と、 該アクセスにもとづく動作の終了を検出する活性化終了
検出手段と、 前記活性化開始検出手段および前記活性化終了検出手段
の出力に対応して、当該周辺制御装置の消費電力を制御
する消費電力制御手段と、 を備えたことを特徴とする周辺制御装置。 - 【請求項２】前記消費電力制御手段は、前記活性化終了
検出手段の出力に応答して、当該周辺制御装置を低消費
電力状態に設定することを特徴とする請求項１記載の周
辺制御装置。 - 【請求項３】前記消費電力制御手段は、前記活性化開始
検出手段の出力に応答して、当該周辺制御装置を低消費
電力状態から解除することを特徴とする請求項２記載の
記載の周辺制御装置。 - 【請求項４】前記低消費電力状態において、前記活性化
開始検出手段のみが電力供給されており、前記低消費電
力状態が解除された場合、当該周辺制御装置全体が電力
供給されることを特徴とする請求項３記載の周辺制御装
置。 - 【請求項５】前記バスはＳＣＳＩ（Small Computer Sys
tem Interface ）バスであり、前記活性化開始検出手段
は、該ＳＣＳＩバスを介して送られてくるＩＤを認識す
るＩＤ認識部を少なくとも含んでいることを特徴とする
請求項１または４記載の周辺制御装置。 - 【請求項６】当該周辺制御装置は一個の半導体集積回路
として形成されており、前記消費電力制御手段は前記低
消費電力モードにおいて、該半導体集積回路内の駆動ク
ロック源をカットオフとすることを特徴とする請求項２
記載の周辺制御装置。 - 【請求項７】当該周辺制御装置は一個の半導体集積回路
として形成されており、前記消費電力制御手段は前記低
消費電力モードにおいて、該半導体集積回路内の電源を
カットオフすることを特徴とする請求項２記載の周辺制
御装置。 - 【請求項８】前記活性化開始検出手段は前記処理手段か
ら当該周辺制御装置へのコマンドの設定を前記アクセス
の開始とし、前記活性化終了検出手段は該コマンドの処
理終了を前記アクセスにもとづく動作の終了とすること
を特徴とする請求項１記載の周辺制御装置。 - 【請求項９】ＳＣＳＩ（Small Computer System Interf
ace ）バスに接続されたプロセッサに対する周辺装置
と、該ＳＣＳＩバスとの間に介在するＳＣＳＩバス制御
装置において、 前記ＳＣＳＩバスを介して前記プロセッサから送られて
くるデータに基づき、前記周辺装置を制御する、内部バ
スに接続された中央処理装置（ＣＰＵ）と、 前記ＳＣＳＩバスと該内部バスとの間に位置し、該デー
タの送受を制御するバス制御手段であって、前記ＳＣＳ
Ｉバスからの前記データ中のＳＣＳＩプロトコルが規定
するＳＣＳＩＩＤを認識し、この認識結果に基づき当該
バス制御手段の消費電力を制御する制御信号を発生する
手段を少なくとも有する第１のブロックと、前記データ
の送受を実行するシーケンス手段を少なくとも有する第
２のブロックとからなるバス制御手段と、 前記バス制御手段の前記第１のブロックに常に電源をオ
ンし、前記第２のブロックには前記制御信号に応じて電
源をオン・オフする電源制御手段と、 を備えたＳＣＳＩバス制御装置。 - 【請求項１０】前記バス制御手段は一つの半導体集積回
路によって構成されていることを特徴とする請求項９記
載のＳＣＳＩバス制御装置。 - 【請求項１１】前記第１のブロックは、前記ＳＣＳＩバ
スに接続され、前記データを受けるレシーバ手段と、該
レシーバ手段に受け入れられた前記データ中の前記ＳＣ
ＳＩＩＤを認識し、前記制御信号として前記第２のブロ
ックの電源をオンするスリープ解除信号を前記電源制御
手段に送出する認識手段を含むことを特徴とする請求項
９記載のＳＣＳＩバス制御装置。 - 【請求項１２】前記第１のブロックは、更に、該スリー
プ解除信号が入力され、前記第２のブロックに駆動用ク
ロック信号を送付するためのスリープ制御手段を含むこ
とを特徴とする請求項１１記載のＳＣＳＩバス制御装
置。 - 【請求項１３】前記シーケンス手段は、前記スリープ解
除信号に伴なう動作の実行が完了した際、前記スリープ
制御手段にスリープ状態設定信号を送出し、前記スリー
プ制御手段は該スリープ状態設定信号に応じて前記第２
のブロックに前記駆動用クロック信号の送付を停止する
ことを特徴とする請求項１２記載のＳＣＳＩバス制御装
置。 - 【請求項１４】前記第２のブロックは、更に複数の回路
ブロックに分れており、前記スリープ制御手段は該複数
の回路ブロックに対応するスリープ解除情報を管理する
レジスタ手段を有する請求項１２または１３記載のＳＣ
ＳＩバス制御装置。 - 【請求項１５】低消費電力モードを有する半導体集積回
路において、 半導体集積回路内の特定の回路の活性化開始を検出する
活性化開始検出手段と、 該活性化の終了を検出する活性化終了検出手段と、 前記活性化開始検出手段の出力により低消費電力モード
を解除し、前記活性化終了検出手段の出力により低消費
電力モードに復帰する制御を行う制御手段と、 を備えたことを特徴とする半導体集積回路。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31845090 | 1990-11-22 | ||
| JP2-318450 | 1990-11-22 | ||
| JP32890390 | 1990-11-30 | ||
| JP2-328903 | 1990-11-30 |
Related Child Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11370500A Division JP2000227892A (ja) | 1990-11-22 | 1999-12-27 | 周辺制御装置およびｓｃｓｉバス制御装置 |
| JP37049899A Division JP3401221B2 (ja) | 1990-11-22 | 1999-12-27 | 記憶装置 |
| JP37049999A Division JP3401222B2 (ja) | 1990-11-22 | 1999-12-27 | 記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0511898A true JPH0511898A (ja) | 1993-01-22 |
| JP3034362B2 JP3034362B2 (ja) | 2000-04-17 |
Family
ID=26569369
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03304289A Expired - Lifetime JP3034362B2 (ja) | 1990-11-22 | 1991-11-20 | 周辺制御装置およびｓｃｓｉバス制御装置 |
| JP11370500A Pending JP2000227892A (ja) | 1990-11-22 | 1999-12-27 | 周辺制御装置およびｓｃｓｉバス制御装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11370500A Pending JP2000227892A (ja) | 1990-11-22 | 1999-12-27 | 周辺制御装置およびｓｃｓｉバス制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (4) | US5361364A (ja) |
| JP (2) | JP3034362B2 (ja) |
| KR (1) | KR960002543B1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0665490A3 (en) * | 1994-01-28 | 1996-09-04 | Compaq Computer Corp | Device for switching off the supply voltage of a SCSI disk unit. |
| US6073195A (en) * | 1998-01-26 | 2000-06-06 | Fujitsu Limited | Bus controllers ensuring reduced power consumption and stable operation |
| US6327665B1 (en) | 1996-10-29 | 2001-12-04 | Kabushiki Kaisha Toshiba | Processor with power consumption limiting function |
| US6397339B1 (en) | 1998-01-30 | 2002-05-28 | Nec Corporation | Method and apparatus for controlling consumption current in computer system |
| US6477606B1 (en) | 1998-08-21 | 2002-11-05 | Matsushita Electric Industrial Co., Ltd. | Bus system and a master device that stabilizes bus electric potential during non-access periods |
| US6968995B1 (en) | 1998-10-22 | 2005-11-29 | Fujitsu Limited | Integrated circuit for protocol control |
| JP2007108993A (ja) * | 2005-10-13 | 2007-04-26 | Renesas Technology Corp | 半導体集積回路 |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3034362B2 (ja) * | 1990-11-22 | 2000-04-17 | 株式会社日立製作所 | 周辺制御装置およびｓｃｓｉバス制御装置 |
| JPH05324139A (ja) * | 1992-01-16 | 1993-12-07 | Intel Corp | Ｍｃｕのパワーダウン制御方式 |
| US6343363B1 (en) | 1994-09-22 | 2002-01-29 | National Semiconductor Corporation | Method of invoking a low power mode in a computer system using a halt instruction |
| US5978877A (en) * | 1993-03-31 | 1999-11-02 | Fujitsu Limited | Translating SCSI bus control and/or data signals between differential and single-ended formats |
| US5918061A (en) * | 1993-12-29 | 1999-06-29 | Intel Corporation | Enhanced power managing unit (PMU) in a multiprocessor chip |
| JPH0850523A (ja) * | 1994-01-10 | 1996-02-20 | Sun Microsyst Inc | コンピュータシステムにおける消費電力管理方法及び装置 |
| EP0727728A1 (en) * | 1995-02-15 | 1996-08-21 | International Business Machines Corporation | Computer system power management |
| US5845139A (en) * | 1995-06-07 | 1998-12-01 | Advanced Micro Devices, Inc. | System for providing a host computer with access to a memory on a PCMCIA card in a power down mode |
| US5621250A (en) * | 1995-07-31 | 1997-04-15 | Ford Motor Company | Wake-up interface and method for awakening an automotive electronics module |
| US5794055A (en) * | 1995-07-31 | 1998-08-11 | Ford Motor Company | Automotive electrical system and method for coupling power to such systems |
| US5828857A (en) * | 1996-01-05 | 1998-10-27 | Apple Computer, Inc. | ASIC cell implementation of a bus controller with programmable timing value registers for the apple desktop bus |
| US5740087A (en) * | 1996-05-31 | 1998-04-14 | Hewlett-Packard Company | Apparatus and method for regulating power consumption in a digital system |
| US5799196A (en) * | 1996-07-02 | 1998-08-25 | Gateway 2000, Inc. | Method and apparatus of providing power management using a self-powered universal serial bus (USB) device |
| KR100211801B1 (ko) * | 1997-03-12 | 1999-08-02 | 윤종용 | Usb장치의 전원제어장치 및 제어방법 |
| US6151681A (en) * | 1997-06-25 | 2000-11-21 | Texas Instruments Incorporated | Dynamic device power management |
| US6505276B1 (en) * | 1998-06-26 | 2003-01-07 | Nec Corporation | Processing-function-provided packet-type memory system and method for controlling the same |
| US6360328B1 (en) * | 1998-07-02 | 2002-03-19 | Yamaha Corporation | Plural sampling frequency signal processing by performing designated routines during sub-multiple time slots of each period |
| US6088806A (en) * | 1998-10-20 | 2000-07-11 | Seiko Epson Corporation | Apparatus and method with improved power-down mode |
| JP4325817B2 (ja) | 1999-04-05 | 2009-09-02 | 株式会社日立製作所 | ディスクアレイ装置 |
| TW457475B (en) * | 1999-12-08 | 2001-10-01 | Inventec Corp | Status detecting method for hard disk drivers |
| JP2001338489A (ja) * | 2000-05-24 | 2001-12-07 | Mitsubishi Electric Corp | 半導体装置 |
| US6725385B1 (en) * | 2000-09-11 | 2004-04-20 | International Business Machines Corporation | Intelligent electronic power controller |
| US7047327B1 (en) | 2000-12-20 | 2006-05-16 | Adaptec, Inc. | Method and structure for supporting flow control by a SCSI initiator during the data out phase of the packetized SCSI protocol |
| US6842798B1 (en) | 2000-12-20 | 2005-01-11 | Adaptec, Inc. | Method and structure for supporting flow control by a SCSI target during the data out phase of the packetized SCSI protocol |
| US6728815B1 (en) | 2000-12-20 | 2004-04-27 | Adaptec, Inc. | Method and structure for supporting data streaming by a SCSI target during the data in phase of the packetized SCSI protocol |
| US6826646B1 (en) | 2000-12-20 | 2004-11-30 | Adaptec, Inc. | Method and structure for supporting data streaming by a SCSI initiator during the data in phase of the packetized SCSI protocol |
| US6745260B1 (en) * | 2000-12-20 | 2004-06-01 | Adaptec, Inc. | Method and system for data streaming during the data in phase of the packetized SCSI protocol |
| US6769037B1 (en) | 2000-12-20 | 2004-07-27 | Adaptec, Inc. | Method and system for flow control during the data out phase of the packetized SCSI protocol |
| JP2003280770A (ja) * | 2002-03-20 | 2003-10-02 | Toshiba Corp | 電源制御装置 |
| US7032120B2 (en) * | 2002-07-18 | 2006-04-18 | Agere Systems Inc. | Method and apparatus for minimizing power requirements in a computer peripheral device while in suspend state and returning to full operation state without loss of data |
| JP3724464B2 (ja) * | 2002-08-19 | 2005-12-07 | 株式会社デンソー | 半導体圧力センサ |
| US7054971B2 (en) * | 2002-08-29 | 2006-05-30 | Seiko Epson Corporation | Interface between a host and a slave device having a latency greater than the latency of the host |
| US7376851B2 (en) * | 2002-10-31 | 2008-05-20 | Lg Electronics Inc. | Apparatus and method for managing power in computer system |
| JP4061492B2 (ja) * | 2003-02-10 | 2008-03-19 | ソニー株式会社 | 情報処理装置および消費電力制御方法 |
| JP4486348B2 (ja) * | 2003-11-26 | 2010-06-23 | 株式会社日立製作所 | ドライブの稼働時間を抑止するディスクアレイ |
| JP4521193B2 (ja) * | 2004-01-09 | 2010-08-11 | 株式会社リコー | 光ディスク装置の低消費電力制御 |
| JP2005316855A (ja) * | 2004-04-30 | 2005-11-10 | Toshiba Corp | 情報処理装置、その起動方法およびその起動プログラム |
| JP2005352694A (ja) * | 2004-06-09 | 2005-12-22 | Canon Inc | 印刷装置およびその方法、並びに、情報処理装置およびその制御方法 |
| TWI266176B (en) * | 2004-08-26 | 2006-11-11 | Via Tech Inc | Power management state control method |
| US8745627B2 (en) * | 2005-06-27 | 2014-06-03 | Qualcomm Incorporated | System and method of controlling power in a multi-threaded processor |
| JP4267006B2 (ja) * | 2006-07-24 | 2009-05-27 | エルピーダメモリ株式会社 | 半導体記憶装置 |
| JP4685040B2 (ja) * | 2007-01-24 | 2011-05-18 | パナソニック株式会社 | 半導体集積回路及びその電源供給制御方法 |
| JP5700900B2 (ja) * | 2007-04-05 | 2015-04-15 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体集積回路 |
| JP5102603B2 (ja) * | 2007-12-21 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| US9411391B2 (en) * | 2014-02-07 | 2016-08-09 | Apple Inc. | Multistage low leakage address decoder using multiple power modes |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4365290A (en) * | 1979-03-12 | 1982-12-21 | Medtronic, Inc. | Computer system with power control circuit |
| US4409665A (en) * | 1979-12-26 | 1983-10-11 | Texas Instruments Incorporated | Turn-off-processor between keystrokes |
| US4317181A (en) * | 1979-12-26 | 1982-02-23 | Texas Instruments Incorporated | Four mode microcomputer power save operation |
| JPS59231966A (ja) * | 1983-06-14 | 1984-12-26 | Tamura Electric Works Ltd | 公衆電話機の処理制御方式 |
| US4747041A (en) * | 1983-06-27 | 1988-05-24 | Unisys Corporation | Automatic power control system which automatically activates and deactivates power to selected peripheral devices based upon system requirement |
| US4698748A (en) * | 1983-10-07 | 1987-10-06 | Essex Group, Inc. | Power-conserving control system for turning-off the power and the clocking for data transactions upon certain system inactivity |
| JP2529835B2 (ja) * | 1986-10-09 | 1996-09-04 | 山崎 勇 | ボルト締付力の検出座 |
| US5402200A (en) * | 1988-02-04 | 1995-03-28 | Conner Peripherals, Inc. | Low-power hard disk drive system architecture |
| US4920339A (en) * | 1989-01-06 | 1990-04-24 | Western Digital Corp. | Switchable bus termination and address selector |
| US5041964A (en) * | 1989-06-12 | 1991-08-20 | Grid Systems Corporation | Low-power, standby mode computer |
| JPH0328911A (ja) * | 1989-06-26 | 1991-02-07 | Mitsubishi Electric Corp | マイクロプロセッサ |
| JP2880737B2 (ja) * | 1989-09-29 | 1999-04-12 | 株式会社東芝 | 平行バス終端装置 |
| JPH04143819A (ja) * | 1989-12-15 | 1992-05-18 | Hitachi Ltd | 消費電力制御方法、半導体集積回路装置およびマイクロプロセツサ |
| US5029284A (en) * | 1990-04-30 | 1991-07-02 | Motorola, Inc. | Precision switchable bus terminator circuit |
| US5396635A (en) * | 1990-06-01 | 1995-03-07 | Vadem Corporation | Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system |
| JP3034362B2 (ja) * | 1990-11-22 | 2000-04-17 | 株式会社日立製作所 | 周辺制御装置およびｓｃｓｉバス制御装置 |
| US5239559A (en) * | 1991-11-08 | 1993-08-24 | Methode Electronics, Inc. | Terminator method and apparatus |
| US5309569A (en) * | 1992-04-24 | 1994-05-03 | Digital Equipment Corporation | Self-configuring bus termination component |
| US5392437A (en) * | 1992-11-06 | 1995-02-21 | Intel Corporation | Method and apparatus for independently stopping and restarting functional units |
| US5313595A (en) * | 1992-12-10 | 1994-05-17 | Digital Equipment Corporation | Automatic signal termination system for a computer bus |
-
1991
- 1991-11-20 JP JP03304289A patent/JP3034362B2/ja not_active Expired - Lifetime
- 1991-11-21 KR KR1019910020775A patent/KR960002543B1/ko not_active IP Right Cessation
- 1991-11-21 US US07/795,697 patent/US5361364A/en not_active Expired - Lifetime
-
1994
- 1994-07-22 US US08/279,051 patent/US5479619A/en not_active Expired - Lifetime
-
1995
- 1995-10-11 US US08/540,940 patent/US5675812A/en not_active Expired - Lifetime
-
1996
- 1996-11-27 US US08/757,318 patent/US5892958A/en not_active Expired - Lifetime
-
1999
- 1999-12-27 JP JP11370500A patent/JP2000227892A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0665490A3 (en) * | 1994-01-28 | 1996-09-04 | Compaq Computer Corp | Device for switching off the supply voltage of a SCSI disk unit. |
| US6327665B1 (en) | 1996-10-29 | 2001-12-04 | Kabushiki Kaisha Toshiba | Processor with power consumption limiting function |
| US6073195A (en) * | 1998-01-26 | 2000-06-06 | Fujitsu Limited | Bus controllers ensuring reduced power consumption and stable operation |
| US6397339B1 (en) | 1998-01-30 | 2002-05-28 | Nec Corporation | Method and apparatus for controlling consumption current in computer system |
| US6477606B1 (en) | 1998-08-21 | 2002-11-05 | Matsushita Electric Industrial Co., Ltd. | Bus system and a master device that stabilizes bus electric potential during non-access periods |
| US6968995B1 (en) | 1998-10-22 | 2005-11-29 | Fujitsu Limited | Integrated circuit for protocol control |
| JP2007108993A (ja) * | 2005-10-13 | 2007-04-26 | Renesas Technology Corp | 半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3034362B2 (ja) | 2000-04-17 |
| US5675812A (en) | 1997-10-07 |
| US5479619A (en) | 1995-12-26 |
| JP2000227892A (ja) | 2000-08-15 |
| KR920010458A (ko) | 1992-06-26 |
| US5892958A (en) | 1999-04-06 |
| KR960002543B1 (ko) | 1996-02-22 |
| US5361364A (en) | 1994-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3034362B2 (ja) | 周辺制御装置およびｓｃｓｉバス制御装置 | |
| US6990549B2 (en) | Low pin count (LPC) I/O bridge | |
| US6601178B1 (en) | System power management partitioned across a serial bus | |
| KR100290729B1 (ko) | 유에스비 등시 데이타를 전송 및 수신하는 장치 및 방법 | |
| JP4685312B2 (ja) | データ処理システムおよび電力節約方法 | |
| US6131131A (en) | Computer system including an enhanced communication interface for an ACPI-compliant controller | |
| US8180947B2 (en) | USB on-the-go controller | |
| CN1983121A (zh) | 带自检机制的直接存储器存取控制器及全域时钟门控方法 | |
| JPH07230347A (ja) | Ｓｃｓｉディスクドライブパワーダウン装置 | |
| US7337382B2 (en) | Data transfer control device, electronic instrument, and data transfer control method | |
| CN112639755A (zh) | 从机到从机直接通信 | |
| US6016549A (en) | Peripheral unit having at least two sequencer circuits configured to control data transfers for power saving | |
| US20240126708A1 (en) | Seamlessly Integrated Microcontroller Chip | |
| KR100290728B1 (ko) | 다목적 유에스비 엔드포인트 파이프를 구현하는 장치 및 방법 | |
| US5926629A (en) | Continuously operating interconnection bus | |
| JP2606098B2 (ja) | スタンバイ機能を持つフロッピィディスクコントローラ | |
| JP3401221B2 (ja) | 記憶装置 | |
| JP2005209230A (ja) | 記憶装置 | |
| US20030088796A1 (en) | Communication adapter | |
| JP3401222B2 (ja) | 記憶装置 | |
| JP3892887B2 (ja) | 記憶装置 | |
| JP3916650B2 (ja) | 記憶装置 | |
| JP3718192B2 (ja) | 記憶装置 | |
| EP0961978B1 (en) | Pc chipset interconnection bus | |
| US20200065274A1 (en) | Always-on ibi handling |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 12 |