JPS59231966A - 公衆電話機の処理制御方式 - Google Patents

公衆電話機の処理制御方式

Info

Publication number
JPS59231966A
JPS59231966A JP58106221A JP10622183A JPS59231966A JP S59231966 A JPS59231966 A JP S59231966A JP 58106221 A JP58106221 A JP 58106221A JP 10622183 A JP10622183 A JP 10622183A JP S59231966 A JPS59231966 A JP S59231966A
Authority
JP
Japan
Prior art keywords
processing
timer
group
executed
coin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58106221A
Other languages
English (en)
Other versions
JPH0472429B2 (ja
Inventor
Yoshiaki Takeda
竹田 義昭
Takashi Oyamada
小山田 隆
Toshiaki Hayasaka
早坂 年昭
Osamu Kai
治 甲斐
Toshimichi Kubota
窪田 俊道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Electric Works Ltd
Original Assignee
Tamura Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=14428084&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPS59231966(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Tamura Electric Works Ltd filed Critical Tamura Electric Works Ltd
Priority to JP58106221A priority Critical patent/JPS59231966A/ja
Priority to US06/617,462 priority patent/US4612418A/en
Priority to EP84303869A priority patent/EP0128754B1/en
Priority to DK279884A priority patent/DK279884A/da
Priority to DE8484303869T priority patent/DE3484482D1/de
Publication of JPS59231966A publication Critical patent/JPS59231966A/ja
Publication of JPH0472429B2 publication Critical patent/JPH0472429B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M17/00Prepayment of wireline communication systems, wireless communication systems or telephone systems
    • H04M17/02Coin-freed or check-freed systems, e.g. mobile- or card-operated phones, public telephones or booths
    • H04M17/023Circuit arrangements

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、通話に必要とする通話処理のほかに硬貨選別
などの処理も行う公衆電話機の処理制御方式に関するも
のである。
〔従来技術〕
近時の公衆電話機においては、ダイヤル信号の送出など
通話に必要とする通話処理や硬貨選別などの処理をスト
アードプログラム方式演算処理装置、いわゆるマイクロ
コンピュータを利用して行うものが各種提案されている
ところで、公衆電話機においては、硬貨の投入検知に伴
う硬貨選別処理などその実行要求が不規則的に発生する
処理と、課金信号の受信に伴う課金処理などその実行要
求がほぼ規則的に、しかも比較的長い周期で発生する処
理がるる。
従来、このように実行要求の発生態様が異なる処理を実
行するに際し、((>実行要求が不規則的に発生する硬
貨選別処理などは高い応答性が要求されるため、このよ
うな処理については他の処理とは別に専用回路るるいは
専用のコンピュータにより実行するようにしたもの、(
ロ)不規則的な実行要求への応答性を基準にしてクロッ
ク周波数あるいは処理サイクルを定めて規則性のめる実
行要求に対する処理も1つのコンピュータによって実行
するようにしたものがるる。
ところが、前者の(イ)のように構成した場合には少く
とも2つのコンピュータを設けなくてはならないため、
構成が複雑になるという欠点がある。
また、後者の(ロ)のように構成した場合、課金信号に
対する処理などの実行要求が無いのにもか\わらずその
プログラムが起動され、コンピュータが常時稼動してい
る状態となう、時間の無駄が生じると共に消費電力が大
きくなり、消費電力が抑制されている局電源方式の公衆
電話機には実用し得ないという欠点かめる。
〔発明の目的および構成〕
本発明は上記のような欠点を解決するためになされたも
ので、その目的は公衆電話機において必要とする処理を
簡単な構成で、しかも少ない電力消費で実行し得るよう
にした公衆電話機の処理制御方式を提供することにるる
公衆電話機の各処理内容をその優先度に基づいて複数の
グループに分割すると七もに各グループ内での優先順位
をそれぞれ指定し、かつ基本周期毎に各処理内容に対す
る実行要求の検出を行い、この検出結果により前記基本
周期の期間では最優先グループのみを対象として予め指
定された優先順位に従う単一の処理を実行し、前記基本
周期の整数倍の周期の期間では下位優先度のグループを
も対象として優先度および優先順位に従う単一のブロッ
ク図で必り、大別すると、電話機回路部10゜この電話
機回路部10を通じて局側から送られてくる課金信号を
受けて硬貨の収納等を制御する制御部20、制御部20
からの指令に基づき投入硬貨を選外」シて収納部(図示
せず)へ収納し、また返却部(図示せず)に返却する硬
貨処理部30とから構成されている。
電話機回路部1(1、局線端子Ll、L2によって局側
に接続されており、この局線端子Ll  。
L2間にはフックスイッチ接点H8+を介して着信がろ
ることを報知する着信表示回路1002課金信号を検出
する課金信号受信回路101.ダイオードブリッジ回路
1o2.電源回路1o3.ダイヤルパルス送出回路1o
4.および通話回路1o5が接続され、オフフックに連
動してフックスイッチ接点H8Iが図示する側と反対側
に切換ゎると、局線端子L+ 、 L2に対して通話回
路105 を含む直流ループが形成される。
ダイオードブリッジ回路102は、局線端子L+ 、L
2間に印加される局からの直流電圧の極性にか\わらず
、電源回路103およびダイヤルパルス送出回路104
に一定極性の直流電圧を供給するものでろシ、また電源
回路103 はダイオードブリッジ回路102 からの
開電流をコンデンサに充電して後述する演算処理装置(
CPU)などの動作用電源電圧を形成するものでるる。
この場合、電源回路103は高抵抗Rを介して局線端子
Llに接続され、オンフック後も内蔵のコンデンサを充
電してランダムアクセスメモ’)(RAM)O記憶内容
を保護するためのバックアップ用電源電圧BUPを発生
している。
ダイヤルパルス送出回路104 はダイヤルパルス信号
Di  を受けて局線に送出するもので、ここでのダイ
ヤルパルス信−PiD i  はキーボード(図示せず
)からの信号を受けてCPU 200が発生し、入出力
インタフェース回Wr203 を介してこのダイヤルパ
ルス送出回路104 に入力される。この場合、ダイヤ
ルパルス信号Di の送出中は、入出力インタフェース
回路203f:介してダイヤルシャント信号DSが与え
られ、これによって通話回路105 が短絡されてダイ
ヤルパルス”l?f 号D iによる発呼者へのパルス
雑音を与えないように構成されている。また、このタ署
ヤルパルス送出回路104には蓄積硬貨が不足したなど
の場合に強制切断信号が入出力インタフェース回路20
3を介して与えられ、通話を強制的に切断できるように
構成されている。
制御部20は、CPU200 を中心としてランダムア
クセスメモリ(、RAM) 20 t 、硬貨処理める
い鉱通話処理に必要なプログラムおよび定数等を記憶し
たり一ドオンリメモリ(ROM)202、各種センサ等
との信号送受を行うための人出方インクフェース回路2
03および204 とを備えている。
さらに、硬貨の蓄積残額や故障時の表示を行う表示器2
05、電話機本体が所定角度以上傾けられたことを検知
する姿勢センサ206、オンフックおよびオフフックに
連動して開閉する7ツクスイツチ接点H82を備えてい
る。
姿勢センサ206は、電話機本体を傾けての不正を防止
するために設けられたものでめり、電話機本体が所定角
度以上傾けられると強制切断信号が兄せられ、通話が強
制的に切断される。
この制御部20においては、オフフックに伴い電源回路
103に内蔵のコンデンサの充電電圧が所定値に達する
と通話処理および硬貨処理のためのプログラムが起動す
る。そして、プログラムの起動後において硬貨投入とダ
イヤル操作がろればダイヤルパルス信号Diおよびダイ
ヤルシャント信号Dsが発生され、また通話中に課金信
号受信回路101から課金信号検知信号を受けた場合に
1        は後述する収納マグネット308に
対する駆動信号が発生される。さらに、蓄積硬貨の不足
時るるいは電話機本体の異常な傾斜時においては通話の
強制切断信号が発生される。
次に、硬貨処理部30it硬貨投入検矧センサ(図示せ
ず)などの光学的なセンサ回路3o1、材質選別コイル
(図示せず)を含む材質選別回路302、厚さ検出用コ
イルを含む厚さ選別回路303、 直径検出用コイルを
含む直径選別回路304、 これら選別回路302〜3
04 のアナログ出力信号を選択的にディジタル信号に
変換するAD変換器(ADC)305、正貨を蓄積させ
るための蓄積レバーとともに硬貨振分は機構を構成する
蓄積マグネット306および復旧マグネッ)307’i
有し、さらに課金信号に応じて収納レバー′Jt駆動す
る収納マグネツ)30B’i有している。−次に以上の
ような構成に係る動作について説明する。
はじめに、この実施例の硬貨処理においては、例えば4
 m s周期でCPU200に対する全ての入力信号を
読込んでその内容るるいは状態を判別した結果、実行す
べき処理かめればその処理の実行要求を表わすタスクレ
ディフラグをセットしておき、この後タスクレディフラ
グの状態を判別してセットさtているタスクレディフラ
グが1つであればこのフラグに対応する処理’に4ms
の中の残りの時間内で実行し、セットされているタスク
レディフラグが複数個の場合には個別に分解した硬貨検
知処理や表示処理々どの個別処理のうち最も優先度の高
い1つの処理を選択して4mBの中の残りの時間内で実
行し、優先度の低い残りの処理については次の新たな4
ms  の処理サイクルにおいて上位の優先度の処理要
求が無いことを条件に順次実行するようにしている。従
って、4mSの処理サイクル内においては硬貨検知処理
などの個別に分解された個別処理のうち1つのみが実行
される。そして、この個別処理が終了した場合、CPU
600は内部の基準タイマによって次の処理サイクルが
到来したことの割込みCINT)がろるまでアイドル状
態とされる。
とこて、各個別処理の優先度は第1グループと第2グル
ープとにさらに分類され、第1グループに属する処理は
4msの処理サイクル毎に優先度順に実行し、第2グル
ープに属する処理は第1グループの8倍の周期32m5
の処理サイクル毎に第1グループに属する処理の実行要
求が無いときのみ実行するように構成されている。
すなわちこの実施例においては、全ての処理を4msの
短周期で実行する必要のある第1グループの処理と、3
2mBの比較的長周期で実行すれは足シる第2グループ
の処理とに分類したうえ、各グループ内においても優先
順位を定め、この優先順位に従って必要な処理を実行し
、終了すれば新たな処理サイクルが到来するまでCPU
200をアイドル状態(スリーブ状態)とし、応答性の
向上と共に低消費電力化を図っている。なお、アイドル
状態ヲ有するCPU としてum名11D6301V(
日立製作新製)が冴、る。
この実施例において、CPU200 が実行する処理は
次の第1表に示すような個別処理に分割され、かつその
優先順位が定められている1、′第1表 そして、上述のよう々処理体系を採用しているため、R
AM201内にはそのメモリ傾城を利用して各処理の実
行要求を記憶する各処理にそれぞれ対応したタスクレデ
ィフラグレジスタが設ffうれ、例えば硬貨の投入が検
知された場合には硬貨検知処理に対応するタスクレディ
フラグレジスタに11#がセットされることによシその
実行が要求され、その後の処理終了によってリセッ)(
’0″)される。
このほか、RAM201内には蓄積マグネット306等
の通電時間を管理するためのソフトタイマ用のレジスタ
が設けられている。
以下、第2図へ・第9図に示すフローチャートに基づき
第1表で示した各処理がどのようにして実行されるかを
詳しく説明する。なお、電話機回路部10および硬貨処
理部30については本発明の要旨と直接関係しないため
にその詳細説明を省略する。
第2図は、CPU200が実行する処理のゼネラル70
−を示す図でろって、オフフックに伴い電源回路103
に内蔵されたコンデンサの充電電圧が所定電圧値になる
と、このゼネラルフローに示す処理が開始される。この
ゼネラル70−において、CPU2001jニーi’ず
ステップ8oOにおいて入出力インタフェース回路20
3,204 内のバッファレジスタ必るいはRAM20
1  内に設けた各種のデータレジスタ等をイニシャラ
イズし、次のステップ801 においてセンナ回路30
1における硬貨投入検知センサなどに異常がないかどう
か、さらに収納部(図示せず)が満杯状態になっていな
いかどうかなどを診断し、正常な通話が可能な状態でる
れば次のステップ802の処理に移行する。
しかし、硬貨投入検知センサなどに異常がるる場合、る
るいは収納部が満杯状態になっているなどの異常状態で
はこのことを表わすフラグをセッ゛トした後火のステッ
プ802の処理に移行する。このステップ801 の自
己診断処理において異常状態が検出された場合、後述す
るステップ880(第7図)の表示処理においてフラグ
の内容に対応した異常表示が表示器205 に表示され
る。
5 ステップ802の処理においては、CPO200は
第1グループに属する処理の処理サイクルを規定する第
1の基準タイマに4msのタイマ時間をセットして計時
動作を開始させる。なお、この第1の基準タイマはCP
U200 に内蔵されているものでるる。この後CPU
200はステップ803 において、例えば蓄積マグネ
ット306の通電時間などを計時するために設けられた
複数のソフトタイマの中に計時動作中のソフトタイマが
るるか否かを検出し、計時動作中のソフトタイマがろれ
は計時値をインクリメントした後タイマ時間が終了して
いないか否かを検出し、タイマ時間が終了していれば例
えば蓄積マグネット306の通電を停止させる処理を実
行する。この場合、このステップ802から後述のステ
ップ809までの処理は第1の基準タイマによって規定
される4mBの処理サイクル毎に実行されるが、例えば
蓄積マグネット306 などの通電時間は数100m5
程度になるため、4msの8倍の周期(32ms)で計
時動作を繰返す第1の分局用タイマと、さらにこの第1
の分局用タイマのタイマ時間を分周して32m5の28
倍の周期(896m5 )で計時動作を繰返す第2の分
局用タイマとが設けられ、数100ms程度のタイマ時
間は第1の分局タイマの出力を利用して計時され、1秒
以上のタイマ時間は第2の分局用タイマの出力を利用し
て計時される。なお、分局用タイマもRAM201  
のメモリ領域を利用したソフトタイマで構成されるもの
でるる。そして、各ソフトタイマはその計時機能が例え
ば蓄積マグネット306の通電時間の計時用として専用
に用いられるのでなく、後述する例えば蓄積検知処理の
プログラムが所望のソフトタイマに対応したレジスタに
対し計時すべきタイマ時間とタイマ時間終了の条件で実
行すべき処理のプログラムの記憶アドレスを与えること
により、蓄積マグネット306の通電時間計時用として
働かせたり、復旧マグネツ) 3070通電時間計時用
として働かせたりすることができるように構成されてい
る。
すなわち、各ソフトタイマは第1表に示した各処理のプ
ログラムによってその計時機能が選択的に定義され、定
義された後はステップ803のタイマ処理において計時
値の更新がなされる。この場合、計時機能の定義は、タ
イマ時間終了の条件で実行する処理内容によって定まる
CPU200はこの後ステップ804の入力センス処理
において、CPU200 に対して入力される全ての信
号、すなわち課金信号受信回路1o1゜姿勢センサ20
6.フックスイッチ接点H82。
センサ回路301 の各出力信号、さらに硬貨処理機能
のテストスイッチ(図示せず)、キーボードのダイヤル
ボタン(図示せず)の出力信号を検知する。次いで、C
PU200はこの検知結果を基に次のステップ805の
レディタスクチェック処理において、硬貨検知処理など
の個別処理を実行する必要が生じているか否かをチェッ
クし、個別処理の実行の必要性が生じていれば必要とす
る個別処理に対応したタスクフラグレジスタにその実行
要求を表わすタスクレディフラグをセットする。
次に、CPO200はステップ806において各個別処
理に対応したタスクレディフラグのうちセットされてい
るものが有るか否がを第1表に示した優先順位に従って
チェックし、セットされているものが全くなければステ
ップ809に進んで自己の動作状態をアイドル状態とす
る。しかし、各個別処理に対応したタスクレディフラグ
のうちいずれかにセットされているものがろれば、最先
に検出したタスクレディフラグすなわちセットされてい
るタスクレディフラグのうち最も優先順位の高いタスク
レディフラグに対応する個別処理のスタートアドレスを
ステップ807のタスク始動処理においてプログラムカ
ウンタにセットし、次のステップ808のタスク実行処
理においてプログラムカウンタにセットしたアドレスを
スタートアドレスとする個別処理のプログラム、すなわ
ち第7図のステップ810〜900に示す各処理の1つ
を実行する。そして、この個別処理が終了すればステッ
プ809において自己をアイドル状態とし、その後4m
sのタイマ時間が終了して新たな処理サイクルが到来し
たことの割込みが第1の基準タイマから発生すればステ
ップ802に戻り、以後同様の処理を繰返す。この場合
、実行に移された個別処理のタスクレディフラグはプロ
グラムカラy fi K スタートアドレスがセットさ
れた段階でリセットされる。このため、次の新たな処理
サイクルにおいては次位優先順位の個別処理が実行に移
されることになる。
ただし、第2グループに属する個別処理の実行を要求す
るタスクレディフラグについては、CPU200はステ
ップ805のレディタスクチェック処理において32m
5の第2基準タイマのタイマ時間が終了し、かつ第1グ
ループのタスクレディフラグが全てセットされていない
ことを条件にそのセット状態を検出する。そして、CP
U200 は第2グループに属する個別処理の処理サイ
クルを規定する32m5の第2基準タイマについては、
オフフック直後に第1グループの処理要求が無い示ある
いは無くなったことを条件にステップ805のレディタ
スクチェック処理においてスタートさせ、その後ステッ
プ805 を通過する毎にその計時値を更新し、更新の
結果、タイマ時間が終了すれば第1グループに属する個
別処理の実行要求が無いことを条件に再スタートさせる
このため、第2グループに属する個別処理は、オフフッ
ク直後においては第1グループの処理要求が無くなった
時点から32m5経過後に初めて実行の機会が与えられ
、その後は第1グループの処理要求が無ければ32m5
毎に実行の機会が与えられる。
このように通話処理および硬貨処理に関わる全ての処理
は個別に分解され、優先度類に4ma毎めるいは32m
8毎の周期で実行され、実行の終了後をこおいてCPO
20Gは直ちにアイドル状態とされる。従って、優先度
の高い第1グループに硬貨の投入管検知した場合の処理
などを割当てておけば、これへの応答を失することもな
く、かつ電力消費も低減できるものとなる。
ところで、第1グループに属する処理は第3図のステッ
プ810〜850にそれぞれ示しているが、このうちス
テップ810 に示す硬貨検知処理昧硬貨投入倹知セン
サによって硬貨の投入が検知され、この投入検知に基づ
き硬貨検知処理の実行要求を表わすタスクレディフラグ
がセットされている条件で他の処理要求に最優先して実
行される。
そして、この硬貨検知処理においては硬貨の連続投入に
よる誤蓄積を防止するための硬貨選別タイマが起動され
ると共に、投入硬貨の厚さおよび直径を選別するだめの
厚さ選別回路303および直径選別回路304 に対し
動作用電源を硬貨選別タイマのタイマ設定時間中だけ供
給する処理が実行される。
この場合、回路303および回路304 に対する電源
の供給および辿断杖入出力インタフェース回路204 
fc介して行われる。
次にステップ820に示す硬貨データ人力処理は、硬貨
選別タイマの起動により硬貨データ入力処理の実行要求
を表わすタスクレディフラグがセットされている条件で
実行される。そ1−て、この硬貨データ入力処理におい
では硬貨の拐質、直径。
厚さに関するデータがAD変換器305および入出力イ
ンタフェース回路204を介1.て入力されると共に、
この入力データと所定値との比較が行われて投入硬貨の
真偽および種類が検出され、投入硬貨が適正貨でろれば
これを蓄積するために蓄積マグネット306 が駆動さ
れる。こねによって投入硬貨は蓄積軌道に導かわる。な
お、投入硬貨が偽似貨であった場合には蓄積マグネット
306は駆動されず、この時の偽似貨は返却される。
次にステップ830に示ず蓄積検知処理は、蓄積検知セ
ンサによって蓄積軌道に到来した硬貨が検知され、この
蓄積検知に基づき蓄積検知処理の実行要求′を表わすタ
スクレディフラグがセットされている条件で実行される
。そして、との蓄積検知処理においては前述の硬貨デー
タ入力処理において得られた投入硬貨のS類を表わすデ
ータに基づき投入硬貨額が求められて鉦積額メモリの中
の蓄積順位に対応したメそり領域へ格納されると共に、
収納部(図示せず)に既に収納された硬貨額のうち通話
未使用分の金額と蓄積メモリに格納されている蓄積額と
が加算され、引続き通話可能な金額が算出される。さら
に、蓄積マグネット306に対する通電が停止され、一
定時間経過後に復旧マグネット301に対する通電が所
定時間だけ行われ、蓄積マグネット306の通電によっ
て蓄積、側に作動していた蓄積レバー(図示せず)が返
却側に切換えられる。なお、この蓄積検知処理において
は、通話可能な硬貨額を表示させるためのタスクレディ
フラグがセットされ、その後に第2グループの表示処理
の実行が許可された段階でこの通話可能な硬貨額が表示
器205に数字表示され石。
次にステップ840に示す収納検知処理は、課金信号の
受イΔにより収納マグネット308が駆動されることに
より収納側に作動している収納レノ(−(図示せず)f
:介して収納軌道に到来した硬貨が収納検知セ/すに、
よって検知され、この収納検知に基づき収納検知処理の
実行要求を表わすタスクレディフラグがセットされてい
る条件で実行される。そして、この収納検知処理におい
ては蓄積メモリに記憶されている蓄積額からこの時収納
した収納硬貨額が減算されると共に、引続き通話可能な
金額が前述の蓄積検知処理の場合と同様に算    出
される。さらに、収納マグネット308に対する通電が
停止され、この収納マグネット308の通電によって収
納側に作動していた収納レノ(−が非収納側に復旧され
る。
次にステップ850に示すダイヤル制御処理は、オフフ
ック後に少くとも1枚の正貨が蓄積軌道に蓄積された後
にダイヤルボタン操作が行われ、とのダイヤルボタン操
作に伴うダイヤル信号の立上シ(または立下り)の検知
によってダイヤル制御処理の実行要求を表わすタスクレ
ディフラグがセットされている条件で実行される。そし
て、このダイヤル制御処理においてはダイヤル信号Di
およびダイヤルシャント信号D8が入出力インタフェー
ス回路203を介してダイヤルパルス送出回路104に
与えられる。
一方、M2グループに属する各処理は第3図のステップ
860〜900にそれぞれ示しているがこのうちステッ
プ860に示す課金処理は課金信号の立上りの検知によ
って課金処理の実行要求を表わすタスクレディフラグが
セットされている榮件で実行される。この課金処理にお
いては次のステップ870 に示す収納判断処理の実行
要求を表1         わすタスクレディフラグ
がセットされる。すると、第2グループの処理サイク/
’(32ms、)の新たな処理サイクルが到来し九段階
で収納!f4J断処理が実行され、既に収納した硬貨額
に未使用分が充分にめれば、この未使用額から課金額が
減算される。
しかし、未使用額が課金額より少ない場合には蓄積軌道
に蓄積されている硬貨を追加収納するために収納マグネ
ット308に対する通電が行われ、1枚の蓄積硬貨が収
納部に新たに収納される。収納マグネット308に対す
る通電により、硬貨が収納軌道に導かれると収納検知セ
ンサによる収納検知によって前述したステップ840の
収納検知処理が実行される。
次にステップ870に示す表示処理は、蓄積軌道に新た
に硬貨が蓄積された場合、ろるいは収納部に新たに硬貨
が収納された場合に引続き通話可能な硬貨額を表示させ
るだめのタスクレディフラグがセットされている条件で
実行される。また、収納部が満杯状態になっている場合
、4′>るいは硬貨投入検知センサなどに異常が生じて
いる場合に異常表示を行わせるためのタスクレディフラ
グがセットされている条件で実行される。そして、この
タスクレディフラグの内容に応じて引続き通話可能な硬
貨額の表示あるいは異常表示が表示器205によって行
われる。なお、この表示処理の実行を要求するタスクレ
ディフラグは、自己診断処理や蓄積検知処理、収納検知
処理などで表示出力が必要となる都度セットされる。
次にステップ890 に示すフック処理は、オフフック
ま7+はオンノックに伴うノックスイッチJH点、H8
zの出力46号の立上りめるいは逆流検知センサによる
硬貨の逆流(電話機本体を傾けての不正行為による逆流
)が検知され、これらの立上り検知めるいは逆流検知に
基づきフック処理の実行要求を表わすタスクレディフラ
グがセットされている条件で実行される。
そして、このフック処理においてはタスクレディフラグ
をセットした原因がオフフックまたはオンフックに伴う
ものでめれば、通話開始または通話終了に必要とする処
理が実行される。ま献タスクレディフラグをセットした
原因が硬貨の逆流検知に伴うものでろれば、ダイヤルパ
ルス送出回路104に対して通話の強制切断信号が送ら
れ、通話が強制的に切断される。
次に、ステップ9o口に示すテストモード処理線保守時
にテストスイッチ(図示せず)がオン操作され、このオ
ン操作に伴ってテストモード処理の実行要求を表わすタ
スクレディフラグがセットされている条件で実行される
。このテストモード処理においては、全機能を試験する
ための処理が実行される。
第4図および第5図は、第2図のステップ803に示し
たタイマ処理の詳細を示すフローチャートで6って、C
PU200はまずステップ100G  においてタイマ
時間が32rnsの第1分周用タイマのカウント値(タ
イマ時間)を1単位(4ms)だけ減じ、次にこの第1
分周用タイマのタイマ時間が終了しているか否かをステ
ップ1001 において検出する。この結果、タイマ時
nυ;終了している場合にはステップ1002において
この第1分周用タイマに321TlBのタイマ時間に相
当する値を再セットして再スタートさせる。しかし、タ
イマ時間が終了していなければ第2図のゼネラルフロー
の処理に戻シ、入力センス処理の実行に移る。
CPU200 は第1分周用タイマを再スタートさせた
場合、ステップ1003のタイマブロック処理において
この第1分周用タイマの分周出力を利用した複数のソフ
トタイマの使用状態を調べ、現在使用中のソフトタイマ
かめればこのソフトタイマのタイマ時間を1単位(32
mg)だけ減じると共じ、タイマ時間が終了したソフト
タイマがあればそのソフトタイマのタイマ時間終了の条
件で実行すべき処理を行う。すなわち、ソフトタイマは
第6図に示すようにRAM201のメモリ領域を利用し
、計時機能を使用中であることを表わす使用フラグのメ
モリ領域Mlと、スタート時からの経過時間t−表わす
タイマカウント値(タイマ時間)のメモリ領域M2と、
タイマ時間終了時に実行すべき処理のプログラムが記憶
されているROM202の上位アドレスおよび下位アド
レスのメモリ領域M3およびM4とから構成されており
、さらにこのような構成のソフトタイマは複数個を1組
としてブロック化され、第1分周用タイマの分局出力を
利用する第1タイマブロツクとして構成されている。
このため、CPU200は第5図にタイマ処理の詳細を
示しているようにまずステップ1010において第1タ
イマブロツクのスタートアドレスをセットし、メモリ領
域M1から第1番目のソフトタイマにおける使用フラグ
を読出し、続くステップ1011 においてこのM1番
目のソフトタイマが使用中か否かを判別する。この結果
、第1番目のソフトタイマが使用中でなければステップ
1017の処理にジャンプし、ここにおいて2’42 
W目のソフトタイマのスタートアドレスをセットした後
、ステップ1018の判断を経た後ステップ1011の
処理に戻り、第2番目のソフトタイマにおけるメモリ領
域MIから使用フラグを読出し、第2番目のソフトタイ
マが使用中か否かを判別する。この結果、第2番目のソ
フトタイマが使用中でめれtf次のステップ1012に
おいてこの第2番目のソフトタイマのタイマ時間を1単
位(32mg)だけ減じた後、次のステップ1013に
おいて予め設定されたタイマ時間が終了している力瓢否
〃hを判別する。この結果、第211目のソフトタイマ
のメモリ領域M2の値が「0−1になっている場合、す
なわちタイマ時間が終了している場合には次のステップ
1014において使用フラグをリセットした後、次のス
テップ1015においてタイマ時間終了の条件で実行す
べきプログラムのスタートアドレスを第2番目のソフト
タイマのメモリ領域M3およびM4から読出してプログ
ラムカクンタにセットし、次のステップ1015におい
て当該プログラムによる処理を実行する。この後、ステ
ップ1011において次のソフトタイマ、すなわち第3
番目のソフトタイマのスタートアト°レスをセットした
後、ステップ101Bの判断を経てステップ1011 
の処理に戻る。しかし、第2番目のソフトタイマのタイ
マ時間が終了していなければステップ1013からステ
ップ101Tへ弁ンプし、第3番目のソフトタイマのス
タートアト°レスをセットした後、ステップ1018の
判断を経てステップ1011 の処理に戻る。
CPU200は同様な処理を繰返し実行し、第1分周用
タイマの分周出力を利用したソフトタイマに関する処理
が全く終了するとステップ1018の判断を経て第4図
のステップ1004の処理に移る。
CPU200は、ステップ1004においてタイマ時間
が896m5 (= 32m5 x 28 、’)  
の第2分周用タイマのタイマ時間を1単位(32mg)
  だけ減じ、次にこの第2分周用タイマのタイマ時間
が終了しているか否かをステップ1005において判別
する。この結果、タイマ時間が終了している場合にはス
テップ1006においてこの第2分周用タイマに896
m5のタイマ時間に相当する値を再セットして再スター
トさせる。しかし、タイマ時間が終了していなければ第
2図のゼネラル70−の処理に戻シ、入力センス処理の
実行に移る。
CPU200は第2分周用タイマを再スタートさせた場
合、ステップ1007のタイマブロック処理においてこ
の第2分周タイマの分周出力を利用した複数のソフトタ
イマに関する処理を前述のステップ1003の処理と同
様にして実行し、第2図のゼネラル70−の処理に戻る
第7図および菌8図は、第2図のステップ804に示し
た入力センス処理の詳細を示すフローチャートでろって
、CPU200はまずステップ1050においてCPU
200 に入力される全ての入力信号を読取るための読
取多信号をオン状態とし、次のステップにおいて入力信
号の状態を検出する。そして、次のステップ1052に
おいて読取少信号をオフ状態とした後、ステップ105
3において先のステップ1051 で検出した入力信号
の状態検出結果に基づき硬貨検知処理など個別処理の実
行要求を表わすタスクレディフラグをセットする。
すなわち、第8図にステップ1053の詳細を示してい
るが、CPU200 は入力信号の状態検出の結果、硬
貨投入検知センナの出力信号のエツジ(立上りまたは立
下り)を検出した場合には硬貨の投入が行われたものと
して硬貨検知処理の実行を要求するタスクレディ72グ
(TRF)’eステップ1061においてセットし、ま
た逆流検知センナの出力gM号のエツジを検出した場合
には不正行為により硬貨の逆流が発年したものとしてフ
ック処理の実行を要求するタスクレディフラグをステッ
プ1063においてセットする。さらに、蓄積検知セン
サの出力信号のエツジを検出した場合に祉選別処理を受
けた投入硬貨が蓄積軌道に達したものとして蓄積検知処
理の実行を要求するタスクレディフラグをステップ10
65においてセットし、また収納検知センサの出力信号
のエツジを検出した場合には蓄積硬貨が収納部に達した
ものとして収納検知処理の実行を要求するタスクレディ
フラグをステップ1061においてセットする。さらに
また、フックスイッチ接点H8!の出力(if号のエツ
ジを検出し′#−場合にはオフフック塘たはオンフック
が行われたものとしてフック処理の実行を要求するタス
クレディフラグをステップ1069においてセット・し
、またダイヤルボタンの出カイu−号のエツジを検出し
た場合にはダイヤル操作が行われたものとしてダイヤル
制御処理の実行を要求するタスクレディフラグをステッ
プ1011においてセットする。同様に、保守用のテス
トスイッチの出力信号のエツジを検出した場合には保守
作業が行われているものとしてテストモード処理の実行
を要求するタスクレディフラグをステップ1073にお
いてセットし、さらtCSC信金のエツジを検出した場
合には課金信号が到来したものとして課金処理の実行を
要求するタスクレディフラグをステップ10T5におい
てセットする。さらに、硬貨選別タイマの使用フラグを
参照して該タイマが動作中でろる場合には投入硬貨の選
別動作を開始させるために硬貨データ入力処理の実行を
要求するタスクレディフラグをステップ10T1におい
てセットする。
CPU200はこのようにして全入力信号の状態に応じ
て個別処理の実行を要求するタスクレディフラグをセッ
トした後、第2図のゼネラル70−の処理に戻る。
なお、姿勢センサ206 の出力信号のエツジを検出し
た場合にはフック処理の実行を要求するタスクレディフ
ラグがセットされるようになっている。
第9図は、第2図のステップ805に示したレディタス
クチェック処理の詳廁ヲ示す70−チャートでめって、
CPU200はまずステップ1080においてインデッ
クスBに対し第1グループの個別処理数を表わす値「0
5」 をセットした後、第1グループに属する各個別処
理の稼動状態およびその処理プログラムのスタートアド
レス情報を各個別処理別に記憶したタスクコントロール
ブロックのスタートアドレス情報をXレジスタに一時記
憶させると共に、このタスクコントロールブロックのス
タートアドレス情報をアドレスバス上に送出する。すな
わち、第1グループの個別処理を管理するだめのタスク
コントロールブロック轄第1 Q図のメモリマツプに示
すように硬貨検知処理などの各個別処理に対応した5個
のメモリ領域M1〜M5から成り、各メモリ領域には各
個別処理の実行要求全表わすタスクレディフラグおよび
現在実行中でるることを表わすフラグなどの稼動状態を
表わすフラグと共に、当該処理のプログラムが記憶され
ているROM202のスタートアドレス情報が先頭番地
から順に3番地に亘って記憶されている。
そこで、CPU200は第1グループの個別処理のうち
いず訃に対して実行要求が発生しているか全検出するた
め、壕ずステップ1081においてタスクコントロール
ブロックのスタートアドレス情報をアドレスバス上に送
出し、次のステップ1082においてタスクコントロー
ルブロックの先頭領吠に設けられている硬貨検知処理の
タスクコントロールメモリ領域M+の先頭メモリ番地か
ら硬貨検知処理に関するフラグをCPO20Gの内部の
アキュムレータCACC)に読込む。この後ステップ1
083において、 アキュムレータの内容に基づき硬貨
検知処理の実行を要求するタスクレディフラグ(TRF
)がセットされているか否かを調べ、セットされている
場合にはステラ7’1088および1089を介して第
2図のゼネラルフロー) の処理に戻9、硬貨検知処理全実行する。
しかし、硬貨検知処理の実行を要求するタスクレディブ
ックがセットされていなければ、ステップ1083から
1084の処理に移シ、ここにおいてXレジスタに記憶
されているアドレス情報にr3J(10進表示)を加え
、この加算値金タスクコントロールブロックに対するア
ドレス情報としてアドレスバス上に送出する。そして、
この後のステップ1085においてインデックスBの内
容を[1−1だけ減じ、この新たな値が1−Olでない
ことをステップ1086において判別した後ステップ1
082の処理に戻り、今度はタスクコントロールメモリ
領域M2の先頭メモリ領域から硬貨データ入力処理に関
するフラグ’&CPU2GGの内部のアキュムレータに
読込む。次に前述の場合と同様に、アキュムレータの内
容に基づき硬貨データ入力処理の実行を要求するタスク
レディフラグがセットされているか否かを調べ、セット
されている場合には第2図のゼネラルフローの処理に戻
って硬貨データ入力処理を実行する1゜CPO200は
、このようにしてタスクレディフラグの状態をチェック
し、セットされているタスクレディフラグを検出した場
合にはただちに第2図のゼネラルスローの処理へ戻って
当該フラグに対応した個別処理を実行する。しかし、イ
ンデックスBの内容が「0」になってもセットされてい
るタスクレディフラグ全検出しなかった場合、すなわち
第1グループに属する個別処理の実行要求が全く無かっ
た場合、ステップ1086の判別を経てステップ108
7の処理へ移り、ここにおいて第2グループに属する個
別処理の処理サイクルを規定する第2基準タイマ(周期
:32m5)のタイマ時間(TAT)が終了しているか
否か(すなわち、タイマカウント値がr’ OJ 2)
−否か)を判別し、終了していれば(TAT=0)ステ
ップ1090において、給2基準タイマに対し32m+
sのタイマ時間を再セットし、この後のステップ109
1  においてインデックスBに対し第2グループの個
別処理数を表わす値「05」をセットする。この後ステ
ップ108.2〜1086において第1グループの個別
処理に対する実行要求の有無を検出する場合と同様にし
て第2グループの個別処理に対する実行要求の/T幇を
検出する。
すなわち、第2グループの個別処理を管理するためのタ
スクコントロールブロックは第11図のメモリマツプに
示すように課金処理などの各個別処理に対応した5個の
メモリ領域M!〜M5から成p1各メモリ領域には各個
別処理の実行要求を表わすタスクレディフラグおよび現
在実行中でるることを表わすフラグなどの稼動状態を表
わすフラグと共に、当該処理のブロイラムが記憶されて
いるROM202のスタートアドレス情報が先頭番地か
ら順に3番地に亘って記憶されている。
そこで、CPU200は第1グループの個別処理に対す
る実行要求の有無を検出する場合と同様に、まずステッ
プ1092において第2グループのタスクコントロー2
ブロツクのスタートアドレス情報をXレジスタに一時記
憶させると共に、このタスクコントロールブロックのス
タートアドレス情報をアドレスバス上に送出する。そし
て、ステップ1082〜ステツプ1086において第2
グループの個別処理に対する実行要求の有無を検出する
この結果、第2グループの個別処理のいずれかに対する
実行要求を検出した場合には検出時点でステップ108
3からステップ1088の処理ヘジヤングし、このステ
ップ1088および次のステラ7’1089 を介して
M2図のゼネラルフローの処理に戻り、実行要求のめる
個別処理を実行する。
ところで、第1グループおよび第2グループのタスクコ
ントロールブロックにおいては優先度の高い処理に対応
するコントロールメモリ領域からJ[にメモリアドレス
が割当てられている。このため、第1グループおよび第
2グループに属する各個別処理の実行要求の有無は優先
度の高い順番にJ[次検出されることになる。また、第
2グループに属する各個別処理に対する実行要求の有無
は、ステップ1086および1087の条件があるため
に第1グループの各個別処理に対する実行要求が無く、
シかもM2基準タイマのタイマ時間が終了した時にのみ
検出されることになる。
)         この場合、第2の基準タイマは第
9図に示すし[ ディタスクチェック処理が実行されるたびに(すなわち
、4mB毎)ステップ1089において1単位(4ms
)  のタイマ時間が減じられる。なお、ステップ10
88においては第2の基準タイマのタイマ時間(TAT
 )が終了している場合にはステップ1089のタイマ
時間更新処理を実行させないようにしているが、これは
第2の基準タイマのタイマ時間が負の値にならないよう
にするためでるる。
第12図は、第2図のステップ807 K示すタスク始
動処理の詳細を示すフローチャートでろって、CPO2
00はステップ1100において最も早く実行要求の検
出された個別処理のタスクコントロールメモリ領域から
タスクレディフラグ (TRF )をリセットした後、
次のステップ1101において同じタスクコントローフ
1メモリ領域カら当該個別処理のプログラムが記憶され
ているスタートアドレスを読出し、このスタートアドレ
スをアドレスカウンタにセットする。この後、第2図の
ゼネラルフローに戻シ、当該個別処理をそのプログラム
に従って実行する。
このように、通話処理および硬貨処理に関わる全ての処
理は個別に分解されてその優先順位が指定され、優先度
順に実行要球が検出されて4msしるいは32m5の周
期で実行され、実行の終了後において社CPU200は
直ちにアイドル状態とされる。従って、優先度の高い第
1グループに硬貨投入検知処理などその実行要求が不規
則的に発生する処理を割当てておけば、これへの応答性
を失することもなく、しかもこのような不規則的な実行
要求に関する処理が終了した後は第2グループの個別処
理が最短の場合でも32m5の周期で実行されるのみで
あり、この間CPU200はアイドル状態とされるため
、電力消費は極めて小さなものとなる。
[発明の効果] 以上説明したように本発明は、公衆電話機の各処理内容
をその優先度に基づいて複数のグループに分割するとと
もに各グループ内での優先順位をそれぞれ指定し、かつ
基本周期毎に各処理内容に対する実行要求の検出を行い
、この検出結果によシ前記基本周期の期間で線量優先グ
ループのみを対象として予め指定された優先順位に従う
単一の処理を実行し、前記基本周期の整数倍の周期の期
間では下位優先度のグループをも対象として優先度およ
び優先順位に従う単一の処理を実行するようにしたもの
でるる。このため、公衆電話機において必要とする処理
を簡単な構成で、しかも少ない電力消費゛で確実に実行
することができる。従って、消費電力が抑制されている
局電源方式の公衆電話機に適用すれば性能および経済性
のうえで優れた効果を発揮する。
【図面の簡単な説明】
第1図は本発明の一実施例を示す公衆電話機のブロック
図、第2図および第3図は全体の処理内容を示すフロー
チャート、第4図および第5図はタイマ処理の詳細を示
すフローチャート、W、6図はタイマコントロールブロ
ックの構成を示すメモーリマツプ、第7図は入力センス
処理の詳細ヲ示すフローチャート、第8図は第7図にお
けるタスク゛レディフラグセット処理の詳細を示す70
〜チャ−ト、第9図はレディタスクチェック処理の詳細
を示すフローチャート、第10図および第11図はタス
クコントロールブロックの構成を示すメモリマツプ、第
12図はタスク始動処理の詳細を示すフローチャートで
るる。 10・・・番電話機回路部、20・・・・制御部、30
−や・・硬貨処理部、20G−−・伊CPU 、201
  ・−φ・RAM、202 ・・争・ROM、203
,204参−〇・入出力インタフェース回路。 特許出願人 株式会社田村電機製作所 代理人 山川政樹(ほか1名) 第4図           第5図 第6図           第7図 第8図 ト 第9図 第11図      第12図 手続補正書(自発) 1、事件の表示 昭和58年 特 許 願第106221号3、補正をす
る者 事件との関係    特  許  出願人名称(氏名)
  (363)株式会社田村電機製作所補−丁一命−令
の日付 −一昭不[−−−−年一−〜−−−−−月−−
− 日拒絶理由通知 補正−(乙ζり一増加す本発明の数〜・−パ・−・(1
)明; を[機器の処理制御方式」と補正する。 書の特許請求の範囲を別紙のとおり補正する。 (3)同書第1頁第18行の「通話に・・・ 1乃至第
19行の「・・・電話機」を下記のとおり袖る。 一1門報処理の要求が一時的に同時要求として生ずるが
、これ以外では処理要求の発生頻度が少ない機器」 (41同書第2頁第1行と第2行との間へ下記を加る。 時的に同時処理要求が生じ、これ以外では要求の発生頻
度が少ない機器の一例として−71、電話機を挙げれば
、」 (5)同書第3頁第10行の「電話機」のつぎへ「等の
機器」を加入する。 書同頁第14行の「公衆電話機」を「前述器」と補正す
る。 /−−一      −1“−−一 (7)同書同頁第16行の「公衆電話機」を「機器」と
補正する。 (8)  同省同頁第18行の「公衆電話機」を下記の
とおり補正する。 [この目的を達成するため、本発明においては、機器」 (9)同書第29頁第10行のr 1015」をrlo
16Jと補正する。 αQ 同書第40頁第20行のつぎへ下記を加入する。 [第13図は、以上の処理制御状況を示すタイミングチ
ャートであり、(a)のとおり、第2図のゼネラルスロ
ーに示す処理が反復され、周期りを4msとすれば、こ
の周期によシステップ802以降が実行されるものとな
っておムステツプ802〜808の実行される以外はス
テップ809のアイドル状態IDとなり、消費電力の節
減が達せられるものとなっている。 1        壕だ、ステップ802〜805は、
周期tの頭初において、期間t/40間に実行され、第
1の基準タイマの示す値が減算により′00〃となり、
直ちに108#ヘセツトされるため’00108“とk
つでから、周期tの減算に応じゝ\07〃〜01〃を示
すときは、第13図(b)のとおり、ステップ802.
804〜805が実行されるのに対し、周期8tによ、
b’oo108#となったときには、同図(c)のとお
り、ステップ802〜805が連続的に実行され、これ
らについで、ステップ805 ノM果ステップ806が
Yであれば、ステップ80Bへ移行する。 たソし、(b)においても、ステップ803の内容を示
す第4図のステップ1000は実行されるが、わずかな
時間のため無視しであると共に、ステップ806.80
7も同様なため無視してあり、これらは記入されていな
い。」 (111同書第41頁第16行の「公衆電話機」を「機
器」と補正する。 (121同書第42頁第6行の1公衆型話機」を1機器
」と補正する。 Q3  同書同頁第10行の「電話機」のつぎへ「等の
各種機器」を加入する。 α4 同書第43頁第5行の「フローチャート」のつぎ
へ「、第13図は処理制御状況のタイミングチャート」
を加入する。 a9  第13図を別紙のとおり追加する。 以上 別         紙 「畔の外部又は内部から生じる処理要爽椋枢する各処理
内容をその優先度に基づいて複数のグループに分割する
とともに各グループ内での優先   ′順位をそれぞれ
指定し、かつ基本周期毎に各処理内容に対する実行要求
の検出を行い、この検出結果により前記基本周期の期間
では最優先グループのみを対象として予め指定された優
先順位に従う単一の処理を実行し、前記基本周期の整数
倍の周期の期間では下位優先度のグループをも対象とし
て優先度および優先順位に従う単一の処理を実行するよ
うにしたことを特徴とする機器の処理制御方式。」 以上

Claims (1)

    【特許請求の範囲】
  1. 公衆電話機の各処理内容をその優先度に基づいて複数の
    グループに分割するとともに各グループ内での優先順位
    をそれぞれ指定し、がっ基本周期毎に各処理内容に対す
    る実行要求の検出を行い、この検出結果により前記基本
    周期の期間でtit蛙恢先グループのみを対象として予
    め指駕された優先順位に従う単一の処理を実行し、前記
    基本周期の整数倍の周期の期間では下位優先度のグルー
    プをも対象として優先度および優先順位に従う単一の
JP58106221A 1983-06-14 1983-06-14 公衆電話機の処理制御方式 Granted JPS59231966A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP58106221A JPS59231966A (ja) 1983-06-14 1983-06-14 公衆電話機の処理制御方式
US06/617,462 US4612418A (en) 1983-06-14 1984-06-05 Method for controlling task process and device thereof
EP84303869A EP0128754B1 (en) 1983-06-14 1984-06-07 Method for controlling task process and device thereof
DK279884A DK279884A (da) 1983-06-14 1984-06-07 Fremgangsmaade til kontrol af ''task process'' samt apparat i overensstemmelse dermed
DE8484303869T DE3484482D1 (de) 1983-06-14 1984-06-07 Methode zur kontrolle der durchfuehrung eines auftrags und anordnung dafuer.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58106221A JPS59231966A (ja) 1983-06-14 1983-06-14 公衆電話機の処理制御方式

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP10932884A Division JPS6016756A (ja) 1984-05-31 1984-05-31 機器の処理制御方式

Publications (2)

Publication Number Publication Date
JPS59231966A true JPS59231966A (ja) 1984-12-26
JPH0472429B2 JPH0472429B2 (ja) 1992-11-18

Family

ID=14428084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58106221A Granted JPS59231966A (ja) 1983-06-14 1983-06-14 公衆電話機の処理制御方式

Country Status (5)

Country Link
US (1) US4612418A (ja)
EP (1) EP0128754B1 (ja)
JP (1) JPS59231966A (ja)
DE (1) DE3484482D1 (ja)
DK (1) DK279884A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0220114A (ja) * 1988-05-09 1990-01-23 Thomson Consumer Electron Inc 同調装置
JPH07334378A (ja) * 1994-06-03 1995-12-22 Nec Corp タスクスケジューリング方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6343461A (ja) * 1986-08-11 1988-02-24 Tamura Electric Works Ltd 相手応答検知方式
US5051936A (en) * 1987-12-21 1991-09-24 Johnson Service Company Microprocessor-based controller with synchronous reset
US4931975A (en) * 1987-12-21 1990-06-05 Johnson Service Company Microprocessor-based controller with synchronous reset
DE69033149T2 (de) * 1989-06-30 1999-11-18 Fujitsu Personal Syst Inc Taktsystem
US4985910A (en) * 1989-09-15 1991-01-15 Mars Incorporated Method and apparatus for retrofitting a standard coin operated telephone employing a carbon microphone with a line powered electronic controller
US6158012A (en) * 1989-10-30 2000-12-05 Texas Instruments Incorporated Real-time power conservation and thermal management for computers
US5218704A (en) 1989-10-30 1993-06-08 Texas Instruments Real-time power conservation for portable computers
US5027935A (en) * 1989-12-26 1991-07-02 At&T Bell Laboratories Apparatus and method for conserving power in an electronic coin chute
EP0463207B1 (de) * 1990-06-26 1995-03-08 Siemens Aktiengesellschaft Programmgesteuerte Kommunikationsanlage
JP3034362B2 (ja) * 1990-11-22 2000-04-17 株式会社日立製作所 周辺制御装置およびscsiバス制御装置
WO1992017796A1 (en) * 1991-03-28 1992-10-15 The Commonwealth Of Australia Radar control task scheduling
US5423045A (en) * 1992-04-15 1995-06-06 International Business Machines Corporation System for distributed power management in portable computers
US5408573A (en) * 1992-06-17 1995-04-18 Johnson Service Company Integrated motor controller
US5958055A (en) * 1996-09-20 1999-09-28 Vlsi Technology, Inc. Power management system for a computer
US6052580A (en) * 1997-07-31 2000-04-18 Lucent Technologies Inc. Upper medium access control processor architecture
US5937200A (en) * 1997-11-21 1999-08-10 Phoenix Technologies Ltd. Using firmware to enhance the functionality of a controller
DE10122422A1 (de) 2001-05-09 2002-11-21 Siemens Ag Verfahren und Vorrichtung zum Einstellen der Bandbreite einer Verbindung zwischen mindestens zwei Kommunikationsendpunkten in einem Datennetz
US8032891B2 (en) * 2002-05-20 2011-10-04 Texas Instruments Incorporated Energy-aware scheduling of application execution
US7827555B2 (en) * 2004-09-13 2010-11-02 Integrated Device Technology, Inc. Scheduler for a multiprocessing computing system
US7634774B2 (en) * 2004-09-13 2009-12-15 Integrated Device Technology, Inc. System and method of scheduling computing threads
US7432197B2 (en) * 2006-01-27 2008-10-07 Micron Technology, Inc. Methods of patterning photoresist, and methods of forming semiconductor constructions
CN110989417B (zh) * 2019-10-29 2023-02-03 西南电子技术研究所(中国电子科技集团公司第十研究所) 适应fpga局部重构的周期检测系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5028349A (ja) * 1973-07-11 1975-03-22
JPS5553722A (en) * 1978-10-17 1980-04-19 Toshiba Corp Priority control system
JPS55121552A (en) * 1979-03-13 1980-09-18 Mitsubishi Electric Corp Processing request control system
JPS5739637A (en) * 1980-08-22 1982-03-04 Hitachi Ltd Signal transmission system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3449524A (en) * 1966-07-22 1969-06-10 Stromberg Carlson Corp Prepay coin adapter
US4039768A (en) * 1976-05-26 1977-08-02 Maley James B O Pay telephone station monitor system
JPS5571351A (en) * 1978-11-25 1980-05-29 Tamura Electric Works Ltd Faulty position display-type public telephone set
CH652548A5 (de) * 1981-07-23 1985-11-15 Sodeco Compteurs De Geneve Muenzfernsprecher mit einem mikroprozessor.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5028349A (ja) * 1973-07-11 1975-03-22
JPS5553722A (en) * 1978-10-17 1980-04-19 Toshiba Corp Priority control system
JPS55121552A (en) * 1979-03-13 1980-09-18 Mitsubishi Electric Corp Processing request control system
JPS5739637A (en) * 1980-08-22 1982-03-04 Hitachi Ltd Signal transmission system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0220114A (ja) * 1988-05-09 1990-01-23 Thomson Consumer Electron Inc 同調装置
JPH07334378A (ja) * 1994-06-03 1995-12-22 Nec Corp タスクスケジューリング方法

Also Published As

Publication number Publication date
DK279884A (da) 1984-12-15
DK279884D0 (da) 1984-06-07
EP0128754A2 (en) 1984-12-19
EP0128754B1 (en) 1991-04-24
JPH0472429B2 (ja) 1992-11-18
DE3484482D1 (de) 1991-05-29
US4612418A (en) 1986-09-16
EP0128754A3 (en) 1987-07-15

Similar Documents

Publication Publication Date Title
JPS59231966A (ja) 公衆電話機の処理制御方式
CA1184611A (en) Radio pager with display device
US5809122A (en) Apparatus for displaying call charges in telephone and method thereof
JP2940969B2 (ja) 電話ライン給電電話機
JPS6016756A (ja) 機器の処理制御方式
JPS59226991A (ja) 硬貨処理装置
EP0076809A4 (en) MULTI-RATE ELECTRICAL ENERGY MEASURING APPARATUS.
JPH0769147B2 (ja) 硬貨外径データ計測装置
CN1046613C (zh) 通过触摸链卡子能停止通知操作的选择呼叫接收机
JPS59226988A (ja) 硬貨処理装置
JPS58223946A (ja) 自動ダイヤル装置
JPH0137903B2 (ja)
JP2958403B2 (ja) データ受信装置
JPS6217277B2 (ja)
JP2607636Y2 (ja) 電池寿命検出装置
JPS646517B2 (ja)
CN110264684A (zh) 一种寻找器及其控制方法
JPH0120600B2 (ja)
JPS59221788A (ja) 硬貨処理装置
JPH0279192A (ja) カードデータ処理装置付き電子機器
JPS60261483A (ja) 遊技台管理装置
JPH0122789B2 (ja)
JPH0137901B2 (ja)
JPS5927661A (ja) 料金計付自動ダイヤル装置
JPH05260208A (ja) データ通信機能付電話装置