JPS6016756A - 機器の処理制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、情報処理の要求が一時的に同時処理として生
ずるが、これ以外では処理要求の発生頻度が少ない機器
の処理料ｊＩｌｉｌ方式に関するものである。

〔従来技術〕

一時的に同時処理要求が生じ、これ以外では処理要求の
発生頻度が少ない機器の一例として公衆電話機を挙げれ
ば、近時の公衆電話機においては、ダイヤル信号の送出
など通話に必要とする通話処理や硬貨選別などの処理を
ストアードプログラム方式演算処理装置ａ１いわゆるマ
イクロコンピュータを利用して行なうものが各独提案さ
れている。

ところで、公衆電話機においては、硬貨の投入検知に伴
う硬貨選別処理などその実行要求が不規則的に発生する
処理と、課金信号の受イ８に伴う課金処理などその実行
要求がほぼ規則的に、しかも比較的長い周期で発生ずる
処理がある。

従来、このように実行要求の発生態様が異なる処理を実
行するに際し、（イフ　実行要求が不規則的に発生する
硬貨選別処理などは高い応答性が要求されるため、この
ような処理については他の処理とは別に専用回路あるい
は専用のコンピュータにより実行するようにしたもの、
（ロ）不規則的な実行要求への応答性を基準にしてクロ
ック周波数あるいは処理サイクルを定めて規則性のある
実行要求に対する処理も１つのコンピュータによって実
行するようにしたものがある。

ところが、前者の（ｒ）のように構成した場合には少な
くとも２つのコンピュータを設けなくてはならないため
、構成が複雑になるという欠点がある。

また、後者の（ロ）のように構成した場合、課金信号に
対する処理などの実行要求か無いのにもがかわらずその
プログラムが起動され、コンピュータが常時ｊｆｉｉ、
ｍＪシている状態となり、時間の無駄が生じると共に消
費電力が大きくなり、消費電力が抑制されている局電源
方式の公衆電話機等の機器には実用し得ないという欠点
がある。

〔発明の目的お、よび構成〕

本発明は上記のような欠点を解決するためになされたも
ので、その目的は前述の機器において必要とする処理を
簡単な構成で、しかも少ない電力消費で実行し得るよう
にした機器の処理制御方式を提供することにある。

この目的を達成するため、本発明においては、機器の各
処理内容をその優先度に基づいて複数のグループに分割
するとともに各グループ内での責先順位をそれぞれ指定
し、かつ基本周期毎に各処理内容に対する実行要求の検
出を行ない、この検出結果によす、要求があれば前記基
本周期の期間内において優先順位に従う月１−の処理を
実行して休止状態へ移行し、致来がなければ直ちに休止
状態へ移行するようにしたものである。

〔実施例〕

第１図は本発明の一実施例を示す公衆電話機のブロック
図であり、大別すると、電話機回路部１０、この電話機
回路部１０ｅ通じて局側から送られてくる課金信号を受
けて硬貨の収納等を制御する制制部２０、制御部２０か
らの指令に基づき投入硬貨を選別して収納部（図示せず
）へ収納し、また返却部（図示せず）に返却する硬貨処
理部３０とから構成されている。

電話機回路部１０は、局線端子Ｌ１＋　Ｌ２によって局
側に接続されており、この局線端子Ｌ＋　＋　Ｌ２間に
はフックスイッチ接点Ｈ８，を介して着信があることを
報知する着信表示回路１００１課金信号を検出する課金
信号受信回路１ｏ１．ダイオードブリッジ回路１０２．
電源回路１０３．ダイヤルパルス送出回路１０４．およ
び通話回路１０５が接続され、オフフックに連動してフ
ックスイッチ接点Ｈ３，が図示する側と反対側に切換わ
ると、局線端子Ｌｌ　。

１．２に対して通話回路１０５を含む直流ループが形成
される。

ダイオードブリッジ回路１０２は、局線端子Ｌ１＋Ｌ２
間に印加される局からの直流電圧の極性にかかわらず、
電源回路１０３およびダイヤルパルス送出回路１０４に
一定極性の直流電圧を供給するものであり、またＴＲ源
回路１０３はダイオードブリッジ回路１０２からの局覚
流をコンデンサに充電して後ｙｊ、ｌ；する演算処理装
置ｉｄ；（ＣＰＵ）などの動作用電源電汀−を形成する
ものである。この場合、’ｒｌｉ：源回路１０３は高抵
抗Ｒを介し７て局線端子り、に接続され、オンフック後
も内蔵のコンデンサを充電してランダムアクセスメモリ
（ＲＡＭ）の記憶内容を保獲するだめのバックアップ用
電源電圧ＢＵＰを発生している。

ダイヤルパルス送出回ｉ￥１５１０４はダイヤルパルス
信号Ｄｉ　ｆ受けて局線に送出するもので、ここでのダ
イヤルパルス信号Ｄｉはキーボード（図示せず）からの
信号を受けてＣＰＵ　２００が発生し、入出力インタフ
ェース回路２０３を介してこのダイヤルパルス送出回路
１０４に入力される。この場合、ダイヤルパルス信号Ｄ
ｉの送出中は、入出力インタフェース回路２０３を介し
てダイヤルシャント信号ＤＳが与えられ、これによって
通話回路１０５が短絡されてダイヤルパルス信号Ｄｉに
よる発呼者へのパルス雑音を与えないように構成されて
いる。

また、このダイヤルパルス送出回路１０４には蓄積硬貨
が不足しｌこなどの場合に強制切断信号が入出力インタ
フェース回路２０３を介して与えられ、通話を強制的に
切断できるように構成されている。

制御部２０は、ＣＰＵ２００を中心としてランダムアク
セスメモリ（ＲＡＭ）　２０１　、硬貨処理あるいは通
話処理に必要なプログラムおよび定数等を記１、はした
リードオンリメモリ（ＲＯＭ）２０２、各種センリ゛へ
・ｉ・との信号送受を行なうための入出力・イ／タノ−
′〔−ス回路２０３および２０４とをｉ＃ｌｉえている
。さら（（，１１山ｊ【のＷｉ　Ｉ　？ｉ　Ｉ３＜６１
＋　’？’　Ｉｉｆ　ｌ’＜’ｊ　Ｉｋｌの：持］、ｌ
’：　７（行なう安示ν；ニア２０５、ＴＩＣｎ＋１：
樟本体かＪう［症角ＩＷ以−）−傾りられＩにとを検知
する姿勢センサ２０６、オンフックおよびオフフックに
連動して開閉するフックスイッチ接点１１ｓ２をイｎ；
ｊえている。

姿勢十ンツ２０１１、電話（幾本イ（・を仙けての不正
ｒ防ｊト、するために設けられたものであり、電話機杢
′作が所定角度以上傾けられると強＋１ｉ１１切断信号
がシヘせられ、通話が強制的に切断される。。

この開側１部２０においては、オフフックに伴い電源回
路１０３に内蔵のコンデンサの充電電圧が所定値に遅す
ると通話処理および硬貨処理のだめのプログラムが起動
する。そして、プログラムの起動後において硬貨投入と
ダイヤル操作があればダイヤルパルス１３号Ｄｉおよび
ダイヤルシャント１す号１）ｓが発生され、また通話中
に課金信号受信回路１０１から課金信号検知信号を受け
／ヒ場合には後述する収納マグネット３０８に対する１
駆動信号が発生される。さらに、＠槓硬貨の不足時ある
いは電話機本体の異常な傾斜時においては通話の強制切
断信号が発生される。

次に、硬貨処理部３０は硬貨投入検知センサ（図示せず
）などの光学的なセンサ回路３０１、材質選別コイル（
図示せず）を含む材質選別回路３０２、厚さ検出用コイ
ルを含む厚さ選別回路３０３、直径検出用コイルを含む
直径選別回路３０４、これら選別回路３０２〜３０４の
アナログ出カイ３号を選択的にディジタル信号に変換す
るＡＤ変換器（ＡＤＣ）３０５、正貨を蓄積させるだめ
の蓄積レバーとともに硬貨振分は機構を構成する蓄積マ
グネット３０６および復旧マグネット３０７を有し、さ
らに課金信号に応じて収納レバーを駆動する収納マグネ
ット３０８を有している。

次に以上のような構成に係る１１Ｉυ作について説明す
る。

はじめに、この実施例の硬貨処理においては、例えば４
ｍｓ周期でＣＰＵ　２００に対する全ての人力信号を読
込んでその内容あるいは状態を判別した結果、実行すべ
き処理があればその処５３Ｈ１の実行要求を表わずタス
クレディ７ングをセットしておき、この後タスクレディ
フラグの状態を判別してセットされているタスクレディ
フラグが１つであればこのフラグに対応する処理を４ｍ
ｓの中の残りの時間内で実行し、セットされているタス
クレディフラグが複数個の場合には個別に分解した硬貨
検知処理や表示処理などの個別処理のうちノ１１も優先
度の高い１つの処理を選択して４ｍｓの中の残りの時間
内で実行し、優先度の低い残りの処理については次の新
たな４　ｍ　ｓの処理サイクルにおいて上位の優先度の
処理要求が無いことを条件に順次実行するようにしてい
る。従って、４ｍｓの処理サイクル内においては硬貨検
知処理などの個別に分九了された個別処理のうち１つの
みが実行される。

そして、この個別処理が終了した場合、ＣＰＵ６００は
内（％の基準タイマによって次の処理サイクルが到来し
たことの割込み（ＩＮＴ）があるまでアイドル状態とさ
れる。

ここで、各個別処理の優先度は第１グループと第２グル
ープとにさら９Ｕ分類され、第１グループに属する処理
は４　ｍ　ｓの処理サイクル１σに役先度順に実行し、
第２グループにＪｉｉする処理は第１グループの８倍の
周期３２ｍ５の処理サイクル４ＪＪＫ２１８１グループ
に属する処理の実行徴求が無いときのみ実行するように
構成されている。

すなわちこの実施例においては、全ての処理を４ｍｓの
短周期で実行する必要のある第１グループの処理と、３
２ｍ５の比較的長周期で実行すれは足りる第２グループ
の処理とに分類したうえ、各グループ内においても優先
順位全定め、この優先順位に従って必要な処理を実行し
、終了すれ（ば新たな処理サイクルが到来する壕でＣＩ
）Ｕ　２０（ｌをアイドル状態（スリーブ状態）とし、
応答性の向上と共に低消ｉｎ、電力化を図っている。な
お、アイドル状態を有するＣＰＵとしては型名ＨＤ６３
０１Ｖ（日立製作新製）がある。

この実施例において、ＣＰＵ２００が実行する処理は次
の第１表に示すような個別処理に分割され、かつその優
先順位が定められている。

第１表 ダイヤル制仰処ηＩ！５ テストモード処理　５ そしで、上述のような処理体系を採用しているため、Ｒ
ＡＭ２Ｕ１内にはそのメモリ領域を利用して竹処理の実
行要求を記憶する各処理にそれぞれ対応したタスクレデ
ィフラグレジスタが設けられ、ｖすえは硬貨の投入が検
知された場合には硬貨検知処理に対応するタスクレディ
フラグレジスタに”１″がセットされることによりその
実行が要求され、その後の処理終了によってリセットじ
０”）される。

このほか、ＲＡＭ２０１内には蓄積マグネット３ｏ６等
の通電時１６］を管理するためのソフトタイマ用のレジ
スタが設けられている。

以下、第２図〜第９図に示すフローチャートに基づ＠第
１表で示した各処理がどのようにして実行されるかを詳
しく説明する。なお、電話機回路部１０および硬貨処理
部３ｏについては本発明の要旨と直接関係しないために
その詳細説明を省略する。

第２図は、ＣＰＵ２００が実行する処理のゼイ・ラルフ
ローを示す図であって、オフフックに伴い電佇回路１０
３に内蔵されたコンデンサの充電電圧が９［定電圧値に
なると、このゼネラルフローに示す処理が開始される。

このゼネラルスローにおいで、ＣＰＵ　２００はまずス
テップ８００においで入出方インタフェース回路２０３
　、２０４内のバッファレジスタあるいはＲＡＭ２０１
内に設けた各種のデータレジスタ等をイニシャライズし
、次のステップ８０１において七ンサ回１＋’ｆＳ　３
０１における硬貨投入検知センサなとに異常がないかど
うか、さらに収納部（図示、ＬＬず）が？ｉ々杯状態に
なっていないかどうかなどをｉｉ：ｔ　ｎｊｆ　Ｌ　、
正常な通話が可能な状態であれば次のステップ８０２の
処理に移行する。しかし、硬貨投入検知センサなどに異
常がある場合、あるいは収納（ＩＩが満杯状態になって
いるなどの異常状態ではこのことを表わすフラグをセッ
トした後次のステップ８０２の処理に移行する。このス
テップ゛８０１の自己診断処理において異常状態が検出
された場合、後述するステップ８８０（第７図）の表示
処理においてフラグの内容に対応した異常表示が表示器
２０５に表示される。

ステップ８０２の処理においては、ＣＰＵ２００は第１
グループに属する処理の処理サイクルｆ：規定する第１
の基準タイマに４　ｍ　ｓのタイマ時間をセットして計
時動作を開始させる。なお、この第１の基準タイマはＣ
ＰＵ　２００に内蔵されているものである。この後ＣＰ
Ｕ　２０Ｇはステップ８０３において、例えは蓄積マグ
ネツ）　３０６の通電時間などを謂時するために設けら
れた複数のソフトタイマの中に計時動作中のソフトタイ
マがあるか否かを検出し、計時動作中のソフトタイマが
あれば計時値をインクリメントした後タイマ時間が終了
していないか否かを検出し、タイマ時間が終了していれ
は例えば蓄積マグネット３０６の通電を停止させる処理
を実行する。この場合、このステップ８０２から後述の
ステップ８０９までの処理は第１の基準タイマによって
規定される４ｍｓの処理サイクル毎に実行されるが、例
えば蓄積マグネット３０６などの通電時間は数１００ｍ
５程度になるため、４ｍｓの８倍の周期（３２ｍｓ）で
計時動作を繰返す第１の分周用タイマと、さらにこの第
１の分周用タイマのタイマ時間を分周して３２ｍ５の２
８倍の周期（８９６ｍｓ）で計時動作を繰返す第２の分
周用タイマとが設けられ、数１００ｍｓ　程度のタイマ
時間は第１の分周タイマの出力を利用して計時され、１
秒以上のタイマ時間は第２の分周用タイマの出力を利用
して計時される。なお、分周用タイマもＲＡＭ２０１の
メ七り領＋ｐ、を利用したソフトタイマで（１へ成され
るものである。そして、各ソフトタイマは七の計時機能
が例えは蓄積マグネット３０６の通１を時間の計時用と
して専用に用いられるのでなく、後述する例えば蓄積検
知処理のプログラムが所望のソフトタイマに対応したレ
ジスタに対し４時ずべきタイマ時間とタイマ時間終了の
条件で実行すべき処理のプログラムの記憶アドレスを与
えることにより、蓄イノ（マグネット３０６の通電時間
計時用として働かせたり、復旧マグネツ）　３０７の通
電時間計時用としてセリかせたすすることができるよう
に構成されでいる。すなわち、各ソフトタイマは第１表
に示した各処理のプログラムによってその計時機能が選
択的に定義され、定義された後はステップ８０３のタイ
マ処理において計時値の更新がなされる。

この、１υ合、４時機能の定義は、タイマ時間終了のｎ
）件で実行する処理内容によって定まる。

ＣＰＵ　２００はこの後ステップ８０４の入力センス処
理において、ＣＰＵ２００に対して入力される全ての一
１１１号、すなわち課金信号受信回路１０１．姿勢セン
サ２０６．フックスイッチ接点Ｈ８２，センザ回路３０
１の各出力信号、さらに郁！貨処ｆ！ｊ！機能のデスト
スイッチ（図示せず）、キーボードのダイヤルボタン（
図示せず）の出力信号を検知する。次いて、ＣＰＵ　２
００はこの検知結果を基に次のステップ８０５のレディ
タスクチェック処理において、硬貨検知処理などの個別
処理を実行する必要が生じているか否かをチェックし、
個別処理の実行の必要性が生じていれば必要とする個別
処理に対応したタスクフングレジスタにその実行要求を
表わすタスクレディフラグをセットする。

次Ｋ、ＣＰＵ２００はステップ８０６において各個別処
理に対応したタスクレディフラグのうちセットされてい
るものが有るか否かを第１表に示しだ優先順位に従って
チェックし、セットされているものが全くなければステ
ップ８０９に進んで自己の動作状態をアイドル状態とす
る。しかし、各個別処理に対応したタスクレディフラグ
のうちいずれかにセットされているものがあれは、最先
に検出したタスクレディフラグすなわちセットされてい
るタスクレディフラグのうち最も轢先ハＩ（Ｌ位の高い
タスクレディフラグに対応する個別処理のスタートアド
レスをステップ８０７のタスク始ｐ山処理におい一〇プ
ログラムカウンタにセットし、次のステップ８０８のタ
スク実行処理においてプログラムカウンタにセットした
アドレスをスタートアドレスとする個別処ｊ里のプログ
ラム、すなわち第７図のステラ７８１０〜９００に示す
各処理の１つを実行する。

そして、この個別処理が終了ずれはステップ８０９にお
いて自己をアイドル状態とし、その後４　ｍ　ｓのタイ
マ時間が終了して新たな処理サイクルが到来したことの
割込みが第１の基準タイマから発生ずればステップ８０
２に戻り、以後同様の処理を繰返す。この場合、実行に
移された個別処理のタスクレディフラグはプログラムカ
ウンタにスタートアドレスがセットされた段階でリセッ
トされる。

このため、次の新たな処理サイクルにおいては次位１仲
先順位の個別処理が実行に移されることになる。

ただし、第２グループに稽する個別処理の実行’ｆ：装
求するタスクレディフラグについては、ＣＰＵ２００は
ステップ８０５のレディタスクチェック処理において３
２ｍ５の第２基準！イマのタイマ時間が終了し、かつ第
１グループのタスクレディフラグが全てセットされてい
ないことを条件にそのセット状態を検出する。そして、
ＣＰＵ２００は第２グループに属する個別処理の処理ザ
イクルを規定する３２ｍ５の第２基準！イマについては
、オフフック直後に第１グループの処理要求が無いかあ
るいは無くなったことを条件にステップ８０５・・′）
レディタスクチェック処理においてスタートさせ、その
後ステップ８０５を通過する毎にその割時値を更新し、
更新の結果、タイマ時間が終了すれは第１グループに川
する個別処理の実行費求が無いことを条件に再スタート
させる。

このため、第２グループに属する個別処理は、オフフッ
ク直後においては第１グループの処理要求が無くなった
時点から３２ｍ５経過後に初めて実行の機会が与えられ
、その後は第１グループの処理要求が無ければ３２ｍ５
毎に実行の機会が与えらＩする。

このように通話処理および硬貨処理に関わる全ての処理
は個別に分解され、優先度胆に４ｍｓ毎あるいは３２ｍ
５毎の周期で実行され、実行の終了後においてＣＰＵ　
２００は直ちにアイドル状態とされる。従って、優先度
の高い第１グループに硬貨の投入を検知した場合の処理
などを割当てておけばこれへの応答を失することすく、
かつ電力消費も低減できるものとなる。

ところで、第１グループに属する処理は第３図のステッ
プ８１０〜８５０にそれぞれ示しているが、このうちス
テップ８１０に示す硬貨検知処理は硬貨投入検知センサ
によって硬貨の投入が検知され、この投入検知に基づき
硬貨検知処理の実行要求を表わジタスクレディフラグが
セットされている条件で他の処理要求に最優先して実行
される。そして、この硬貨検知処理においては硬貨の連
続投入による誤蓄積を防止するだめの硬貨選別タイマが
起動されると共に、投入硬貨の厚さおよび直径を選別す
る／こめの厚さ選別回路３０３および直悦選別回路３０
４に対し動作用電諒を硬貨選別タイマのタイマ設定時間
中だけ供給する処理が実行される。

この場合、回路３０３および回路３０４に対する電源の
供給および遮断は入出力インタフェース回路２０４を介
して行なわれる。

次にステップ８２０に示す硬貨データ入力処理は、硬貨
選別タイマの起動により硬貨データ入力処理の実行要求
を表わすタスクレディフラグがセットされているや件で
実行される。そして、この硬貨データ入力処理において
は硬貨の材質、直径、厚さに関するデータがＡＤ変換器
３０５および入出力インタフェース回路２０４を介して
入力されると共に、この入力データと所定値との比較が
行なわれて投入硬貨の真偽および種類が検出され、投入
硬貨が適正貨であればこれを蓄積するために蓄積マグネ
ット３０６が駆動される。これによって投入硬貨は蓄積
軌道に導かれる。なお、投入硬貨が偽似貨であった場合
には蓄積マグネット３０６は駆動されず、この時の偽似
貨は返却される。

次にステップ８３０に示す蓄積検知処理は、蓄積検知処
理サによって蓄積軌道に到来した硬貨が検知され、この
蓄積検知に基づき蓄積検知処理の実行要求を衣わすタス
クレディフラグがセットされている条件で実行される。

そして、この蓄積検知処理ｙｃおいては前述の硬貨デー
タ入力処理において得られた投入硬貨の種類を表わすデ
ータに基づき投入硬貨額がめられて蓄積順メモリの中の
蓄ｆｆｔ　ＩＩＤ’を位に対応したメモリ領域へ格納さ
れると共に、Ｊ区納部（図示せず）に既に収納された硬
貨額のうり通話未使用分の金額と蓄積メモリに格納され
ている蓄積順とが加算され、引続き通話ｐＪ能な金布亘
が４つ出される。さらに、蓄積マグネット３０６に対す
る通電が停止され、一定時間経過後に復１日マグネツ）
　３０７に対する通電が所定時間だけ行な′Ｉノれ、面
積マグネット３０６の通電によって蓄積側に作動してい
た蓄積レバー（図示せず）が返却１］１ｊに切換えられ
る。なお、この蓄積検知処理においてｔま、；１ｊ−１
話０■能な硬貨額を表示させるだめのタスクレディフラ
グがセ２）され、その後に第２グルーフ′の表示処理の
実行が許可された段階でこの通話可能な硬貨額が表示器
２０５に数字表示される。

次にステップ８４０に示す収納検知処理は、旺金信号の
受信により収納マグネット３０８が駆動されることによ
り収納側に作動している」区納レノ（−（図示せず）を
介して収納軌道に到来した硬貨が収納検知センサによっ
て検知され、この収納検知に基つき収納検知処理の実行
要求を表わすタスクレディフラグがセットされている条
件で実行される。そして、この収納検知処理においては
蓄積メモリに記憶されている蓄積順からこの時収納した
収納硬貨額が減算されると共に、引続き通話可能な金額
が前述の蓄積検知処理の場合と同様に算出される。さら
に、収納マグイ・ット３０８に対する通電が停止され、
この収納マグネット３０８の通電によって収納１１１１
１に作動していた収１゛ｊレバーが非１■納１ｌｔｌに
復旧される。

次にステップ８５０に示すダイヤル制御処理は、オフフ
ック後に少なくとも１枚の正買が蓄積軌道に蓄積された
後にダイヤルボタン操作が行なわれ、このダイヤルボタ
ン操作に伴うダイヤル信号の立Ｉ−リ（才だ（ｒ、１立
−トリ）の検知によってダイヤルＨｉ！１１（”１１処
理の夷’？］””７氷を表わすタスクレディフラグかセ
ットされている伯仲で実行される。そして、このダイヤ
ル制御処理においてはダ・イヤル個号Ｄｉ：ｔ、−Ｊ’
びダイヤルシャント・信号Ｄ８が人出力インタフェース
回路２０３を介してダイヤルパルス送出回路１０４に与
えられる。

一す５　ｚ　ｅＫ　２グループに属する各処理は第３商
のステップ８６０〜９００にそれぞれ示しているがこの
うちステップ８６０に示す課金処理は課金信号の立−ヒ
りの検知によって旺金処理の実行要求を表わすタスクレ
ディフラグがセットされている条件で実行される。この
課金処理においては次のステップ８７０に示す収納判断
処理の実行要求を表わすタスクレディフラグがセットさ
れる。すると、第２グループの処理ザイクル（３２ｍｓ
）の新たな処理ザイクルが到来した段階で収納判断処理
が実行され、Ｙｌ（、に収納した硬貨額に未使用分が充
分にあれば、この未使用額から課金額が減ｎ−される。

しかし、未使用額が６果金額より少ない場合には蓄積軌
道に蓄積されている硬貨（Ｉ−追加状ｆ１’ｌ−ｊるた
めに収納マグネット３０８に対する通電が行なわれ、１
枚の蓄積硬式が収納部にや「だに収納される。ｊ■納マ
マグイット３０８　Ｋ対する辿′１住により、イ【史上
でが〕１又４４ゼＬ道にｍ炉れると収納検知センサによ
る収納検知によって前述したステップ８４０の収納検知
処理が実行される。

次にステップ８７０に示す表示処理は、＠（）ｔ　１ｉ
ｉｔｔ道に新たに硬貨が蓄積された場合、あるいはＪＩ
Ｋ納部に新たに硬貨が収納された場合に引続き通詰０［
能な硬貨額を表示させるためのタスクレディフラグがセ
ットされている条件で実行される。棟だ、収納部が満杯
状態になっている場合、あるいは硬貨投入検知センサな
どに異常が生じている賜金に異常表示を行なわせるため
のタスクレディフラグがセットされている条件で実行さ
れる。そして、このタスクレディフラグの内容に応じて
引続き通話可能な硬貨額の表示あるいは異常表示が表示
器２０５によって行なわれる。なお、この表示処理の実
行を要求するタスクレディフラグは、自己診断処理や蓄
積検知処理、収納検知処理などで表示出力が必要となる
都度セットされる。

次にステップ８９０に示すフック処理ｔよ、オフフック
丑たはオンフックに伴うフックスイッチ接点１１Ｓ２の
出力信号の立上りあるいｔま逆ｂ１１．検知センサによ
る硬貨の逆流（１１Ｌ詰機本体をｆＬＬｉり又の不正行
為による逆流）か検知され、これらの立上り検知あるい
は逆流検知に基づきフック処１Ｆ！の実行要求を訟わず
タスクレディフラグがセットされている条件で実１ｊさ
れる。

ぞして、このフック処理においてはタスクレディフラグ
ヶセットした原因がオフフックまたはオンフックに伴う
ものであれは、通話開始または通ｆｌｉ：ｌ終ｒに心安
とする処理か実行される。また、タスクレディフラグを
セットした原因が硬貨の逆流１・て知Ｋ　１’＃　’＞
ものでおれば、ダイヤルパルス送出回ｈ！１ｉ１０４に
対し−Ｃ辿通話強制９ノ断伯しか送られ、通１清が強１
１ｉｌＪ的に切断される。

？尺に、ステップ９００に示ずテストモード処理は１．
５ｊ守時にテストスイッチ（１ｙ、ｌ　７ｊせず）がオ
ン操作され、このオン操作に伴ってテストモード処理の
実行要求を表わすタスクレディフラグがセットされてい
る条件で実行される。このテストモード処理においては
、全機能を試験するための処理が実行される。

第一４図および第５図は、第２図のステップ８０３に示
したタイマ処理の詳細を示すフローチャートであって、
ＣＰＵ２００はまずステップ１０００においてタイマ時
間が３２ｍ５の第１分周用タイマのカウント値（タイマ
時間）を１単位（４ｍｓ）だけ減じ、次にこの第１分周
用タイマのタイマ時間が終了しているか否かをステップ
１００１において検出する。

この結果、タイマ時間が終了している場合にはステップ
１００２においてこの第１分周用タイマに３２ｍ８のタ
イマ時間に相当する値を再セットして再スタートさせる
。しかし、タイマ時間が終了していなければ第２図のゼ
ネラルフローの処理に戻り、入力センス処理の実行に移
る。

ＣＰＵ　２００は第１分周用タイマを再スタートさせた
場合、ステップ１００３のタイマブロック処理に」、？
いてこの第１分周用タイマの分周出力會利用した収斂の
ソフトタイマの使用状態を調べ、現在使用中のソフトタ
イマがあればこのソフトタイマのタイマ時間を１単位（
３２ｍｓ）だけ減じると共に、タイマ時間が終了したソ
フトタイマかあれはそのソフトタイマのタイマ時間終了
の条件で実行すべき処理を行なう。すなわち、ソフトタ
イマは第６図に示すようにＲＡＭ２０１のメモリ領域を
利用し、計時（幾能を使用中であることを表わす使用フ
ラグのメモリ領域Ｍ１　と、スタート時からの経過時間
を表わすタイマカウント値（タイマ時間）のメモリ領域
Ｍ２と、タイマ時間終了時に実行すべき処理のプログラ
ムが記憶されているＲＯＭ　２０２の上位アドレスおよ
び下位アドレスのメモリ領域Ｍ３およびＭ４　とから構
成されており、さらにこのような構成のソフトタイマは
複数個を１組としてブロック化され、第１分周用タイマ
の分周出力を利用する第１タイマブロツクとして構成さ
れている。

このため、ＣＰＵ２００は第５図にタイマ処理の詳細を
示しているようにまずステップ１０１０において第１タ
イマブロツクのスタートアドレスをセリトン、メモリ領
域Ｍ、から纂１番目のソフトタイマにおける使用フラグ
を胱出し、続くステップ１ｏｔｔにおいてこの第１番目
のソフトタイマが使用中か否かを判別する。この結果、
第１番目のソフトタイマが使用中でなければステップ１
０１７の処理にジャンプし、ここにおいて第２番目のソ
フトタイマのスタートアドレスをセットした後、ステッ
プ１０１８の判断を経た後ステップ１０１１の処理に戻
り、第２番目のソフトタイマにおけるメモリ領域Ｍ１か
ら使用フラグを読出し、第２ｇｉ目のソフトタイマが使
用中か否かを判別する。この結果、第２番目のソフトタ
イマが使用中であれば次のステップ１０１２においてこ
の第２番目のソフトタイマのタイマ時間’ｔ１単位（３
２ｍｓ）たけ減じた後、次のステップ１０１３において
予め設定されたタイマ時間が終了しているか否かを判別
する。

この結果、第２番目のソフトタイマのメモリ領域Ｍ２の
値が「０」になっている場合、すなわちタイマ時間が終
了している場合には次のステップ１０１４において使用
フラグをリセットした後、次のステップ１０１５におい
てタイマ時間終了の条件で実行すべきプログラムのスタ
ー　ドアドレスを第２−ｒｌｙｔコのソフトタイマのメ
モリ領域Ｍ３およびＭ４から読出してプログラムカタン
クにセットし、次のステップ１０１６において当該プロ
グラムによる処理７ｆ：実行する。この後、ステップ１
ｕ１７において次のソフトタイマ、すなわち第３＠目の
ソフトタイマのスタートアドレスをセットした後、ステ
ップ１０１８の判断を経てステップ１０１１の処理に戻
る。しかし、第２番目のソフトタイマのタイマ時間が終
了していなければステップ１０１３からステップ”１０
１７ヘジヤンフ゛し、第３番目のソフトタイマのスター
トアドレスをセットした後、ステップ１０１８の判断を
経てステップ１０１１の処理に戻る。

ＣＰＵ　２００は同様な処理を繰返し実行し、第１分周
用タイマの分周出力を利用したソフトタイマに門する処
理が全く終了するとステップ１０１８の判断を経て第４
図のステップ１００４の処理に移る。

ＣＰＵ　２０Ｇは、ステップ１００４においてタイマ時
間が８９６ｍｓ（＝３２ｍｓＸ２８）の第２分周用タイ
マのタイマ時間を１単位（３２ｍｓ）だけ減じ、次にこ
の第２分周用タイマのタイマ時間が終了しているか否か
をステップ１００５において判別する。

この結果、タイマ時間が終了している場合にはステップ
１００６においてこの第２分周用タイマに８９６ｔｎｇ
、のタイマ時間に相当する値を再セットして再スタート
させる。しかし、タイマ時間が終了していなければ第２
図のゼネラルフローの処理に戻り、入力センス処理の実
行に移る。

ＣＰＵ　２θ０は第２分周用タイマを再スタートさせた
場合、ステップ１００７のタイマブロック処理において
この第２分周タイマの分周出力を利用した複数のソフト
タイマ、に関する処理を前述のステップ１００３の処理
と同様にして実行し、第２図のゼネラルスローの処理に
戻る。

第７図および第８図は、第２図のステップ８０４に示し
た入力センス処理の詳細を示すフローチャートであって
、ＣＰＵ　２ＧＧはまずステップ１０５０においてＣＰ
Ｕ　２００に入力される全ての入力信号を読１１′ｙ、
るための読取り信号をオニｌ状７７、！：とシフ、次の
ステソゲにおいで人力信号の状態を検出Ｊる。そして、
次のステップ１０５２において読取り１ＥＴ　’Ｆをオ
フ状ｊＩｊＱとした後、ステップ１０５３において先の
ステップ１Ｕ５１で検出した人力信号の状態検出結果に
基づき硬貨検知処理など個別処理の実行臂氷を表わすタ
スクレディフラグをセットする。

ずなわら、第８図にステップ１０５２の詳細を示してい
るが、ＣＰＵ２００は入力信号の状態検出の結果、硬貨
投入検知センダの出力信号のエツジ（立上りオたけ立下
り）を検出しん場合には硬貨の投入がイー」力われたも
のとして硬貨検知処理の実行を請求するタスクレディフ
ラグ（ＴＲＦ）をステップ１０６１にふ−いてセットし
、咬た逆ＫＣ，（＜Ｅ知センサの出力’Ｉ＃ニーＶｉの
エツジを検出しｌヒ炉１合には不ｉＦ行為により硬貨の
逆流が発生したものとしてフック処理０〕夷１王を俵！
求うるタスクレディフラグをステソゲｉ［１（ｉ３に；
部いでセットする。さらに、畜ｔＩ′１検知センリの出
力１．′ｉ−号のエツジを検出し／こｌイ）合には選別
処理イｉ・受け／こ投入硬貨がｄ積ｒＢｉｔ迫に達した
ものとして蓄積検知処理の実行を要求するタスクレディ
フラグをステップ１０６５においてセットし、また収納
検知センサの出力信号のエツジを検出した場合には蓄積
硬貨が収納部に達したものとして収納検知処理の実行を
要求するタスクレディフラグをステップ１０６Ｔにおい
てセットする。さらにまた、フック名インチ接点Ｈ８２
の出力信号のエツジを検出した場合にはオフフックまた
はオンフックが行なわれたものとしてフック処理の実行
を要求するタスクレディフラグをステップ１０６９にお
いて七ツトシ、またダイヤルボタンの出カイ１号のエツ
ジを検出した場合にはダイヤル操作が行なわれたものと
してダイヤル制御処理の実行を要求するタスクレディフ
ラグをステップ１０１１においてセットする。同様に、
保守用のテストスイッチの出力信号のエツジを検出した
場合には保守作業が行なわれているものとしてテストモ
ード処理の実行を我求するタスクレディフラグをステッ
プ１０Ｔ３においてセットし、さらに課金１８号のエツ
ジを検出した場合には課金信号が到来したものとして諜
金処Ｊ（１１の実行を要求するタスクレディフラグをス
テップ１０Ｔ５においてセットする。さらに、硬貨選別
タイマの使用フラグを参照して該タイマが動作中である
場合には投入硬式の選別ｉ１＋作を開始させるために硬
貨データ入力処理の実行を要求するタスクレディフラグ
をステップ１０Ｔ７においてセットする。

ＣＰＵ　２００はこのようにして全入力信号の状態に応
じて個別処理の実行を要求するタスクレディフラグをセ
ットした後、第２図のゼネラルフローの処理に戻る。

なお、姿勢センサ２０６の出力信号のエツジを検出した
場合にはフック処理の実行を要求するタスクレディフラ
グがセットされるようになつ１いる。

第９図は、第２図のステップ８０５に示したレディタス
クチェック処理の詳細を示すフローチャートでおって、
ＣＰＵ２００はまずステップ１０８０においてインデッ
クスＢに対し第１グループの個別処理数を表わす値「０
５」をセットした後、第１グループに属する各個別処理
の稼動状態およびその処理プログラムのスタートアドレ
ス情報を各個別処理別に記憶したタスクコントロールブ
ロックのスタートアドレス情報をＸレジスタに一時記憶
させると共に、このタスクコントロールブロックのスタ
ートアドレス情報ヲアドレスバス上に送出する。

すなわち、第１グループの個別処理を管理するためのタ
スクコントロールブロックは第１０図のメモリマツプに
示すように硬貨検知処理などの各個別処理に対応した５
個のメモリ領域Ｍ、−Ｍ５から成り、各メモリ領域には
各個別処理の実行安来を表わすタスクレディフラグおよ
び現在実行中であることを表わすフラグなどの稼動状態
を表わすフラグと共に、当該処理のプログラムが記憶さ
れているＲＯＭ　２０２のスタートアドレス情報が先頭
番地から順に３番地に亘って記憶されている。

そこで、ＣＰＵ２００は第１グループの個別処理のうち
いずれに対して実行要求が発生しているかを検出するた
め、まずステソゲ１０８１においてタスクコントロール
ブロックのスタートアドレス情報をアドレスバス上に送
出し、次のステップ１０８２においてタスクコントロー
ルブロックの先頭領域に設けられている硬貨検知処理の
タスクコントロールメモリ領域Ｍ＋　の先頭メモリ番地
から硬貨検知処理に関するフラグをＣＰＵ　２００の内
部のアキュムレータ（ＡＣＣ）に読込む。この久ステッ
フ１０８３に卦いて、アキュムレータの内容に基り＠硬
貨検知処ｕｌ！　（１）実行を要求するタスクレディフ
ラグ（ＴＲＦ“）がセットされているか否かを調べ、セ
ットされている場合にはステップ１０８８および１０８
９を介して第２図のゼネラルフローの処理に戻り、硬貨
検知処理を実行する。

し〃為し、硬貨検知処理の実行を軟木するタスクレディ
フラグがセットされていなりれば、ステップ１０８３か
ら１０８４の処理に移り、ここにおいてＸレジスタに記
憶されでいるアドレス１ｒｔ報に「３」（１０進表示）
を加え、この加算値をタスクコントロールブロックに対
するアドレス情報としてアドレスバス上に送出する。そ
して、この後のステップ１０８５においてインデックス
Ｂの内容を「１」だけ減じ、この新た力値が「０」でな
いことをステップ１０８６において判別した後ステップ
１０８２の処理に戻り、今度はタスクコントロールメモ
リ領域ＭＺの先頭メモリ領域から硬貨データ入力処理に
関するフラグをＣＰＵ　２００の内部アキュムレータに
読込む。次にｒ１１１述の場合と同様に、アキュムレー
タの内容に基づき硬貨データ入力処理の実行を要求する
タスクレディフラグがセットされているか否かを調べ、
セットされている場合には第２図のゼネラルフローの処
理に戻って硬貨データ入力処理を実行する。

ＣＰＵ　２００は、このようにしてタスクレディフラグ
の状態をチェックし、セットされているタスクレディフ
ラグを検出した場合にはただちに第２図のゼネラルフロ
ーの処理へ戻って当該フラグに対応した個別処理を実行
する。しかし、インデックスＢの内容が「０」になって
もセットされているタスクレディフラグを検出しなかっ
た場合、すなわち第１グループに属する個別処理の実行
要求が全く無かった場合、ステップ１０８６の判別を経
てステップ１０８１の処理へ移り、ここにおいて第２ク
ルーズに属する個別処理の処理ザイクルを規定する第２
基準タイマ（周期：　３２ｍ５）のタイマ時１出（ＴＡ
Ｔ）が終了しているか否か（−ｔなわち、タイマカウン
ト値が「０」か否か）を判別１／、終了し、ていれは（
ＴＡＴ　＝Ｏ）ステップ１０９０において、第２基準タ
イマに対し３２ｍ５のタイマ時間を再セツ］・し、この
稜のステップ１０９１においてインデックスｌｌＫ対し
第２″グループの個別処理数を表わＪ値「０５」をセラ
！・する。この後ヌデツブ１０８２〜１０８６において
第１グループの個別処理に対す、ノ・実行要求の有無を
検出する楊負と同１）？にして第２グループの個別処理
に対する実行、波求の有無を（・・ｌ出する。

−」斤わち、第２グループの個別処理ｔ′Ｗ理するＬ＋
Ｑｌ）のタスクコンｉ　ｏ−ルブロックは第１１図のメ
モリマツプに示すように課金処理などの各個別処理に対
応した５個のメモリ領域ＭＩ−Ｍ５から成り、各メモリ
領域には６個別処理の゛実行要求を表わすタスクレディ
７：７グおよび現在メ行中であること化表わすフラグな
どの稼動状態を表わすフラグと共に、当該処理のプログ
ラムが記憶されているＲＯＭ２０２のスタートアドレス
情報が先頭番地から順に３番地に亘って記憶されている
。

そこで、ＣＰＵ２ＧＧは第１グループの個別処理に対す
る実行要求の有無を検出する場合と同様に、まずステッ
プ１０９２において第２グループのタスクゴ、／、トロ
ールブロックのスタートアドレス情報ｔｘレジスタに一
時記憶させると共に、このタスクコントロールブロック
のスタートアドレス情報をアドレスバス上に送出する。

そして、ステップ１０８２〜ステツプ１０８６において
第２グループの個別処理に対する実行要求の有無を検出
する。この結果、第２グループの個別処理のいずれかに
対する実行要求を検出した場合には検出時点でステップ
１０８３からステップ１０８Ｂの処理ヘジャンブし、こ
のステップ１０８８および次のステップ１０８９を介し
て第２白のゼネラルフローの処理に戻り、実行要求のあ
る個別処理を実行する。

ところで、第１グループおよび第２グループのタスクコ
ントロールブロックにおいては俊先度の高い処理に対応
するコントロールメモリ領域から１１１’ｉにメモリア
ドレスが割当てられている。このため、第１グループお
よび第２グループに篇する各個別処理の実行要求の有無
は優先度の高い順番に＋＋＋＋を次検出されることにな
る。また、第２グループにトべする各個別処理に対する
実行要求の有無は、ステソゲ１０８６および１０８７の
争件があるために２１１１グループの各個別処理に対′
する実行９来が無く、しかも第２基準タイマのタイマ時
間が終了した時にのみ検出されることＫなる。

この場合、第２の基準タイマは第９図に示すレディタス
クチェック処理が実行されるたびに（すなわち、４ｍｓ
毎）ステップ１０８９において１単位（４ｍｓ）のタイ
マ時間が減じられる。なお、ステップ１０８８において
は第２の基準タイマのタイマ時間（ＴＡＴ）が終了して
いる場合にはステップ１０８９のタイマ時間更新処理を
実行させないように１７ているが、これは第２の基準タ
イマのタイマ時間が負の値にならないようにするためで
ある。

第１２図は、第２図のステップ８０７に示すタスク始動
処理の詳細を示すフローチャートであって、ＣＰＵ　２
００はステップ１１００１Ｃおいて最も早く実行要求の
検出された個別処理のタスクコントロールメモリ領域か
らタスクレディフラグ（ＴＲＦ）をリセットした後、次
のステップ１１ｏ１において同じタスクコントロールメ
モリ領域から当該個別処理のプログラムが記憶されてい
るスタートアドレスを胱出し、このスタートアドレスを
アドレスヵウンクにセットする。この後、第２図のゼネ
ラルフローに戻り、当該個別処理？そのグログジムに従
って実行する。

第１３図は、以上の処理制御状況を示すタイミングチャ
ートであり、（ａ）のとおり、第２図のゼネラルフロー
に示す処理が反後され、周期ｔを４ｍｓとすれば、この
周期によりステップ８υ２以降が実行されるものとなっ
ており、ステップ８ｔ１２−８０８の実行される以外は
ステソゲ８０９のアイドル状ＭＩＤとなり、消Ｊｉｔカ
の節減が達せられるものとなっている。

まｌｃｚ　スフツブ８０２〜８０５　ｉＪ：、周期Ｅの
頭初において、期間ｔ／４の間に実行され、第１の基準
タイマの乃くず値か減算により”　００　”となり、直
ちしこ”　０８　’”ヘセットされるため”００／（１
８”となってから、周期ｔの減算に応じ”ｏ７″〜°′
旧“′を示ずとき妹、第１３　図（ｂ）ノ、！：　オリ
１．ｘ、　７’　ツアー　８０２．８０４〜８０５が実
行されるのに対し、ｔｒｉ）　ＪＶＩ　８ｔにより”　
００１０８　”となったときには、同Ｉ￥ｌ　（ｃ）の
とおり、ステップ８０２〜８０５が連続的に実行され、
これらについで、ステップ８０５の結果ステップ８０６
がＹであれば、ステップ８０ＢへｆＨ−ｓスる。

たたし、（ｂ）においても、ステップ８（＋３の内容を
示す第４図のステソゲ１ｏｏｏは実行されるが、わずか
な時間のため無視しであると共に、ステップ８０８に先
立つステップ８０６　、８０７も同様なため無視しであ
り、これらはね己入されていない。

このように、通話処理および硬貨処理に１ｙ１ゎる全で
の処理は岡別に分解されてその優先順位が指定され、（
ｌ皮先度Ｈ１に実行要求が検出されて４ｍｓあるい（ｊ
、：３２ｍ５の周ｊυ］で実行され、実行の終了後にｉ
、い−ＣはＣＰＵ　２００は自ちにアイドル状態とされ
る。

従って、優先度の高い第１グループに硬貨投入検知処理
などその実行要求が不規則的に発知する処理を割当てて
おけば、これへの応答性を失することもなく、シかもこ
のような不規則的な実行要求に関する処理が終了した後
は第２グループの個別処理が最短の場合でも３２ｍ５の
周期で実行されるのみであり、この間ＣＰＵ　２００は
アイドル状態とされるため、電力消費は極めて小さなも
のとなる。

〔発明の効果〕

以上説明したように本発明は、機器の各処理内容をその
優先度に基づいて複数のグループに分割するとともに各
グループ内での優先順位をそれぞれ指定し、かつ基本周
期毎に各処理内容に対する実行要求の検出を行ない、こ
の検出結果により、要求があれば前記基本周期の期間内
において優先順位に従う単一の処理を実行して休止状態
へ移行し、要求がなければ直ちに休止状態へ移行するよ
うにしたものであるため、機器におい１必要とする処理
を簡単な構成で、しかも少ない電力消費で確実に実行す
ることができる。従って、消費電力が４１＋　’Ｉされ
ている局を源方式の公衆電話機等の各；ｌｊｌ　（、ｉ
ｌ　４　に適用すれは性能および経済性のうえで優Ｊｔ
、ｉ、：劫４を発揮する。

【図面の簡単な説明】

化１図は本発明の一笑施ｉ＋１Ｊ７１−示プ公衆箪貼（
焼のブロック図、第２図および第３図は全体の処理内二
ｊｒン：示す７０−ブーヤート、第４１凶および９１５
図はタイマ処：１．！１１の１１傭１１を示ずフローチ
ャー１・、謁６図は夕・１マコントロールブロツクのｉ
ｉ１成ｔ−示ずメモリマツプ”、第７図は人力センス処
理のｉｉ１°＋Ｎｌｌを示すフローチャート、第８図は
第７図におけるタスクレディフラグセット処理の詳細を
示すフローチーヤ１”　、第９図はレディタスクチェッ
ク処理の詳細（１：示すフローチャート、第１０図およ
び第１１図Ｑ１タスクコントロールブロックの構成を示
づメモリマツプ、第１２図はタスク始動処理の詳細を示
すフローチャート、第１３図は処理制御状況のり・ｆミ
ングチャートである。 １０・・・・電話機回路部、２０１１・φ・制御部、３
Ｇ−−−−硬貨処理部、２００−−−−　ＣＰＵ。 ２０１　・　・　・　・ＲＡＭ、２０２・　−・　−Ｒ
ＯＭ、２０３．２０４・・・・入出力インタフェース回
路。 特許出願人　株式会社田村を機製作所 代理人　山川政樹（ほか１名） 剪２図　８３図 ｉｎ；　４図　％５［− 巴昨　日７区１ 嘔８巨１ ？死９０ 已１１１　加１２図

Claims (1)

【特許請求の範囲】
1. 外ｉＷ又Ｑま内部から生じる複数の処理要求に応じてλ
   １応する谷処理内容を実行する処理制御回路を１＋ｉｉ
   ＋えた機器において、前記処理制仰回トロは、基本周期
   毎に前記処理要求をチェックし、処理要求のをンる場合
   は予め定めた優先順位に基づく単一の処理１を前記基本
   周期内に実行して休止状態へ移行し、前記処理四求のな
   い場合には直ちに前記休止状態へ移行し、次の前記基本
   周期到来に応じて前記休止状態の解除を行なうものとし
   たことを特徴とする機器の処理制御方式。