JPH0122789B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、プロセツサを備え、ストアードプロ
グラム方式により各種の制御を行なう公衆電話機
において、制御用のデータを逐次更新のうえ設定
する方法に関するものである。

〔従来技術〕

かゝる公衆電話機（以下、電話機）において
は、単位通話時間、単位通話料金、発信禁止番
号、無料発信許容番号、電話機の管理番号等を制
御用のデータとして使用するものとなつており、
これらをデイツプスイツチにより設定することが
一般に行なわれている。

しかし、これらのデータが多数となれば、所要
デイツプスイツチ数の増大に伴ない、これらの収
容スペースが大になると共に、設定の更新に際
し、誤設定を生じ易い欠点を生ずる。

また、通話料金に関連するデータを不正に変更
されると、実際の通話料金と電話機において収納
される金額とに不一致を来し、この差額が電話機
の設置関係者により窃取されるおそれを生ずる。

この対策としては、EPROM（Electrically
Prosgamable Read Only Memory）へ各デー
タを格納のうえ、これをソケツト等により装着し
ておき、データの更新に応じて予備のEPROMと
交換し、これをデータの更新毎に反復することが
提案されている。

しかし、この手段による場合は、EPROMを現
用と予備用として各個に準備せねばならず、所要
経費が高価になると共に、ソケツト等への着脱に
際し、EPROMのピンを曲折して破損または接触
不良等を生ずる欠点を招来する。

〔発明の概要〕 本発明は、従来のかゝる欠点を根本的に排除す
る目的を有し、データの消去時に全ビツトが原論
理値を示すEPROMを設け、かつ、これへ複数の
アドレスにわたる制御用のデータを格納するデー
タエリア、およびこのデータエリアと対応する指
標ビツトを格納する指標エリアを設け、データエ
リアの先位アドレスから順次に制御用のデータを
格納すると共に、制御用のデータを格納するごと
に指標エリアの指標ビツトを格納データ中の最新
のものが判別できる論理状態とし、アドレスに従
つて原論理値から記録論理値へ更新するようにし
た極めて効果的な、公衆電話機のデータ設定方法
を提供するものである。

〔実施例〕

以下、実施例を示す図によつて本発明の詳細を
説明する。

第１図は全構成のブロツク図であり、電話局か
らの線路が接続される線路端子１には、主ユニツ
ト２内に設けたリレーGSの接点gs¹を介し、着信
検出回路３が常時接続されており、これが呼出信
号の到来を検出するとブザー４を駆動すると共
に、入出力回路５ａおよび母線６を介して着信情
報をマイクロプロセツサ等のプロセツサ（以下、
CPU）７へ与え、これを起動するものとなつて
いる。

また、オフフツクに伴ないフツクスイツチ８が
オフフツク情報を生ずると、スタート回路９が応
動し、リレーGSを駆動すると共に、スタート情
報を入出力回路５ｂおよび母線６を介してCPU
７へ与えるため、CPU７がこれに応じた制御を
開始する一方、接点gs¹が動作し、課金信号受信
回路１０、ダイオードブリツジ１１および電源回
路１２を介して通話回路１３を線路端子１へ接続
し、線路に対する直流ループの閉成を行ない、送
受器１４による通話を可能とする。

なお、電源回路１２は、直流ループの閉成に伴
なう線路電流の流通に応じ、ダイオードブリツジ
１１により一定極性となつた線路電流に基づいて
局部電源E₂を発生し、オンとなつた接点gs²を介
して各部へ供給するが、オンフツク中も接点gs¹
のブレイク側から交換機が応動しない程度の電流
が通じており、これによつて局部電源E₂を送出
し、オンフツク中にも電源の供給を要する回路お
よびオフフツクと同時に動作する回路へ電源E₂
の供給を行なつている。

一方、CPU７は、母線６を介して接続された
EPROM１５中のプログラムを実行し、同様の
RAM（Random Access Memory.）１６に対し
て必要とするデータのアクセスを行ないながら制
御を行なうものとなつているが、EPROM１５中
へ格納された制御用のデータを必要に応じて使用
するものとなつている。

すなわち、発信の場合には、キーボード１７の
操作に応ずる信号発生器１８からの複合可聴周波
によるダイヤル信号の送出、表示回路１９による
通話料金の表示等、および、交換機から到来する
課金信号に応じて課金信号受信回路１０から与え
られる課金情報にしたがう、副ユニツト２０なら
びに硬貨収納機構（以下、収納機構）２１による
硬貨の収納等を逐次制するが、ダイヤル信号の送
出に際し、EPROM１５中のデータに応じ無料発
信の許容、禁止番号の発信禁止等を行なうと共
に、交換機が被呼者の応答時にのみ課金信号を送
出するものであれば、計時回路２２の計時に応
じ、EPROM１５中のデータにしたがい単位通話
時間の経過毎に単位通話料金に相当する硬貨の収
納を行ない、かつ、投入されて待機中の硬貨が無
くなれば、通話の強制切断等を行なう。

これに対し、着信の場合はフツクスイツチ８か
らのオフフツク情報に応じてリレーGSを駆動し、
直流ループの閉成を行ない、通話を許容するが、
着信検出回路３からの着信情報にしたがつて着信
である旨をCPU７が判断し、前述の各制御を行
なわない。

また、副ユニツト２０には、収納機構２１中に
設けた投入硬貨の材質、形状等を検出するセンサ
と接続され、硬質の測定値を求める測定回路２
３、およびこれによつて求めた測定値の上限およ
び下限値をデータとして格納したEPROM２４が
設けてあり、測定回路２３は入出力回路２５を介
し、EPROM２８は直接母線６と接続されてお
り、測定回路２３からの測定値およびEPROM２
４中のデータに応じてCPU７が投入硬貨の正否
判別を行なうと共に、入出力回路２５を介して収
納機構２１を制御し、不正規硬貨の返却、正規硬
貨の蓄積、および収納等を行なうものとなつてい
る。

なお、EPROM２４中にも、プログラムの一部
が格納されており、EPROM１５中のプログラム
と共にCPU７の制御動作規制に用いられている。

第２図は、EPROM１５の内容例を示す図であ
り、全アドレスがプログラムを格納するプログラ
ムエリア３１と、制御用のデータを格納するデー
タエリア３２、およびこれと対応する指標ビツト
を格納するための指標エリア３３とに分割されて
おり、データエリア３２および指標エリア３３
は、複数のアドレスにわたつて設けられている。

また、この例ではデータとして単位通話時間
Dti、単位通話料金Dta、無料発信許容番号Dnn、
通話機の管理番号Dnm等が格納されるものとな
つている。

なお、EPROMは、一般にデータの消去を紫外
線の照射等により行なうものとなつており、デー
タの消去に応じ、全ビツトが原論理値とり、電気
信号による書込みの行なわれたビツトのみが原論
理値と反対の記録論理値へ転ずるものであり、こ
の例では原論理値が“１”、記録論理値が“０”
になるものとなつている。

第３図乃至第５図は、単位通話時間Dtiの更新
状況を例とした第１乃至第３の具体例を示す図で
あり、第３図においては、各アドレスｎ〜ｎ＋ｍ
にわたり、各ビツトb₀〜b₈をb₀〜b₇のデータエリ
ア３２と、ビツトb₈の指標エリア３３とに分割
し、最初に(A)のとおり、最先位のアドレスｎに対
し、180secを示すデータが格納され、これと対応
する指標ビツトb₇は、“１”のまゝとなつている。

ついで、データが120secに更新されるときは、
(B)のとおり、次位のアドレスｎ＋１に対し、デー
タエリア３２へ120secを示す更新データが書込ま
れると共に、これが最新のものであることを示す
ため、アドレスｎの指標ビツトb₈が“０”へ更新
される。

更に、データが再び180secに更新されるとき
は、(C)のとおり、アドレスｎ＋２のデータエリア
３２へ180secを示す更新データが書込まれると共
に、これに応じてアドレスｎ＋１の指標ビツトb₈
が“０”へ更新される。

したがつて、CPU７は、指標ビツトB₈を先位
アドレスから順次にチエツクし、“１”であるも
のを求めれば、これが最新のデータであることを
判別することができるため、これと対応するアド
レスのデータを読出して制御に用いればよいもの
となる。

第４図においては、第３図と同様に(A)〜(C)とデ
ータを180secから120secへ更新しているが、この
場合は最新のデータと対応する指標ビツトb₈を
“０”へ更新しており、CPU７は、指標ビツトb₈
を順次にチエツクし、“１”となる直前の“０”
を求め、これによつて最新のデータを判別するも
のとなつている。

第５図においては、アドレスｎ＋１〜ｎ＋ｍの
データエリア３２と別個のアドレスｎにビツトb₀
〜b₇からなる指標エリア３３とを設け、同エリア
３３の内容によりデータ中の最新のものを指示す
るものとなつている。

すなわち、(A)のとおり、最初はアドレスｎ＋１
へ180secを示すデータを格納すると共に、アドレ
スｎは全ビツトb₀〜b₇を“１”のまゝとしてお
き、ついで(B)のとおり、アドレスｎ＋２へ120sec
を示すデータを書込むと共に、これと対応してア
ドレスｎのビツトb₀を“０”へ更新し、更に(C)に
おいては、アドレスｎ＋３へ180secを示すデータ
を書込み、かつ、アドレスｎのビツトb₁を“０”
へ更新している。

したがつて、CPU７は、アドレスｎの内容を
アドレスｎ＋１〜ｎ＋ｍへ変換し、この結果にし
たがつてデータエリア３２中の最新データが格納
されたアドレスを判別することができる。

なお、以上のデータ更新手段は、EPROM１５
中の各データのみならず、EPROM２９中の各デ
ータに対しても適用することができる。

第６図は、EPROM１５，２４に対してデータ
の格納を行う際、第１図のコネクタ２６へ接続し
て用いるライターのブロツク図であり、CPU４
１，ROM４２，RAM４３、入力回路４４、
RAM４５、および出力回路４６が母線４７によ
り接続されていると共に、入力回路４９を介して
キーボード４８が接続されている一方、出力回路
４６を介して表示器４９が接続されており、第１
図のコネクタ２６と嵌合するコネクタ５０には、
母線４７および出力回路４６が接続されている。

こゝにおいて、ROM４２には書込み処理用の
プログラムが格納されており、コネクタ５０を第
１図のコネクタ２６と嵌合のうえ、キーボード４
８を操作すると、これに応じてCPU４１がROM
４２中のプログラムを実行し、必要とするデータ
をRAM４３へアクセスしながら処理動作を行な
い、データをバツフア用のRAM４５へ一旦格納
のうえ、コネクタ５０へ転送すると共に、出力回
路４６から書込み指令を送出し、EPROM１５ま
た２４中の指定されたものに対しデータの書込み
を行なう。

また、表示器４９には、文字表示器等が用いら
れており、格納データおよびこれの格納されるア
ドレス等を表示するものとなつている。

なお、コネクタ５０と並列にソケツトを設け、
あるいはコネクタ５０をソケツトへ置換すれば、
任意のEPROMに対してデータの格納を行なうこ
とができる。

たゞし、第１図のEPROM１５または２４へ書
込み処理用のプログラムを格納しておけば、特に
第６図のものを使用せずに、第１図のキーボード
１７、表示器１９およびCPU７により同様の操
作を行なうことができる。

このほか、第１図においては、コネクタ２６を
特に設けず、主ユニツト２と副ユニツト２０との
間をコネクタにより接続しておき、これを脱去の
うえ第６図のコネクタ５０を嵌合するものとして
もよい。

第７図は、第３図と対応するデータの書込み処
理を示すフローチヤートであり、“b₈＝“１”の最
先位アドレス発見”１０１を行ない、“発見アド
レスはｍ＋ｍ？”１０２がＹ（YES）であれば、
“エラー”へ移行するが、Ｎ（NO）のときは“発
見アドレスはｎ？”１０３を判断し、これがＮで
あれば“発見アドレスのb₈を“０”に更新”１０
４を行なつてから、“発見アドレスにつぐアドレ
スのb₇〜b₀をデータにより設定”１０５を行な
う。

また、ステツプ１０３がＹであれば“発見アド
レスのb₇〜b₀＝“１”？”１０６のＹに応じ、“発
見アドレスのb₇〜b₀をデータにより設定”１０７
を行なうが、ステツプ１０６がＮのときはステツ
プ１０４以降へ移行する。

第８図は、第３図と対応するデータの読出し処
理を示すフローチヤートであり、CPU７内の
“HLレジスタへｎを設定”２０１のうえ、同様
の“ＡレジスタへHLレジスタの示すアドレスの
内容を設定”２０２を行ない、“Ａレジスタのb₈
＝０？”２０３を判断し、これがＮであれば“Ａ
レジスタの内容からb₈を“０”へ置換”２０４を
行なつてから、“Ａレジスタの内容をRAMへ格
納”２０５を行ない、これを制御用のデータとし
て用いる。

また、ステツプ２０３がＹであれば、“HLレ
ジスタの内容へ１を加算”２０６を行ない、ステ
ツプ２０３がＮとなるまでこれを反復する。

第９図は、第４図と対応するデータの書込み処
理を示すフローチヤートであり、“b₈＝１”の最
先位アドレス発見”３０１を行ない、“発見アド
レスはｎ＋ｍ？”３０２がＹであれば“エラー”
となるのに対し、Ｎのときは“発見アドレスのb₈
を“０”へ更新”３０３を行なつてから、“発見
アドレスのb₇〜b₀をデータにより設定”３０４を
行なう。

第１０図は、第４図と対応するデータの読出し
処理を示すフローチヤートであり、“HLレジス
タへｎを設定”４０１のうえ、“Ａレジスタへ
HLレジスタの示すアドレスの内容を設定”４０
２を行ない、“Ａレジスタのb₈＝“０”？”４０３
を判断し、Ｎであれば“HLレジスタの内容から
１を減算”４０４を行なつた後、“HLレジスタ
の示すアドレスのデータをＡレジスタへ設定”４
０５を行なつてから、“Ａレジスタの内容を
RAMへ格納”４０６を行なう。

また、ステツプ４０３がＹであれば“HLレジ
スタの内容へ１を加算”４０７を行ない、ステツ
プ４０３がＮとなるまでこれを反復する。

第１１図は、第５図と対応する更新データの書
込み処理を示すフローチヤートであり、“指標エ
リアから“１”の最下位ビツトを発見”５０１を
行ない、““１”のビツトなし？”５０２がＹであ
れば、データエリア３２の全アドレスが使用済の
ため“エラー”となるのに対し、Ｙであれば“発
見したビツトはb₀？”５０３のＮに応じ“発見し
たビツトを“０”へ更新”５０４を行なつてか
ら、“発見したビツトと対応するデータエリアの
アドレスへデータを設定”５０５を行なう。

なお、ステツプ５０３がＹのときは、直ちにス
テツプ５０５へ移行する。

第１２図は、第５図と対応するデータの読出し
処理を示すフローチヤートであり、“HLレジス
タへｎを設定”６０１を行ない、“HLレジスタ
の示すアドレスの内容をＡレジスタへ設定”６０
２を行なつてから、“Ａレジスタの内容から“０”
のビツト数をＢレジスタへ設定”６０３を行なつ
たうえ、“HLレジスタの内容からＢレジスタの
内容を減算”６０４を行ない、更に、“HLレジ
スタの内容へ１を加算”６０５を行なう。

すると、HLレジスタの内容がデータ中の最新
のものが格納されたアドレスを示すものとなり、
“HLレジスタの示すアドレスの内容をＡレジス
タへ設定”６０６のうえ、“Ａレジスタの内容を
RAMへ格納”６０７を行なえば、最新のデータ
を制御に用いることができる。

したがつて、制御用の各種データをデータエリ
ア３２の全アドレスがすべて使用されるまで逐次
更新することが自在となり、デイツプスイツチの
使用、EPROM１５，２４の交換等が不要となる
ため、所要スペースおよび所要経費の節減が実現
すると共に、各種データの更新に際し容易に対処
することができる。

たゞし、第１図の構成は状況に応じた選定が任
意であると共に、第３図乃至第５図においては、
各エリア３２，３３のビツト数を条件に応じて定
めればよく、第５図においては、指標エリア３３
のアドレスとデータエリア３２のアドレスとを分
離して定め、あるいは指標エリア３３に複数のア
ドレスを充当しても同様であり、これらに応じ、
第８図乃至第１２図の各ステツプにおいては、不
要なものを省略しまたは順序を入れ替え、あるい
は所定のステツプを加入することができる等、
種々の変形が自在である。

〔発明の効果〕

以上の説明により明らかなとおり本発明によれ
ば、電話機の制御用データを設定し、あるいは更
新する目的上、組み込みのEPROMを設ければよ
いものとなり、収容スペースおよび所要経費の節
減が達せられ、ストアードプログラム方式の電話
機において顕著な効果が得られる。

【図面の簡単な説明】

図は本発明の実施例を示し、第１図は電話機の
ブロツク図、第２図はEPROMの内容を示す図、
第３図乃至第５図は更新データの格納状況を示す
図、第６図はEPROMへ書込みを行なうライター
のブロツク図、第７図乃至第１２図は第３図乃至
第５図と対応するデータの書込み処理および読出
し処理を示すフローチヤートである。 １…線路端子、３…着信検出回路、６…母線、
７…CPU（プロセツサ）、８…フツクスイツチ、
１０…課金信号受信回路、１３…通話回路、１４
…送受器、１５，２４…EPROM、１６…RAM、
１７…キーボード、３１…プログラムエリア、３
２…データエリア、３３…指標エリア。

Claims (1)

【特許請求の範囲】
1. １ データの消去時に全ビツトが原論理値を示す
   EPROMを備え、前記EPROMに予め格納された
   制御用のデータに基づき制御を行なう公衆電話機
   において、前記EPROMに前記制御用のデータを
   格納する複数のアドレスにわたるデータエリアお
   よび該データエリアと対応する指標ビツトを格納
   する指標エリアを設け、前記データエリアの先位
   アドレスから順次に前記制御用のデータを格納す
   ると共に、前記制御用のデータを格納するごとに
   前記指標エリアの指標ビツトを格納データ中の最
   新のものが判別できる論理状態とし、アドレスに
   従つて前記原論理値から記録論理値へ更新するよ
   うにしたことを特徴とした公衆電話機のデータ設
   定方法。