JP2000305847A - 携帯電話機 - Google Patents
携帯電話機Info
- Publication number
- JP2000305847A JP2000305847A JP11113000A JP11300099A JP2000305847A JP 2000305847 A JP2000305847 A JP 2000305847A JP 11113000 A JP11113000 A JP 11113000A JP 11300099 A JP11300099 A JP 11300099A JP 2000305847 A JP2000305847 A JP 2000305847A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- access
- data
- area
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mobile Radio Communication Systems (AREA)
- Storage Device Security (AREA)
- Transceivers (AREA)
Abstract
(57)【要約】
【課題】 メモリに記憶されている重要なデータ例えば
携帯電話機使用者が利用する電話帳等のデータが、人の
操作無しに勝手に消えてしまうのを防ぐ。 【解決手段】 メモリ消え防止回路７を携帯電話機内に
設け、ＲＡＭ９のアクセス領域のうち予め定められた禁
止領域へのアクセスを抑止する。また、禁止領域に書込
む必要があるときには、その領域へのアクセス抑止を解
除する。
携帯電話機使用者が利用する電話帳等のデータが、人の
操作無しに勝手に消えてしまうのを防ぐ。 【解決手段】 メモリ消え防止回路７を携帯電話機内に
設け、ＲＡＭ９のアクセス領域のうち予め定められた禁
止領域へのアクセスを抑止する。また、禁止領域に書込
む必要があるときには、その領域へのアクセス抑止を解
除する。
Description
【０００１】
【発明の属する技術分野】本発明は携帯電話機に関し、
特に自機の制御回路によってアドレスを指定してアクセ
スされるメモリを有する携帯電話機に関する。
特に自機の制御回路によってアドレスを指定してアクセ
スされるメモリを有する携帯電話機に関する。
【０００２】
【従来の技術】一般に、携帯電話機には、携帯電話機全
体を制御するためのＣＰＵの他、電話帳や音声データを
記憶するためのメモリが設けられている。従来、メモリ
に記憶されている電話帳や音声データ等、消えてはいけ
ない重要なデータが、ある時ＣＰＵの暴走により部分的
に又は全て消去されてしまうという事故が発生してい
た。
体を制御するためのＣＰＵの他、電話帳や音声データを
記憶するためのメモリが設けられている。従来、メモリ
に記憶されている電話帳や音声データ等、消えてはいけ
ない重要なデータが、ある時ＣＰＵの暴走により部分的
に又は全て消去されてしまうという事故が発生してい
た。
【０００３】メモリをアクセスする場合にはアドレスを
指定し、メモリに対して書込むには入力されるデータを
書込み、既に記憶されているデータを消去するにはメモ
リに対してオール０（零）のデータを書込むのが通常で
ある。これらの書込み又は消去がＣＰＵの暴走によって
行われることによって上述した事故が発生する野であ
る。
指定し、メモリに対して書込むには入力されるデータを
書込み、既に記憶されているデータを消去するにはメモ
リに対してオール０（零）のデータを書込むのが通常で
ある。これらの書込み又は消去がＣＰＵの暴走によって
行われることによって上述した事故が発生する野であ
る。
【０００４】この事故の原因は以下のようである。すな
わち、メモリの記憶内容が誤って消去されないように、
ソフトウェアによってガードをかけるのが一般的であ
る。しかしながら、ソフトウェアでどの様にガードをか
けても、重要なエリアのデータについても消去できるプ
ログラムが組込まれている場合（消去できる必要がある
ため）、ＣＰＵの暴走によりメモリの記憶内容が消去さ
れてしまうことがある。つまり、メモリに記憶され、そ
の時点では消えてはならないデータであっても、ＣＰＵ
の暴走によって消去する動作に入ってしまえば、データ
の誤消去は避けられなかった。
わち、メモリの記憶内容が誤って消去されないように、
ソフトウェアによってガードをかけるのが一般的であ
る。しかしながら、ソフトウェアでどの様にガードをか
けても、重要なエリアのデータについても消去できるプ
ログラムが組込まれている場合（消去できる必要がある
ため）、ＣＰＵの暴走によりメモリの記憶内容が消去さ
れてしまうことがある。つまり、メモリに記憶され、そ
の時点では消えてはならないデータであっても、ＣＰＵ
の暴走によって消去する動作に入ってしまえば、データ
の誤消去は避けられなかった。
【０００５】
【発明が解決しようとする課題】メモリの書換えを防止
する技術が、以下の特許公報に記載されている。
する技術が、以下の特許公報に記載されている。
【０００６】まず、実開平５−２３２５３号公報では、
スイッチの制御を行わない限り、メモリへのアクセスが
できないようにしてメモリ内のデータの消去を防いでい
る。しかし、スイッチを一度書込み禁止状態に設定した
らＣＰＵはプログラム動作時にメモリへの書込みを一切
することができないという欠点がある。
スイッチの制御を行わない限り、メモリへのアクセスが
できないようにしてメモリ内のデータの消去を防いでい
る。しかし、スイッチを一度書込み禁止状態に設定した
らＣＰＵはプログラム動作時にメモリへの書込みを一切
することができないという欠点がある。
【０００７】次に、特開昭６４−３１２４１号公報で
は、プログラムが書込まれている場所を保護するもので
あり、読出し専用のためプログラム動作中に書込みを行
うことはできない。
は、プログラムが書込まれている場所を保護するもので
あり、読出し専用のためプログラム動作中に書込みを行
うことはできない。
【０００８】特開昭６４−３２３５４号公報では、メモ
リへの書込み必要時に必ず「操作手段」による情報入力
が必要であり、通常動作時にメモリに書込むことはでき
ない。
リへの書込み必要時に必ず「操作手段」による情報入力
が必要であり、通常動作時にメモリに書込むことはでき
ない。
【０００９】特開平３−３４０４６号公報では、特定コ
ードと一致した場合にのみ書込み可能にしている。この
場合、上述した従来技術と同様に、特定コードを設定す
るＣＰＵが暴走するとメモリへの書込みを行ってしまう
ことが考えられる。
ードと一致した場合にのみ書込み可能にしている。この
場合、上述した従来技術と同様に、特定コードを設定す
るＣＰＵが暴走するとメモリへの書込みを行ってしまう
ことが考えられる。
【００１０】特開平６−４６８７号公報では、書込み禁
止な重要エリアを領域判別回路によって保護している。
しかし、同公報においては、通常動作中にメモリの書込
み一切行うことができない。
止な重要エリアを領域判別回路によって保護している。
しかし、同公報においては、通常動作中にメモリの書込
み一切行うことができない。
【００１１】したがって、これらの公報に記載されてい
る技術においては、ＣＰＵの暴走によるデータ誤消去を
防止できないか、そもそもメモリへのアクセスが全くで
きず誤消去が発生しない。よって、これら従来技術によ
っては、上述した従来技術の欠点を解決することはでき
ない。
る技術においては、ＣＰＵの暴走によるデータ誤消去を
防止できないか、そもそもメモリへのアクセスが全くで
きず誤消去が発生しない。よって、これら従来技術によ
っては、上述した従来技術の欠点を解決することはでき
ない。
【００１２】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的はメモリに記憶
されている重要なデータが、人の操作無しに勝手に消え
てしまうのを防ぐことのできる携帯電話機を提供するこ
とである。
るためになされたものであり、その目的はメモリに記憶
されている重要なデータが、人の操作無しに勝手に消え
てしまうのを防ぐことのできる携帯電話機を提供するこ
とである。
【００１３】
【課題を解決するための手段】本発明による携帯電話機
は、自機の制御回路によってアドレスを指定してアクセ
スされるメモリを有する携帯電話機であって、前記メモ
リのアクセス領域のうち予め定められた禁止領域へのア
クセスを抑止するアクセス抑止手段を含むことを特徴と
する。そして、前記アクセス抑止手段は、アクセスの際
に指定されるアドレスが前記禁止領域に対応するアドレ
ス範囲内のアドレスであることを検出する検出手段を含
み、この検出結果に応じて前記アクセスを抑止すること
を特徴とする。また、前記アクセス抑止手段は、前記検
出結果が前記禁止領域に対応するアドレス範囲内のアド
レスであることを示したとき前記制御回路から送出され
るライトイネーブル信号の前記メモリへの入力を抑止す
ることを特徴とする。なお、外部指令に応答して前記ア
クセス抑止手段による前記禁止領域へのアクセス抑止を
解除する解除手段を更に含んでも良い。
は、自機の制御回路によってアドレスを指定してアクセ
スされるメモリを有する携帯電話機であって、前記メモ
リのアクセス領域のうち予め定められた禁止領域へのア
クセスを抑止するアクセス抑止手段を含むことを特徴と
する。そして、前記アクセス抑止手段は、アクセスの際
に指定されるアドレスが前記禁止領域に対応するアドレ
ス範囲内のアドレスであることを検出する検出手段を含
み、この検出結果に応じて前記アクセスを抑止すること
を特徴とする。また、前記アクセス抑止手段は、前記検
出結果が前記禁止領域に対応するアドレス範囲内のアド
レスであることを示したとき前記制御回路から送出され
るライトイネーブル信号の前記メモリへの入力を抑止す
ることを特徴とする。なお、外部指令に応答して前記ア
クセス抑止手段による前記禁止領域へのアクセス抑止を
解除する解除手段を更に含んでも良い。
【００１４】また、前記メモリのアクセス領域は、１チ
ップのメモリに対してアクセス可能な領域であることを
特徴とする。さらに、前記検出手段は、アクセスの際に
指定されるアドレスのうちの上位Ｎビット（Ｎは自然
数）のうちの少なくとも１ビットの値が論理「１」であ
るとき前記禁止領域に対応するアドレス範囲内のアドレ
スである旨を示す前記検出結果を出力することを特徴と
する。
ップのメモリに対してアクセス可能な領域であることを
特徴とする。さらに、前記検出手段は、アクセスの際に
指定されるアドレスのうちの上位Ｎビット（Ｎは自然
数）のうちの少なくとも１ビットの値が論理「１」であ
るとき前記禁止領域に対応するアドレス範囲内のアドレ
スである旨を示す前記検出結果を出力することを特徴と
する。
【００１５】要するに本発明は、メモリに記憶された消
えてはならないデータ、例えば携帯電話機使用者が利用
する電話帳等のデータが、制御回路であるＣＰＵの暴走
によって消えてしまうのを防ぐものである。このため、
本携帯電話機では、メモリのアクセス領域のうち予め定
められた禁止領域へのアクセスを抑止しているのであ
る。また、禁止領域に書込む必要があるときには、その
領域へのアクセス抑止を解除するのである。
えてはならないデータ、例えば携帯電話機使用者が利用
する電話帳等のデータが、制御回路であるＣＰＵの暴走
によって消えてしまうのを防ぐものである。このため、
本携帯電話機では、メモリのアクセス領域のうち予め定
められた禁止領域へのアクセスを抑止しているのであ
る。また、禁止領域に書込む必要があるときには、その
領域へのアクセス抑止を解除するのである。
【００１６】
【発明の実施の形態】次に、本発明の実施の一形態につ
いて図面を参照して説明する。なお、以下の説明におい
て参照する各図においては、他の図と同等部分には同一
符号が付されている。
いて図面を参照して説明する。なお、以下の説明におい
て参照する各図においては、他の図と同等部分には同一
符号が付されている。
【００１７】図１は本発明による携帯電話機の実施の一
形態を示すブロック図である。同図において、本例の携
帯電話機１は、無線通信を司るアンテナ２４及び無線部
２と、自機の動作状態等の表示を司る表示部１３と、マ
イクロフォン（ＭＩＣ）１１からの音声データや、無線
部２から来る音声データの処理を行い無線部２を制御す
る制御部３と、通話相手側の音声を出力する録音部（Ｒ
ＥＣ）１２と、ダイヤル等の数字や文字を入力するため
のキーパッド１０とを含んで構成されている。
形態を示すブロック図である。同図において、本例の携
帯電話機１は、無線通信を司るアンテナ２４及び無線部
２と、自機の動作状態等の表示を司る表示部１３と、マ
イクロフォン（ＭＩＣ）１１からの音声データや、無線
部２から来る音声データの処理を行い無線部２を制御す
る制御部３と、通話相手側の音声を出力する録音部（Ｒ
ＥＣ）１２と、ダイヤル等の数字や文字を入力するため
のキーパッド１０とを含んで構成されている。
【００１８】キーパッド１０には、メモリにデータ書込
みを行うためにデータ書込み決定の情報を入力するため
のデータ入力決定キー２５が設けられている。
みを行うためにデータ書込み決定の情報を入力するため
のデータ入力決定キー２５が設けられている。
【００１９】制御部３の内部は、ＲＯＭ８にあるプログ
ラム情報に従い、無線部制御、音声信号処理等を直接行
う周辺ＩＣ４と、この周辺ＩＣ４のポート制御、コマン
ド制御等を行うための信号を出力するＣＰＵ周辺回路６
と、書込み読出しが自由に行えるメモリであるＲＡＭ９
と、これらを活用し音声処理や無線部２の制御を行うＣ
ＰＵ５とから構成されている。
ラム情報に従い、無線部制御、音声信号処理等を直接行
う周辺ＩＣ４と、この周辺ＩＣ４のポート制御、コマン
ド制御等を行うための信号を出力するＣＰＵ周辺回路６
と、書込み読出しが自由に行えるメモリであるＲＡＭ９
と、これらを活用し音声処理や無線部２の制御を行うＣ
ＰＵ５とから構成されている。
【００２０】また、ＲＡＭ９はＣＰＵ５の作業エリアと
して使用する他に、携帯電話機使用者が電話帳、音声デ
ータ等の個人情報を記憶するメモリとして用いられる。
携帯電話機は筐体をより小形にすることが望まれるの
で、ＲＡＭ９は１チップのメモリで実現される。つま
り、ＣＰＵの作業エリアと個人情報の記憶エリアとを別
々のチップで実現するのではなく、これらを１チップの
メモリで実現することによって、内部に設けるチップ数
を削減して筐体の小形化、軽量化を図っているのであ
る。なお、このメモリに記憶される個人情報は、通話相
手先の電話番号を示す電話帳、留守番メッセージ等の音
声データ、設定した着信メロディの他、種々の情報が含
まれる。
して使用する他に、携帯電話機使用者が電話帳、音声デ
ータ等の個人情報を記憶するメモリとして用いられる。
携帯電話機は筐体をより小形にすることが望まれるの
で、ＲＡＭ９は１チップのメモリで実現される。つま
り、ＣＰＵの作業エリアと個人情報の記憶エリアとを別
々のチップで実現するのではなく、これらを１チップの
メモリで実現することによって、内部に設けるチップ数
を削減して筐体の小形化、軽量化を図っているのであ
る。なお、このメモリに記憶される個人情報は、通話相
手先の電話番号を示す電話帳、留守番メッセージ等の音
声データ、設定した着信メロディの他、種々の情報が含
まれる。
【００２１】このメモリに記憶された個人情報がＣＰＵ
５の暴走によって消去してしまうことを防ぐ機能を有す
るのが、同図中のメモリ消去防止回路７である。次に、
このメモリ消去防止回路７について説明する。
５の暴走によって消去してしまうことを防ぐ機能を有す
るのが、同図中のメモリ消去防止回路７である。次に、
このメモリ消去防止回路７について説明する。
【００２２】図２は、図１中のメモリ消去防止回路７の
内部構成例を示すブロック図である。図２を参照する
と、メモリ消去防止回路７は、ＲＡＭ９への書込みを制
御するＤ型フリップフロップ１４（以下、Ｄ−Ｆ／Ｆ１
４と略す）と、アドレスバス（ＡＢ）のアドレス並びに
チップセレクト信号ＣＥバー及び書込み許可信号ＷＥバ
ー信号を入力とし消えてはならないデータエリアのアド
レスを識別するアドレスデコーダ１５と、Ｄ−Ｆ／Ｆ１
４とアドレスデコーダ１５の出力との排他的論理和（Ｅ
ＸＣＬＵＳＩＶＥ ＯＲ）を取る論理ＩＣであるＥＸＯ
Ｒ１６と、このＥＸＯＲ１６から出力される信号とＲＡ
Ｍ９への書込み許可信号ＷＥバーとの論理和（ＯＲ）を
取る論理ＩＣであるＯＲ１７とを含んで構成されてい
る。
内部構成例を示すブロック図である。図２を参照する
と、メモリ消去防止回路７は、ＲＡＭ９への書込みを制
御するＤ型フリップフロップ１４（以下、Ｄ−Ｆ／Ｆ１
４と略す）と、アドレスバス（ＡＢ）のアドレス並びに
チップセレクト信号ＣＥバー及び書込み許可信号ＷＥバ
ー信号を入力とし消えてはならないデータエリアのアド
レスを識別するアドレスデコーダ１５と、Ｄ−Ｆ／Ｆ１
４とアドレスデコーダ１５の出力との排他的論理和（Ｅ
ＸＣＬＵＳＩＶＥ ＯＲ）を取る論理ＩＣであるＥＸＯ
Ｒ１６と、このＥＸＯＲ１６から出力される信号とＲＡ
Ｍ９への書込み許可信号ＷＥバーとの論理和（ＯＲ）を
取る論理ＩＣであるＯＲ１７とを含んで構成されてい
る。
【００２３】また、図中のＣＰＵ周辺回路６は、Ｄ−Ｆ
／Ｆ１４に対してワンショットのパルス信号を出力する
ポートＰ１とＤ−Ｆ／Ｆ１４に対してリセット信号を出
力するポートＰ２とを有し、更に周辺ＩＣ４からの割込
み入力端子を有している。そして、ＣＰＵ周辺回路６
は、周辺ＩＣ４から割込みが入った場合、ＣＰＵ５に対
して割込みを通知する機能及び割込みを受付けない設定
にする機能を有している。
／Ｆ１４に対してワンショットのパルス信号を出力する
ポートＰ１とＤ−Ｆ／Ｆ１４に対してリセット信号を出
力するポートＰ２とを有し、更に周辺ＩＣ４からの割込
み入力端子を有している。そして、ＣＰＵ周辺回路６
は、周辺ＩＣ４から割込みが入った場合、ＣＰＵ５に対
して割込みを通知する機能及び割込みを受付けない設定
にする機能を有している。
【００２４】ＣＰＵ５はＲＯＭ８及びＲＡＭ９へ情報の
読出し先又は書込み先を指定するアドレスバス信号Ａ
Ｂ、ＲＡＭ９のＩＣを選択するチップセレクト信号ＣＥ
バー信号、及び書込み許可信号ＷＥバー信号を出力する
端子を有している。
読出し先又は書込み先を指定するアドレスバス信号Ａ
Ｂ、ＲＡＭ９のＩＣを選択するチップセレクト信号ＣＥ
バー信号、及び書込み許可信号ＷＥバー信号を出力する
端子を有している。
【００２５】なお、Ｄ−Ｆ／Ｆ１４のセット端子及びＤ
入力端子は、電源等に接続されハイ（ＨＩＧＨ）レベル
に固定される。
入力端子は、電源等に接続されハイ（ＨＩＧＨ）レベル
に固定される。
【００２６】次に、図２中に示されているアドレスデコ
ーダ１５の内部構成について図３を参照して説明する。
同図を参照すると、ＣＰＵ５から出力されるアドレスバ
スの信号ラインで、ＲＡＭ９に記憶させる消えてはなら
ないデータのアドレスが指定される信号ラインは、論理
ＩＣであるＯＲ１８に接続される。それ以外のアドレス
信号ラインは論理ＩＣであるＮＯＲ１９に接続される。
また、ＣＰＵ５から出力されるＣＥバー信号及びＷＥバ
ー信号の信号ラインはそれぞれ論理ＩＣであるＮＯＴ２
０、ＮＯＴ２１に接続される。更にＮＯＴ２０及びＮＯ
Ｔ２１のそれぞれの出力信号の信号ラインは論理ＩＣで
あるＡＮＤ２２に接続され、ＯＲ１８、ＮＯＲ１９、Ａ
ＮＤ２２の出力信号の信号ラインはそれぞれＡＮＤ２３
に接続される。
ーダ１５の内部構成について図３を参照して説明する。
同図を参照すると、ＣＰＵ５から出力されるアドレスバ
スの信号ラインで、ＲＡＭ９に記憶させる消えてはなら
ないデータのアドレスが指定される信号ラインは、論理
ＩＣであるＯＲ１８に接続される。それ以外のアドレス
信号ラインは論理ＩＣであるＮＯＲ１９に接続される。
また、ＣＰＵ５から出力されるＣＥバー信号及びＷＥバ
ー信号の信号ラインはそれぞれ論理ＩＣであるＮＯＴ２
０、ＮＯＴ２１に接続される。更にＮＯＴ２０及びＮＯ
Ｔ２１のそれぞれの出力信号の信号ラインは論理ＩＣで
あるＡＮＤ２２に接続され、ＯＲ１８、ＮＯＲ１９、Ａ
ＮＤ２２の出力信号の信号ラインはそれぞれＡＮＤ２３
に接続される。
【００２７】かかる構成からなる本例の携帯電話機各部
の動作について説明する。
の動作について説明する。
【００２８】まず図３に示されているアドレスデコーダ
１５について説明する。本回路は携帯電話機使用者が電
話帳や音声データ等の情報を記憶する消えてはならない
エリアのアドレスをＣＰＵ５が指定し、かつ、そのアド
レスに対して書込みを行う場合にのみ出力端子ＯＵＴか
らハイレベルの信号をアドレスが指定されている時間だ
け出力するものである。
１５について説明する。本回路は携帯電話機使用者が電
話帳や音声データ等の情報を記憶する消えてはならない
エリアのアドレスをＣＰＵ５が指定し、かつ、そのアド
レスに対して書込みを行う場合にのみ出力端子ＯＵＴか
らハイレベルの信号をアドレスが指定されている時間だ
け出力するものである。
【００２９】例えば、２Ｍビット（２０９７１５２ビッ
ト）の容量があるＲＡＭ（アドレス信号Ａ０〜Ａ１７）
で、消えてはならないエリアのアドレスが００００１Ｈ
番地〜０ＦＦＦＦＨ番地である場合、アドレスＡ０信号
〜Ａ１５信号の信号ラインをＯＲ１８に接続しておく。
この本実施例の回路構成の場合、００００Ｈ番地のアド
レスは検出できないため、消えてはならないエリアも０
０００Ｈ番地以外の領域になるように設計する。またア
ドレスの上位２ビットであるアドレスＡ１６信号及びＡ
１７信号の信号ラインは論理ＩＣであるＮＯＲ１９に接
続する。なお、この場合、ＣＰＵ５がアドレス００００
１Ｈ番地〜０ＦＦＦＦＨ番地の範囲でデータの書込みを
指定すると、ＯＲ１８はハイレベルの信号を出力する。
また、ＮＯＲ１９についてもハイレベルを出力する。更
にＣＥバー信号、ＷＥバー信号は共にロー（ＬＯＷ）レ
ベルとなるのでＡＮＤ２２もハイレベルを出力すること
になりＡＮＤ２３もハイレベル出力となり、出力端子Ｏ
ＵＴからハイレベルが出力される。
ト）の容量があるＲＡＭ（アドレス信号Ａ０〜Ａ１７）
で、消えてはならないエリアのアドレスが００００１Ｈ
番地〜０ＦＦＦＦＨ番地である場合、アドレスＡ０信号
〜Ａ１５信号の信号ラインをＯＲ１８に接続しておく。
この本実施例の回路構成の場合、００００Ｈ番地のアド
レスは検出できないため、消えてはならないエリアも０
０００Ｈ番地以外の領域になるように設計する。またア
ドレスの上位２ビットであるアドレスＡ１６信号及びＡ
１７信号の信号ラインは論理ＩＣであるＮＯＲ１９に接
続する。なお、この場合、ＣＰＵ５がアドレス００００
１Ｈ番地〜０ＦＦＦＦＨ番地の範囲でデータの書込みを
指定すると、ＯＲ１８はハイレベルの信号を出力する。
また、ＮＯＲ１９についてもハイレベルを出力する。更
にＣＥバー信号、ＷＥバー信号は共にロー（ＬＯＷ）レ
ベルとなるのでＡＮＤ２２もハイレベルを出力すること
になりＡＮＤ２３もハイレベル出力となり、出力端子Ｏ
ＵＴからハイレベルが出力される。
【００３０】逆に、ＣＰＵ５がアドレス００００１Ｈ〜
０ＦＦＦＦＨ以外のエリアを書込み指定した場合、Ａ１
６、Ａ１７信号の何れかが必ずハイレベルとなる。つま
り、アクセスの際に指定されるアドレスのうちの上位２
ビットであるＡ１６及びＡ１７のうちの少なくとも１ビ
ットの値が論理「１」となる。すると、このとき、ＮＯ
Ｒ１９は必ずローレベルを出力する。
０ＦＦＦＦＨ以外のエリアを書込み指定した場合、Ａ１
６、Ａ１７信号の何れかが必ずハイレベルとなる。つま
り、アクセスの際に指定されるアドレスのうちの上位２
ビットであるＡ１６及びＡ１７のうちの少なくとも１ビ
ットの値が論理「１」となる。すると、このとき、ＮＯ
Ｒ１９は必ずローレベルを出力する。
【００３１】するとＡＮＤ２３もローレベル出力とな
り、出力端子ＯＵＴからローレベルの信号が出力され
る。
り、出力端子ＯＵＴからローレベルの信号が出力され
る。
【００３２】また、ＣＰＵ５がアドレス００００１Ｈ番
地〜０ＦＦＦＦＨ番地の範囲で指定していても読込みを
指定した場合については、ＷＥバーはハイレベルのまま
となるのでＡＮＤ２２、及びＡＮＤ２３はローレベルと
なり出力端子ＯＵＴはローレベル出力となる。
地〜０ＦＦＦＦＨ番地の範囲で指定していても読込みを
指定した場合については、ＷＥバーはハイレベルのまま
となるのでＡＮＤ２２、及びＡＮＤ２３はローレベルと
なり出力端子ＯＵＴはローレベル出力となる。
【００３３】なお本例では、アクセスの際に指定される
アドレスのうちの上位２ビットのうちの少なくとも１ビ
ットの値が論理「１」となることを条件としているが、
このビット数に限らず上位Ｎビット（Ｎは自然数）のう
ちの少なくとも１ビットの値が論理「１」であることを
条件にすれば良い。
アドレスのうちの上位２ビットのうちの少なくとも１ビ
ットの値が論理「１」となることを条件としているが、
このビット数に限らず上位Ｎビット（Ｎは自然数）のう
ちの少なくとも１ビットの値が論理「１」であることを
条件にすれば良い。
【００３４】次に、図２を参照し、メモリ消え防止回路
７の動作について説明する。まず初期設定において、Ｃ
ＰＵ５はＣＰＵ周辺回路６のポートＰ２をある一定の時
間ローレベルにして、Ｄ−Ｆ／Ｆ１４にリセットをかけ
る。すると、Ｄ−Ｆ／Ｆ１４の出力であるＱ信号はロー
レベルとなる。ポートＰ２は、通常ハイレベル出力と
し、ポートＰ１は通常ローレベル出力とする。
７の動作について説明する。まず初期設定において、Ｃ
ＰＵ５はＣＰＵ周辺回路６のポートＰ２をある一定の時
間ローレベルにして、Ｄ−Ｆ／Ｆ１４にリセットをかけ
る。すると、Ｄ−Ｆ／Ｆ１４の出力であるＱ信号はロー
レベルとなる。ポートＰ２は、通常ハイレベル出力と
し、ポートＰ１は通常ローレベル出力とする。
【００３５】ここでＤ−Ｆ／Ｆ１４の動作をする。キー
パッド１０にあるデータ入力決定キー２５を押下する
と、割込み信号が周辺ＩＣ４を経由し、ＣＰＵ周辺回路
６に入力される。すると、ＣＰＵ５がこれを検出しＣＰ
Ｕ周辺回路６に対してポートＰ１にワンショットのハイ
レベルパルスを出力させる。これにより、Ｄ−Ｆ／Ｆ１
４のＱ信号はハイレベルになる。その後、ポートＰ２よ
りリセットをかけることでＱ信号はローレベル出力に戻
る。
パッド１０にあるデータ入力決定キー２５を押下する
と、割込み信号が周辺ＩＣ４を経由し、ＣＰＵ周辺回路
６に入力される。すると、ＣＰＵ５がこれを検出しＣＰ
Ｕ周辺回路６に対してポートＰ１にワンショットのハイ
レベルパルスを出力させる。これにより、Ｄ−Ｆ／Ｆ１
４のＱ信号はハイレベルになる。その後、ポートＰ２よ
りリセットをかけることでＱ信号はローレベル出力に戻
る。
【００３６】次に、メモリ消え防止回路７の動作につい
て説明する。ＣＰＵ５がＲＡＭ９の消えてはならないエ
リアにデータの書込み指定をした場合、アドレスデコー
ダ１５の出力端子ＯＵＴはハイレベルを出力する。この
時、キーパッド１０にあるデータ入力決定キー２５の割
込みが入っていた場合はＤ−Ｆ／Ｆ１４のＱ信号はハイ
レベルとなり、ＥＸＯＲ１６の出力はローレベル、ＯＲ
１７の出力はＣＰＵ５から出力されるＷＥバー信号がそ
のままＲＡＭ９に入力されることになり、ＲＡＭ９への
データの書込みが可能となる。
て説明する。ＣＰＵ５がＲＡＭ９の消えてはならないエ
リアにデータの書込み指定をした場合、アドレスデコー
ダ１５の出力端子ＯＵＴはハイレベルを出力する。この
時、キーパッド１０にあるデータ入力決定キー２５の割
込みが入っていた場合はＤ−Ｆ／Ｆ１４のＱ信号はハイ
レベルとなり、ＥＸＯＲ１６の出力はローレベル、ＯＲ
１７の出力はＣＰＵ５から出力されるＷＥバー信号がそ
のままＲＡＭ９に入力されることになり、ＲＡＭ９への
データの書込みが可能となる。
【００３７】逆に、データ入力決定キー２５の割込みが
入っていなかった場合は、Ｄ−Ｆ／Ｆ１４のＱ信号はロ
ーレベルのままとなるのでＥＸＯＲ１６はハイレベルを
出力し、ＲＡＭ９のＷＥバー端子はハイレベルのままと
なり書込み不可となる。つまり、ＲＡＭ９へのアクセス
が抑止され、ＲＡＭ９に記憶されているデータの消去が
防止される。
入っていなかった場合は、Ｄ−Ｆ／Ｆ１４のＱ信号はロ
ーレベルのままとなるのでＥＸＯＲ１６はハイレベルを
出力し、ＲＡＭ９のＷＥバー端子はハイレベルのままと
なり書込み不可となる。つまり、ＲＡＭ９へのアクセス
が抑止され、ＲＡＭ９に記憶されているデータの消去が
防止される。
【００３８】また、ＣＰＵ５がＲＡＭ９の消えてはなら
ないエリア以外にデータの書込み指定をした場合、アド
レスデコーダ１５はローレベル出力、Ｄ−Ｆ／Ｆ１４も
ローレベル出力であるのでＥＸＯＲ１６もローレベル出
力で、ＣＰＵ５から出力されるＷＥバー信号がそのまま
ＲＡＭ９に入力されることになり、ＲＡＭ９へのデータ
の書込みが可能となる。この時、ＣＰＵ５はＣＰＵ周辺
回路６に対してデータ入力決定キー２５の割込みを受付
けない設定にしておく。
ないエリア以外にデータの書込み指定をした場合、アド
レスデコーダ１５はローレベル出力、Ｄ−Ｆ／Ｆ１４も
ローレベル出力であるのでＥＸＯＲ１６もローレベル出
力で、ＣＰＵ５から出力されるＷＥバー信号がそのまま
ＲＡＭ９に入力されることになり、ＲＡＭ９へのデータ
の書込みが可能となる。この時、ＣＰＵ５はＣＰＵ周辺
回路６に対してデータ入力決定キー２５の割込みを受付
けない設定にしておく。
【００３９】最後に、図１及び図２を参照して説明す
る。例えば、携帯電話機使用者が電話帳等のデータを記
憶させる場合、使用者が記憶させるデータをキー入力し
た後にＣＰＵ５は使用者に対して、キーパッド１０にあ
るデータ入力決定キー２５をある一定の時間押すことを
表示部１３を通して要求する。この時ＣＰＵ５はＣＰＵ
周辺回路６に対して、データ入力決定キー２５の割込み
を受付ける設定にしておく。
る。例えば、携帯電話機使用者が電話帳等のデータを記
憶させる場合、使用者が記憶させるデータをキー入力し
た後にＣＰＵ５は使用者に対して、キーパッド１０にあ
るデータ入力決定キー２５をある一定の時間押すことを
表示部１３を通して要求する。この時ＣＰＵ５はＣＰＵ
周辺回路６に対して、データ入力決定キー２５の割込み
を受付ける設定にしておく。
【００４０】そして、データ入力決定キー２５が押下さ
れるのを検出したらデータ書込み動作を行う。これによ
り使用者が自分の意思でデータ入力決定キー２５を押下
すれば、Ｄ−Ｆ／Ｆ１４のＱ信号はハイレベルとなりＣ
ＰＵ５はＲＡＭ９の消えてはならないエリアへの書込み
が可能となる。つまり、アクセス禁止領域へのアクセス
抑止が解除されることになる。
れるのを検出したらデータ書込み動作を行う。これによ
り使用者が自分の意思でデータ入力決定キー２５を押下
すれば、Ｄ−Ｆ／Ｆ１４のＱ信号はハイレベルとなりＣ
ＰＵ５はＲＡＭ９の消えてはならないエリアへの書込み
が可能となる。つまり、アクセス禁止領域へのアクセス
抑止が解除されることになる。
【００４１】書込みが終了したら、ＣＰＵ５はＣＰＵ周
辺回路６のポートＰ２を一定時間ローレベルにして、Ｄ
−Ｆ／Ｆ１４にリセットをかけてＱ信号の出力をローレ
ベルに戻す。
辺回路６のポートＰ２を一定時間ローレベルにして、Ｄ
−Ｆ／Ｆ１４にリセットをかけてＱ信号の出力をローレ
ベルに戻す。
【００４２】逆に、データ入力決定キー２５が押下され
なければＣＰＵ５はＲＡＭ９の消えてはならないエリア
への書込みは不可能となる。従って万が一ＣＰＵ５が暴
走をしても、使用者が自分の意思でデータ入力決定キー
２５を押下しなければ、意思に拘らず誤ってＲＡＭ９の
消えてはならないエリアのデータが消去されてしまうこ
とはなくなる。
なければＣＰＵ５はＲＡＭ９の消えてはならないエリア
への書込みは不可能となる。従って万が一ＣＰＵ５が暴
走をしても、使用者が自分の意思でデータ入力決定キー
２５を押下しなければ、意思に拘らず誤ってＲＡＭ９の
消えてはならないエリアのデータが消去されてしまうこ
とはなくなる。
【００４３】また、ＣＰＵ５がＲＡＭ９の消えてはなら
ないエリア以外へデータの書込み動作をした場合、アド
レスデコーダ１５はローレベル出力であり、Ｄ−Ｆ／Ｆ
１４のＱ信号出力もローレベルでありＣＰＵ５のＷＥバ
ー信号のローレベルがそのままＲＡＭ９のＷＥバーへ入
力される。したがって、この場合にはＲＡＭ９へのデー
タ書込みが可能となる。
ないエリア以外へデータの書込み動作をした場合、アド
レスデコーダ１５はローレベル出力であり、Ｄ−Ｆ／Ｆ
１４のＱ信号出力もローレベルでありＣＰＵ５のＷＥバ
ー信号のローレベルがそのままＲＡＭ９のＷＥバーへ入
力される。したがって、この場合にはＲＡＭ９へのデー
タ書込みが可能となる。
【００４４】この時、ＣＰＵ５はＣＰＵ周辺回路６に対
してデータ入力決定キー２５の割込みを受付ない設定に
しておく。同様に、ＣＰＵ５がＲＡＭ９のデータを読込
む動作する場合、消えてはならないエリア及びそれ以外
のエリアのいずれを指定しても、アドレスデコーダ１５
はローレベル出力である。したがってこの場合、Ｄ−Ｆ
／Ｆ１４のＱ信号出力もローレベルであり、ＣＰＵ５の
ＷＥバー信号のハイレベルがそのままＲＡＭ９のＷＥバ
ーへ入力され、ＲＡＭ９のデータを読出すことに支障は
きたさない。この時もＣＰＵ５はＣＰＵ周辺回路６に対
してデータ入力決定キー２５の割込みを受付けない設定
にしておく。
してデータ入力決定キー２５の割込みを受付ない設定に
しておく。同様に、ＣＰＵ５がＲＡＭ９のデータを読込
む動作する場合、消えてはならないエリア及びそれ以外
のエリアのいずれを指定しても、アドレスデコーダ１５
はローレベル出力である。したがってこの場合、Ｄ−Ｆ
／Ｆ１４のＱ信号出力もローレベルであり、ＣＰＵ５の
ＷＥバー信号のハイレベルがそのままＲＡＭ９のＷＥバ
ーへ入力され、ＲＡＭ９のデータを読出すことに支障は
きたさない。この時もＣＰＵ５はＣＰＵ周辺回路６に対
してデータ入力決定キー２５の割込みを受付けない設定
にしておく。
【００４５】次に、本発明の他の実施例について説明す
る。上述した実施例では消えてはいけないエリアにデー
タを書込む場合は必ず携帯電話機使用者のキー操作が必
要である。同様に消えてはいけないエリアの消去を行う
場合についても携帯電話機使用者の操作が必要となる。
る。上述した実施例では消えてはいけないエリアにデー
タを書込む場合は必ず携帯電話機使用者のキー操作が必
要である。同様に消えてはいけないエリアの消去を行う
場合についても携帯電話機使用者の操作が必要となる。
【００４６】この点についても、ＣＰＵ５は表示部１３
に操作手順を示すことによって携帯電話機使用者がデー
タ入力決定キー２５を押下させるのを促すことにより、
携帯電話機使用者が任意にデータの消去をすることがで
きる。
に操作手順を示すことによって携帯電話機使用者がデー
タ入力決定キー２５を押下させるのを促すことにより、
携帯電話機使用者が任意にデータの消去をすることがで
きる。
【００４７】また、データ転送によるＲＡＭ９の消えて
はいけないエリアへの書込み時においてもＣＰＵ５が表
示部１３に操作手順を示すことにより携帯電話機使用者
がデータ入力決定キー２５を押下させるのを促すことに
よりデータの転送も可能となる。
はいけないエリアへの書込み時においてもＣＰＵ５が表
示部１３に操作手順を示すことにより携帯電話機使用者
がデータ入力決定キー２５を押下させるのを促すことに
よりデータの転送も可能となる。
【００４８】以上のように本発明では、携帯電話機のメ
モリに記憶されている携帯電話機使用者が入力する電話
帳、音声データ等の重要なデータについての誤消去を、
以下のように防止しているのである。すなわち、例えば
静電気の影響等によりＣＰＵが暴走しＣＰＵが消去動作
してしまった場合、本来なら消えてしまうはずのデータ
は、上述した回路を追加することにより消去されること
がなくなるのである。特に、手動操作でキー入力した電
話帳の電話番号や着信メロディのデータの消去を防止す
ることにより、これらのデータを再度入力しなければな
らないという無駄な作業が生じないのである。
モリに記憶されている携帯電話機使用者が入力する電話
帳、音声データ等の重要なデータについての誤消去を、
以下のように防止しているのである。すなわち、例えば
静電気の影響等によりＣＰＵが暴走しＣＰＵが消去動作
してしまった場合、本来なら消えてしまうはずのデータ
は、上述した回路を追加することにより消去されること
がなくなるのである。特に、手動操作でキー入力した電
話帳の電話番号や着信メロディのデータの消去を防止す
ることにより、これらのデータを再度入力しなければな
らないという無駄な作業が生じないのである。
【００４９】請求項の記載に関連して本発明は更に次の
態様をとりうる。
態様をとりうる。
【００５０】（１）前記アクセス抑止手段により抑止さ
れるアクセスは、前記禁止領域に対するデータの書込み
であることを特徴とする請求項１〜６のいずれかに記載
の携帯電話機。
れるアクセスは、前記禁止領域に対するデータの書込み
であることを特徴とする請求項１〜６のいずれかに記載
の携帯電話機。
【００５１】（２）前記アクセス抑止手段により抑止さ
れるアクセスは、前記禁止領域に対するデータの消去で
あることを特徴とする請求項１〜６のいずれかに記載の
携帯電話機。
れるアクセスは、前記禁止領域に対するデータの消去で
あることを特徴とする請求項１〜６のいずれかに記載の
携帯電話機。
【００５２】（３）前記禁止領域には、通話相手の電話
番号を示す電話帳情報が記憶されていることを特徴とす
る請求項１〜６のいずれかに記載の携帯電話機。
番号を示す電話帳情報が記憶されていることを特徴とす
る請求項１〜６のいずれかに記載の携帯電話機。
【００５３】（４）前記禁止領域には、音声データが記
憶されていることを特徴とする請求項１〜６のいずれか
に記載の携帯電話機。
憶されていることを特徴とする請求項１〜６のいずれか
に記載の携帯電話機。
【００５４】
【発明の効果】以上説明したように本発明は、メモリの
アクセス領域のうち予め定められた禁止領域へのアクセ
スを抑止し、また外部指令に応答して禁止領域へのアク
セス抑止を解除することにより、電話帳、音声データ等
の重要なデータについての誤消去を防止できると共に、
禁止領域に書込む必要があるときにはその領域にアクセ
スして書換えできるという効果がある。
アクセス領域のうち予め定められた禁止領域へのアクセ
スを抑止し、また外部指令に応答して禁止領域へのアク
セス抑止を解除することにより、電話帳、音声データ等
の重要なデータについての誤消去を防止できると共に、
禁止領域に書込む必要があるときにはその領域にアクセ
スして書換えできるという効果がある。
【図１】本発明の実施の一形態による携帯電話機の構成
を示すブロック図である。
を示すブロック図である。
【図２】図１中のメモリ消去防止回路の内部構成例を示
すブロック図である。
すブロック図である。
【図３】図２中のアドレスデコーダの構成例を示すブロ
ック図である。
ック図である。
１ 携帯電話機 ２ 無線部 ３ 制御部 ４ 周辺ＩＣ ５ ＣＰＵ ６ ＣＰＵ周辺回路 ７ メモリ消去防止回路 ８ ＲＯＭ ９ ＲＡＭ １０ キーパッド １１ マイクロフォン １２ 録音部 １３ 表示部 １４ Ｄ型フリップフロップ １５ アドレスデコーダ １６ ＥＸＯＲ １７，１８ ＯＲ ２０，２１ ＮＯＴ ２２，２３ ＡＮＤ ２４ アンテナ ２５ データ入力決定キー
Claims (6)
- 【請求項１】 自機の制御回路によってアドレスを指定
してアクセスされるメモリを有する携帯電話機であっ
て、前記メモリのアクセス領域のうち予め定められた禁
止領域へのアクセスを抑止するアクセス抑止手段を含む
ことを特徴とする携帯電話機。 - 【請求項２】 前記アクセス抑止手段は、アクセスの際
に指定されるアドレスが前記禁止領域に対応するアドレ
ス範囲内のアドレスであることを検出する検出手段を含
み、この検出結果に応じて前記アクセスを抑止すること
を特徴とする請求項１記載の携帯電話機。 - 【請求項３】 前記アクセス抑止手段は、前記検出結果
が前記禁止領域に対応するアドレス範囲内のアドレスで
あることを示したとき前記制御回路から送出されるライ
トイネーブル信号の前記メモリへの入力を抑止すること
を特徴とする請求項１又は２記載の携帯電話機。 - 【請求項４】 外部指令に応答して前記アクセス抑止手
段による前記禁止領域へのアクセス抑止を解除する解除
手段を更に含むことを特徴とする請求項１〜３のいずれ
かに記載の携帯電話機。 - 【請求項５】 前記メモリのアクセス領域は、１チップ
のメモリに対してアクセス可能な領域であることを特徴
とする請求項１〜４のいずれかに記載の携帯電話機。 - 【請求項６】 前記検出手段は、アクセスの際に指定さ
れるアドレスのうちの上位Ｎビット（Ｎは自然数）のう
ちの少なくとも１ビットの値が論理「１」であるとき前
記禁止領域に対応するアドレス範囲内のアドレスである
旨を示す前記検出結果を出力することを特徴とする請求
項１〜５のいずれかに記載の携帯電話機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11113000A JP2000305847A (ja) | 1999-04-21 | 1999-04-21 | 携帯電話機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11113000A JP2000305847A (ja) | 1999-04-21 | 1999-04-21 | 携帯電話機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000305847A true JP2000305847A (ja) | 2000-11-02 |
Family
ID=14600937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11113000A Pending JP2000305847A (ja) | 1999-04-21 | 1999-04-21 | 携帯電話機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000305847A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002215460A (ja) * | 2001-01-15 | 2002-08-02 | Hitachi Kokusai Electric Inc | 情報端末 |
| GB2391655A (en) * | 2002-05-28 | 2004-02-11 | Symbian Ltd | Mobile wireless device with protected file system |
-
1999
- 1999-04-21 JP JP11113000A patent/JP2000305847A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002215460A (ja) * | 2001-01-15 | 2002-08-02 | Hitachi Kokusai Electric Inc | 情報端末 |
| GB2391655A (en) * | 2002-05-28 | 2004-02-11 | Symbian Ltd | Mobile wireless device with protected file system |
| GB2391655B (en) * | 2002-05-28 | 2004-09-29 | Symbian Ltd | Mobile wireless device with protected file system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0953486B1 (en) | Automotive information system and method of controlling the same, recording medium storing control program, disk playback apparatus, and semiconductor integrated circuit | |
| JP3025502B2 (ja) | 半導体メモリ装置 | |
| KR20070063132A (ko) | 이동 통신 단말기의 배드 블럭 관리장치와 배드 블럭관리방법 | |
| JP3778246B2 (ja) | 割り込みコントローラ、ａｓｉｃ、及び電子機器 | |
| JP2000305847A (ja) | 携帯電話機 | |
| US8018433B2 (en) | Information processing apparatus | |
| JPS5927349A (ja) | 電子機器 | |
| JPH07131402A (ja) | 携帯電話用電源監視装置 | |
| US20040233772A1 (en) | Semiconductor device, semiconductor circuit, electronic equipment, and method of controlling clock-supply | |
| JP3763142B2 (ja) | 特権命令実行制御装置、特権命令実行制御方法、および特権命令実行制御プログラム | |
| JP2535532Y2 (ja) | マイコンダイアラ | |
| KR19980085573A (ko) | 자가진단형 다기능 확장키보드 | |
| US20040240307A1 (en) | Semiconductor device, semiconductor circuit, electronic equipment, and method of controlling clock-supply | |
| JP4069728B2 (ja) | 携帯電話機及びそれに用いる緊急呼発信方法 | |
| KR100604524B1 (ko) | 선택적 부팅이 가능한 이동통신 단말기 및 그 방법 | |
| JPS59225696A (ja) | ボタン電話装置 | |
| JPS5911094A (ja) | ボタン電話装置における運用デ−タメモリのアクセス方式 | |
| KR20060098854A (ko) | 긴급모드 전환이 가능한 이동통신 단말기 및 그 수행방법 | |
| KR100461551B1 (ko) | 통신 단말기에서의 통화정보 저장 방지 방법 | |
| JP2001215944A (ja) | 情報処理装置 | |
| JPH10155033A (ja) | 携帯電話機 | |
| JPS6349837A (ja) | 端末属性設定方式 | |
| JPH08305635A (ja) | ワンチップｃｐｕ | |
| JPH0629902A (ja) | 移動無線機電源オン／オフ制御回路 | |
| JP2005340984A (ja) | 情報端末装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040405 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040511 |