JPS5927349A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JPS5927349A JPS5927349A JP57135960A JP13596082A JPS5927349A JP S5927349 A JPS5927349 A JP S5927349A JP 57135960 A JP57135960 A JP 57135960A JP 13596082 A JP13596082 A JP 13596082A JP S5927349 A JPS5927349 A JP S5927349A
- Authority
- JP
- Japan
- Prior art keywords
- program
- memory
- switch
- signal
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F40/00—Handling natural language data
- G06F40/20—Natural language analysis
- G06F40/237—Lexical tools
- G06F40/242—Dictionaries
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/02—Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Health & Medical Sciences (AREA)
- Artificial Intelligence (AREA)
- Audiology, Speech & Language Pathology (AREA)
- Computational Linguistics (AREA)
- General Health & Medical Sciences (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、プログラムを入力し、そのプログラムラ実行
スるプログラマブル電卓やパーソナルコンピュータなど
の電子式計算機やワードプロセッサー及び電子式翻訳機
などの文章処理装置に関する。
スるプログラマブル電卓やパーソナルコンピュータなど
の電子式計算機やワードプロセッサー及び電子式翻訳機
などの文章処理装置に関する。
例えば電子式計算機においては、プログラムを作成して
ランダムアクセスメモリー（以下ＲＡＭと称する。）を
装着し、そのプログラムを実行するかあるいはプログラ
ムが予め書込まれたリードオンリーメモリー（以下ＲＯ
Ｍと称する。）を装着し、そのプログラムを実行する。
ランダムアクセスメモリー（以下ＲＡＭと称する。）を
装着し、そのプログラムを実行するかあるいはプログラ
ムが予め書込まれたリードオンリーメモリー（以下ＲＯ
Ｍと称する。）を装着し、そのプログラムを実行する。
この様な電子式計算機はそのプログラム次第で種々の用
途に用いることができ非常に汎用性の高いものである。
途に用いることができ非常に汎用性の高いものである。
しかしその反面次に述べる様な問題点もあった。すなわ
ち、プログラムを自分で組むことのできるユーザーは一
般に上述の如くランダムアクセスメモリーに自分で作成
したプログラムを入力して、これを用いるわけであるが
、使用中に万−誤ったキー操作を行って、既に入力され
ているプログラムの内容をこわしてしまう危険があった
。その場合初めから新たにプログラムを入力する必要が
あり、実質的に計算機の使用を中断せざるを得ない。ま
た、プログラムが予め書込まれたモジュールを装着して
用いる場合、誤ったキー操作をしてもプログラム自体こ
われることがない。しかしながらこの様なモジ−１，−
／Ｖ （所謂プログラムパッケージ）はユーザーの目的
に適応するものがあるとは限らず、ユーザーにとって不
便なこともある。この場合モジュール内のメモリーはマ
スクＲＯＭであり、多品種少量生産には不向きであるこ
とも一因している。
ち、プログラムを自分で組むことのできるユーザーは一
般に上述の如くランダムアクセスメモリーに自分で作成
したプログラムを入力して、これを用いるわけであるが
、使用中に万−誤ったキー操作を行って、既に入力され
ているプログラムの内容をこわしてしまう危険があった
。その場合初めから新たにプログラムを入力する必要が
あり、実質的に計算機の使用を中断せざるを得ない。ま
た、プログラムが予め書込まれたモジュールを装着して
用いる場合、誤ったキー操作をしてもプログラム自体こ
われることがない。しかしながらこの様なモジ−１，−
／Ｖ （所謂プログラムパッケージ）はユーザーの目的
に適応するものがあるとは限らず、ユーザーにとって不
便なこともある。この場合モジュール内のメモリーはマ
スクＲＯＭであり、多品種少量生産には不向きであるこ
とも一因している。
本発明の目的は、上述の技術的課題を解決し、誤ったキ
ー操作をしてもプログラムが破壊されることがなく、し
かも各ユーザーは最適なプログラムを使用することを可
能とした電子式計算機や、単語や文字のデータを選択的
に記憶させ使用することを可能としだ文章処理装置等の
電子機器を提供することである。
ー操作をしてもプログラムが破壊されることがなく、し
かも各ユーザーは最適なプログラムを使用することを可
能とした電子式計算機や、単語や文字のデータを選択的
に記憶させ使用することを可能としだ文章処理装置等の
電子機器を提供することである。
以下電子式計算機を例にとり図面と共に説明する。第１
図は本発明の一実施例の電子式計算機のブロック回路図
である。表示器２は表示駆動回路７によって各ドツトの
活性化制御が行われる。処理装置８には、データバス９
、アドレスバス１０および制御バス１１が機能されてお
り、これらのバス９，１０．１１には、ＲＡＭ１２、Ｒ
ＯＭ １３、人出力バッファ】４およびコネクタ１５．
１６に接続される。バス９．１０は表示駆動回路７に接
続される。人出力バッファ】４からのキーヌトローブ信
号がキー人力装置３に入力され、キー入力装置３に設け
られたキーが操作されることによってキーリターン信号
が処理装置８に入力される。ＲＡＭ１２には、レジヌタ
およびフラグなどとして用いられるシステムエリアが含
まれる。ＲＯＭ１３には、プログラムを実行するインタ
ープリタおよびその他の制御用プログラムが予めス］・
アされている。コネクタ１５は、メモリーモジュールを
接続するために用いられる。コネクタ１６は、外部にデ
ータレコーダやプリンタなどの入出力装置を接続したり
するために用いられる。Ｉ１０ボート１４には、時計回
路１７が接続され、また駆動回路】８に信号を導出して
ブザーなどの発音体１９を鳴動駆動する。処理装置８は
、表示駆動回路７ヘライン２０を介して表示の０Ｎ１０
ＦＦ信号を導出し、またライン２１を介して同期信号を
導出する。表示駆動回路７は、表示メモリ２２を備え、
この表示メモリ２２は表示器２の各１・′ットに対応し
たストア領域を有し、ライン２３を介して表示器２にセ
グメント信号を導出する。処理装置８はライン２４を介
して、バンクプレート信号を導出する。
図は本発明の一実施例の電子式計算機のブロック回路図
である。表示器２は表示駆動回路７によって各ドツトの
活性化制御が行われる。処理装置８には、データバス９
、アドレスバス１０および制御バス１１が機能されてお
り、これらのバス９，１０．１１には、ＲＡＭ１２、Ｒ
ＯＭ １３、人出力バッファ】４およびコネクタ１５．
１６に接続される。バス９．１０は表示駆動回路７に接
続される。人出力バッファ】４からのキーヌトローブ信
号がキー人力装置３に入力され、キー入力装置３に設け
られたキーが操作されることによってキーリターン信号
が処理装置８に入力される。ＲＡＭ１２には、レジヌタ
およびフラグなどとして用いられるシステムエリアが含
まれる。ＲＯＭ１３には、プログラムを実行するインタ
ープリタおよびその他の制御用プログラムが予めス］・
アされている。コネクタ１５は、メモリーモジュールを
接続するために用いられる。コネクタ１６は、外部にデ
ータレコーダやプリンタなどの入出力装置を接続したり
するために用いられる。Ｉ１０ボート１４には、時計回
路１７が接続され、また駆動回路】８に信号を導出して
ブザーなどの発音体１９を鳴動駆動する。処理装置８は
、表示駆動回路７ヘライン２０を介して表示の０Ｎ１０
ＦＦ信号を導出し、またライン２１を介して同期信号を
導出する。表示駆動回路７は、表示メモリ２２を備え、
この表示メモリ２２は表示器２の各１・′ットに対応し
たストア領域を有し、ライン２３を介して表示器２にセ
グメント信号を導出する。処理装置８はライン２４を介
して、バンクプレート信号を導出する。
第２図はメモリーのアドレス空間を概念的に表したもの
である。ＲＯＭ１３は前述の如く本体内のＲ（ｌｉ、Ｒ
ＡＭ１２は本体内のＲＡＭである。
である。ＲＯＭ１３は前述の如く本体内のＲ（ｌｉ、Ｒ
ＡＭ１２は本体内のＲＡＭである。
Ｍ Ｉ 、Ｍ２．Ｍ８．Ｍ４はメモリーモジュール内の
メモリーであり、基本的にはＲＡＭ１２と同様のランダ
ムアクセスメモリーで構成されている。
メモリーであり、基本的にはＲＡＭ１２と同様のランダ
ムアクセスメモリーで構成されている。
メモリーモジュールには２にバイトＲＡＭが４個組込ま
れており、アドレス３ＦＦＦから２ＯｏＯ捷での計８に
バイト拡張される。Ｒ／Ｗは読出し／書込み信号であり
、この信号が有効となればメモリーにデータが書込まれ
る。３個のスイッチは各メモリーに選択的にＲ／Ｗ信号
を供給するだめのものである。同図に示すスイッチ状態
であればＲ／Ｗ信号はＲＡＭ］２とＭ４にのみ供給され
Ｍｌ、Ｍ２．Ｍ３には供給されない。従って、処理装置
８にとって、書込み可能なメモリーは本体内のＲＡＭ１
２とメモリーモジュールのＭ４だけとなる。このことは
メモリーＭｌ、Ｍ２．Ｍ３はリードオンリーメモリーと
して使用されることを意味する（以下ＲＯＭ化と称する
。）。従って、Ｍｌ、Ｍ２．Ｍ３の空間つまり２０００
〜３７ＦＦのアドレス空間内はたとえ誤ったキー操作を
しても既に入力されている内容がこわされることがない
。つまりこの領域に予め目的のプログラムを入力してお
けば、そのモジュールはあたかもＲＯＭのモジュールで
あるかの如く扱うことができるわけである。この実施例
に於いては、プログラムはＲＡＭ領域の最も低いアドレ
ス２０００から高い方向へ入力され、そのプログラムの
実行により使用される数値変数や文字変数はＲＡ Ｍ領
域の最も高いアドレス４７ＦＦから低い方向へ使われる
。
れており、アドレス３ＦＦＦから２ＯｏＯ捷での計８に
バイト拡張される。Ｒ／Ｗは読出し／書込み信号であり
、この信号が有効となればメモリーにデータが書込まれ
る。３個のスイッチは各メモリーに選択的にＲ／Ｗ信号
を供給するだめのものである。同図に示すスイッチ状態
であればＲ／Ｗ信号はＲＡＭ］２とＭ４にのみ供給され
Ｍｌ、Ｍ２．Ｍ３には供給されない。従って、処理装置
８にとって、書込み可能なメモリーは本体内のＲＡＭ１
２とメモリーモジュールのＭ４だけとなる。このことは
メモリーＭｌ、Ｍ２．Ｍ３はリードオンリーメモリーと
して使用されることを意味する（以下ＲＯＭ化と称する
。）。従って、Ｍｌ、Ｍ２．Ｍ３の空間つまり２０００
〜３７ＦＦのアドレス空間内はたとえ誤ったキー操作を
しても既に入力されている内容がこわされることがない
。つまりこの領域に予め目的のプログラムを入力してお
けば、そのモジュールはあたかもＲＯＭのモジュールで
あるかの如く扱うことができるわけである。この実施例
に於いては、プログラムはＲＡＭ領域の最も低いアドレ
ス２０００から高い方向へ入力され、そのプログラムの
実行により使用される数値変数や文字変数はＲＡ Ｍ領
域の最も高いアドレス４７ＦＦから低い方向へ使われる
。
従って入力したプログラムとその変数の容量に応じて、
ＲＯＭ化する領域を任意に変えることによって種々のプ
ログラムをＲＯＭ化することができる。尚、既に入力さ
れているプログラムの容量はプログラム容量呼出し命令
を実行することによって知ることができる。同様に変数
領域の容量についても、変数領域容量呼出し命令を実行
することによって知ることができる。
ＲＯＭ化する領域を任意に変えることによって種々のプ
ログラムをＲＯＭ化することができる。尚、既に入力さ
れているプログラムの容量はプログラム容量呼出し命令
を実行することによって知ることができる。同様に変数
領域の容量についても、変数領域容量呼出し命令を実行
することによって知ることができる。
第３図はメモリーモジュールの具体的な回路図を示すも
のである。Ｍｌ、Ｍ２．Ｍ３．Ｍ４は第２図で示したと
おり各２にバイトＲＡＭのメモリーであり、５はそのア
ドレスデコーダである。１は第２図で示したスイッチと
相当するもので、破線内に示しだ短絡子をａの位置にす
るか、ｂの位置にするか、Ｃの位置にするかによってメ
モリーをＲＯＭ化すべきその容量が選択される。４はス
イッチ１の位置にかかわらずメモリーをすべて本来のラ
ンダムアクセスメモリーとして使用するだめのスイッチ
である。
のである。Ｍｌ、Ｍ２．Ｍ３．Ｍ４は第２図で示したと
おり各２にバイトＲＡＭのメモリーであり、５はそのア
ドレスデコーダである。１は第２図で示したスイッチと
相当するもので、破線内に示しだ短絡子をａの位置にす
るか、ｂの位置にするか、Ｃの位置にするかによってメ
モリーをＲＯＭ化すべきその容量が選択される。４はス
イッチ１の位置にかかわらずメモリーをすべて本来のラ
ンダムアクセスメモリーとして使用するだめのスイッチ
である。
ＡＤｆｄアドレスバス、Ｄはデータバス、ＣＥｆｄチッ
プ選択信号である。ＶＤＤは電源であり、モジ２−ルが
本体に装置されている状態では本体のＶＣＣの電源から
供給される。６はモジ、−−ル内に組込まれた電池であ
り、モジュールを本体からはずした状態でもメモリーを
数年間はバ・ノクア・ノブする。
プ選択信号である。ＶＤＤは電源であり、モジ２−ルが
本体に装置されている状態では本体のＶＣＣの電源から
供給される。６はモジ、−−ル内に組込まれた電池であ
り、モジュールを本体からはずした状態でもメモリーを
数年間はバ・ノクア・ノブする。
尚、モジュールが本体に装置されている状態ではモジュ
ール内の電池６は殆ど消耗しない。
ール内の電池６は殆ど消耗しない。
以下スイッチの状態とその動作について説明する。スイ
ッチ４がオン状態ではスイ・ンチ１の状態にかかわらず
Ｍｌ 、Ｍ２．Ｍ３．Ｍ４の何れにもＲ／ Ｗ信号が供
給される。スイッチがオフの状態でスイッチ１がａの位
置であれば、Ｒ／Ｗ信号は何れのメモリーにも供給され
ない。ｂの位置であればＲ／Ｗ信号はＭ４にのみ供給さ
れる。また、Ｃの位置であればＲ／Ｗ信号はＭ４とＭ３
にのみ供給される。
ッチ４がオン状態ではスイ・ンチ１の状態にかかわらず
Ｍｌ 、Ｍ２．Ｍ３．Ｍ４の何れにもＲ／ Ｗ信号が供
給される。スイッチがオフの状態でスイッチ１がａの位
置であれば、Ｒ／Ｗ信号は何れのメモリーにも供給され
ない。ｂの位置であればＲ／Ｗ信号はＭ４にのみ供給さ
れる。また、Ｃの位置であればＲ／Ｗ信号はＭ４とＭ３
にのみ供給される。
第１表はこの関係を表したものである。
第 １ 表
同表に於いて数値はモジュールのメモリー領域内でＲＯ
Ｍ化される容量を表す。
Ｍ化される容量を表す。
従って、スイッチ４をオンにした状態でモジュール内の
メモリーに目的のプログラムを入力し、その後前述の如
くそのプログラム容量とプログラムを実行することによ
って使用される変数領域の大きさに応じてスイッチ１を
選択し、しかる後スイッチ４をオフすれば、そのプログ
ラムは実質的にＲＯＭ化されることになる。
メモリーに目的のプログラムを入力し、その後前述の如
くそのプログラム容量とプログラムを実行することによ
って使用される変数領域の大きさに応じてスイッチ１を
選択し、しかる後スイッチ４をオフすれば、そのプログ
ラムは実質的にＲＯＭ化されることになる。
第４図はスイッチ１の位置とＲＯＭ化される領域との関
係を示すもので、斜線部はＲＯＭ化領域を表している。
係を示すもので、斜線部はＲＯＭ化領域を表している。
以−１−のようにして、ＲＡＭ領域の一部をＲＯＭ化し
て使用することができる。
て使用することができる。
ところで、一般に市販されているプログラムモジュール
はその内容をリストアウドすることができない様に処理
されている。本発明の場合メモリーの特定領域に秘密プ
ログラムであることを表す特殊コードを予め書き込んで
おくことによって、リストアウド命令を無効化する方法
が採用できる。
はその内容をリストアウドすることができない様に処理
されている。本発明の場合メモリーの特定領域に秘密プ
ログラムであることを表す特殊コードを予め書き込んで
おくことによって、リストアウド命令を無効化する方法
が採用できる。
この特殊コードをメモリーの特定領域に入力した後、そ
の領域も含めてＲＯＭ化することによって、プログラム
を秘密化することができる。
の領域も含めてＲＯＭ化することによって、プログラム
を秘密化することができる。
他に次の述べる様な方法も有効である。第５図はその制
御を説明する図である。同図に於いてＡＤはアドレスバ
スであり、アドレス判別回路はプログラム領域を読み出
すことに関係する命令のアドレスを判別する回路である
。例えばプロクラムのリストアウド命令等を実行すれば
、このリストアウド命令のインタープリグーのアドレス
がアドレス指定されるが、アドレス指定回路はこのアド
レス指定の検知信号を出力する。破線内は本体を表し、
ＲＯＭ１３は前述のとおり本体内の制御用ＲＯＭである
がこの様な場合インヒビントゲートによりチップ選択信
号ＣＥが発生してもＲＯＭ １３は選択されない。
御を説明する図である。同図に於いてＡＤはアドレスバ
スであり、アドレス判別回路はプログラム領域を読み出
すことに関係する命令のアドレスを判別する回路である
。例えばプロクラムのリストアウド命令等を実行すれば
、このリストアウド命令のインタープリグーのアドレス
がアドレス指定されるが、アドレス指定回路はこのアド
レス指定の検知信号を出力する。破線内は本体を表し、
ＲＯＭ１３は前述のとおり本体内の制御用ＲＯＭである
がこの様な場合インヒビントゲートによりチップ選択信
号ＣＥが発生してもＲＯＭ １３は選択されない。
一方新アドレス発生回路はモジュール内のメモリー（Ｍ
ｌ、Ｍ２．Ｍ３．Ｍ４ ）の特定アドレスに相当するア
ドレス信号を発生する。従ってＲＯＭ １３のリストア
ウド命令のインタープリタ−が実行されるべきところが
実際はモジュール内のメモリーの特定アドレスが指定さ
れ実行されることになる。このモジコール内のメモリー
の特定アドレスにエラー処理を行うルーチンへのジャン
プ命令を予め入力しておけば、リヌトアウト命令等を指
定した場合にエラー処理が行われ、プログラムを確実に
収２密にしておくことができる。
ｌ、Ｍ２．Ｍ３．Ｍ４ ）の特定アドレスに相当するア
ドレス信号を発生する。従ってＲＯＭ １３のリストア
ウド命令のインタープリタ−が実行されるべきところが
実際はモジュール内のメモリーの特定アドレスが指定さ
れ実行されることになる。このモジコール内のメモリー
の特定アドレスにエラー処理を行うルーチンへのジャン
プ命令を予め入力しておけば、リヌトアウト命令等を指
定した場合にエラー処理が行われ、プログラムを確実に
収２密にしておくことができる。
ＩＪ＋のように本発明によれば、誤ったキー操作を行っ
ても、既に入力されているプログラムを使用することが
可能となる。
ても、既に入力されているプログラムを使用することが
可能となる。
尚、−１；述の実施例はメモリーモジュールを本体に装
着して使用するものであ−、たが１本発明はこれに限ら
ず例えば本体内に必要なすべてのメモリーを予め内蔵さ
せておき、ＲＯＭ化７インチを本体に設けることも可能
である。
着して使用するものであ−、たが１本発明はこれに限ら
ず例えば本体内に必要なすべてのメモリーを予め内蔵さ
せておき、ＲＯＭ化７インチを本体に設けることも可能
である。
第１図は本発明の一実施例の電子式計算機のブロンク回
路図、第２図はメモリーのアドレス空間を説明するため
の図、第３図はメモリーモジュールの具体的な回路図、
第４図はＲＯＭ化容量選択ヌイッチの状態とＲＯＭされ
る領域との関係を示す図、第５図はプログラムの秘密処
理方法を示す図である。 ］：ＲＯＭ侑も量選択ヌイッチ、４：ＲＯＭ化切替ヌイ
ッチ、８：処理回路、１２：本体内ＲＡＭ、１３：本体
内ＲＯＭ、Ｍｌ、Ｍ２、Ｍ３、Ｍ４：メモリーモジュー
ル内メモリー。 代理人 弁理士 福 士 愛 彦（他２名）１４団 ： １ ｔｓ＋刀 手続補正書（方式） 昭和５７年１１月／を日 特許庁長官殿 （＃、？許庁 殿）１、事件の
表示 特願昭５７−１３５９６０ ２、発明の名称 電子機器 ３ 補市をする者 事件との関係 特許出願人 ４、代 理 人 住 所 曇５４５大阪ｉ１ｒ １ｋｉＪ倍野区長池町
２２番２２号昭和５７年１０月２６日 ６、補十の対象 明細書全文 ７補正の内容 明細書の浄書（内容に変更なし）
路図、第２図はメモリーのアドレス空間を説明するため
の図、第３図はメモリーモジュールの具体的な回路図、
第４図はＲＯＭ化容量選択ヌイッチの状態とＲＯＭされ
る領域との関係を示す図、第５図はプログラムの秘密処
理方法を示す図である。 ］：ＲＯＭ侑も量選択ヌイッチ、４：ＲＯＭ化切替ヌイ
ッチ、８：処理回路、１２：本体内ＲＡＭ、１３：本体
内ＲＯＭ、Ｍｌ、Ｍ２、Ｍ３、Ｍ４：メモリーモジュー
ル内メモリー。 代理人 弁理士 福 士 愛 彦（他２名）１４団 ： １ ｔｓ＋刀 手続補正書（方式） 昭和５７年１１月／を日 特許庁長官殿 （＃、？許庁 殿）１、事件の
表示 特願昭５７−１３５９６０ ２、発明の名称 電子機器 ３ 補市をする者 事件との関係 特許出願人 ４、代 理 人 住 所 曇５４５大阪ｉ１ｒ １ｋｉＪ倍野区長池町
２２番２２号昭和５７年１０月２６日 ６、補十の対象 明細書全文 ７補正の内容 明細書の浄書（内容に変更なし）
Claims (1)
- １、 少なくともプログラムをストアーする読出し書込
み可能なメモリーと、前記プログラムを実行する手段と
を含む機器であって、前記メモリーに対する読出し／書
込み制御信号を選択的に供給するだめのスイッチを設け
たことを特徴とする電子機器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57135960A JPS5927349A (ja) | 1982-08-03 | 1982-08-03 | 電子機器 |
| US06/519,148 US4617650A (en) | 1982-08-03 | 1983-08-01 | Memory module for a programmable electronic device |
| DE3348320A DE3348320C2 (ja) | 1982-08-03 | 1983-08-02 | |
| DE19833327874 DE3327874A1 (de) | 1982-08-03 | 1983-08-02 | Speichermodul fuer ein programmierbares elektronisches geraet |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57135960A JPS5927349A (ja) | 1982-08-03 | 1982-08-03 | 電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5927349A true JPS5927349A (ja) | 1984-02-13 |
Family
ID=15163864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57135960A Pending JPS5927349A (ja) | 1982-08-03 | 1982-08-03 | 電子機器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4617650A (ja) |
| JP (1) | JPS5927349A (ja) |
| DE (2) | DE3348320C2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6315649U (ja) * | 1986-07-14 | 1988-02-02 | ||
| JPS63288343A (ja) * | 1987-05-20 | 1988-11-25 | Matsushita Electric Ind Co Ltd | メモリ−カ−ド |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0719192B2 (ja) * | 1985-02-15 | 1995-03-06 | シチズン時計株式会社 | プリンタにおけるメモリ利用方法 |
| JPS62279598A (ja) * | 1986-05-28 | 1987-12-04 | Fujitsu Ltd | 読出し専用メモリ |
| JPH0333927A (ja) * | 1989-06-29 | 1991-02-14 | Canon Inc | 電子機器 |
| DE69131309T2 (de) * | 1990-08-30 | 2000-03-23 | Gold Star Co | Speicherdekodierungssystem für eine tragbare Datenendstation |
| JP3016490B2 (ja) * | 1990-09-28 | 2000-03-06 | 富士写真フイルム株式会社 | Ｉｃメモリカード |
| JP3078048B2 (ja) * | 1991-08-19 | 2000-08-21 | 沖電気工業株式会社 | メモリモジュール |
| US5434562A (en) * | 1991-09-06 | 1995-07-18 | Reardon; David C. | Method for limiting computer access to peripheral devices |
| DE19605554C2 (de) * | 1996-02-15 | 2000-08-17 | Daimler Chrysler Ag | Einrichtung zum Prüfen von Funktionselementen fahrzeugelektrischer Anlagen |
| JP2005071556A (ja) * | 2003-08-28 | 2005-03-17 | Renesas Technology Corp | 半導体記憶装置および半導体集積回路装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3737879A (en) * | 1972-01-05 | 1973-06-05 | Mos Technology Inc | Self-refreshing memory |
| DE2750810A1 (de) * | 1977-11-14 | 1979-05-17 | Siemens Ag | Datenverarbeitendes system |
| IT1108164B (it) * | 1978-05-22 | 1985-12-02 | Indesit | Dispositivo per la sintonia di un televisore |
| US4330852A (en) * | 1979-11-23 | 1982-05-18 | Texas Instruments Incorporated | Semiconductor read/write memory array having serial access |
-
1982
- 1982-08-03 JP JP57135960A patent/JPS5927349A/ja active Pending
-
1983
- 1983-08-01 US US06/519,148 patent/US4617650A/en not_active Expired - Lifetime
- 1983-08-02 DE DE3348320A patent/DE3348320C2/de not_active Expired - Lifetime
- 1983-08-02 DE DE19833327874 patent/DE3327874A1/de active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6315649U (ja) * | 1986-07-14 | 1988-02-02 | ||
| JPS63288343A (ja) * | 1987-05-20 | 1988-11-25 | Matsushita Electric Ind Co Ltd | メモリ−カ−ド |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3348320C2 (ja) | 1991-01-24 |
| DE3327874A1 (de) | 1984-02-09 |
| DE3327874C2 (ja) | 1991-02-07 |
| US4617650A (en) | 1986-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4701846A (en) | Computer system capable of interruption using special protection code for write interruption region of memory device | |
| MY121704A (en) | External storage apparatus and control apparatus thereof, and data transmission/reception apparatus | |
| JPS5927349A (ja) | 電子機器 | |
| WO1982001265A1 (en) | Loading system for a numerical control unit | |
| KR900013389A (ko) | 프로그램 감독장치가 내장된 데이터처리시스템 | |
| EP0298242B1 (en) | Electronic appliance capable of storing secret data | |
| JP2635547B2 (ja) | メモリカード及びメモリカードの書込保護及び書込保護状態送出方法 | |
| JPS61123959A (ja) | 着脱自在なメモリモジユ−ルを有する電子機器 | |
| JPS61500992A (ja) | コンピュ−タシステムにおける、またはそれに関する改良 | |
| JPH06180674A (ja) | データ記憶装置 | |
| JP2860655B2 (ja) | 並列命令実行型プロセッサ | |
| JPS6020779B2 (ja) | 複合形電子計算機システム | |
| JPS556679A (en) | Check system of error control circuit | |
| JP2854996B2 (ja) | Ｉｃカードの接続装置 | |
| JP2619671B2 (ja) | メモリ制御回路 | |
| KR900010178Y1 (ko) | 램 출력 보호회로 | |
| JPS58107963A (ja) | 割込処理装置 | |
| JPH02219149A (ja) | マイクロプロセッサ内蔵のメモリカード | |
| JPS6226738B2 (ja) | ||
| JPH05197627A (ja) | Ｅｅｐｒｏｍ書込み保護方法および情報処理装置 | |
| JPS5624606A (en) | Programmable controller | |
| JPS56121152A (en) | Monitor system of computer program | |
| JPS6180329A (ja) | 情報記憶装置 | |
| JPS57111899A (en) | Constituting system of storage device | |
| JPH04304540A (ja) | 半導体記憶回路 |