KR960002543B1 - 주변 장비 제어 장치 - Google Patents

주변 장비 제어 장치 Download PDF

Info

Publication number
KR960002543B1
KR960002543B1 KR1019910020775A KR910020775A KR960002543B1 KR 960002543 B1 KR960002543 B1 KR 960002543B1 KR 1019910020775 A KR1019910020775 A KR 1019910020775A KR 910020775 A KR910020775 A KR 910020775A KR 960002543 B1 KR960002543 B1 KR 960002543B1
Authority
KR
South Korea
Prior art keywords
power loss
access
control lsi
peripheral
scsi
Prior art date
Application number
KR1019910020775A
Other languages
English (en)
Other versions
KR920010458A (ko
Inventor
유까리 나가시게
쇼이찌 미야자와
꾸니오 와따나베
고지 시다
신이찌 고지마
Original Assignee
가부시끼가이샤 히따찌세이사꾸쇼
가나이 쯔또무
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 히따찌세이사꾸쇼, 가나이 쯔또무 filed Critical 가부시끼가이샤 히따찌세이사꾸쇼
Publication of KR920010458A publication Critical patent/KR920010458A/ko
Application granted granted Critical
Publication of KR960002543B1 publication Critical patent/KR960002543B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3268—Power saving in hard disk drive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

내용 없음.

Description

주변 장비 제어 장치
제1도는 본 발명의 제1의 실시예로써 실행된 주변 장비 제어 장치의 회로 블럭도.
제2도는 제1의 실시예에 포함된 전력 손실 제어 회로(2)의 회로도.
제3도는 본 발명을 사용하는 주변 장비 제어 LSI 또는 주변 장비 제어 장치에 내장된 데이타 프로세서의 블럭도.
제4도 및 제5도는 제1도의 제1의 실시예가 어떻게 동작하는가를 설명하는 타이밍도.
제6도는 본 발명의 제2의 실시예로써 실행된 SCSI 시스템을 도시한 개략도.
제7도는 제2의 실시예로써의 SCSI 시스템이 하드 디스크 드라이브에 어떻게 적용되는가를 도시한 개략도.
제8도는 제7도의 제2의 실시예에 포함된 SCSI 버스 제어 회로(701)의 회로 블럭도.
제9도는 제8도의 도시한 SCSI 버스 제어 회로에 포함된 ID 인식부(825)의 회로도.
제10도는 제8도의 SCSI 버스 제어 회로에 포함된 리시버(814)의 부분 회로도.
제11도는 제8도의 SCSI 버스 제어 회로내의 리시버(812)의 회로도.
제12도는 리시버(814)의 개략적 전체 회로도.
제13도는 제8도의 SCSI 버스 제어 회로내의 슬립 제어 회로(826)의 회로도.
제14도는 본 발명이 적용된 SCSI 버스의 종단 구성을 도시한 회로도.
제15도는 본 발명의 제3의 실시예로써 실행된 SCSI 버스의 회로도.
제16도는 제3의 실시예에 사용된 SCSI 버스 제어 회로의 블럭도.
제17도a, b 및 c도는 본 발명의 제2 및 제3의 실시예가 적용된 SCSI 시스템용 SCSI 프로토콜의 전체 시퀀스를 도시한 도면.
제18도는 종래 AT 버스를 사용하는 하드 디스크 드라이브의 개략도.
* 도면의 주요부분에 대한 부호의 설명
2 : 전력 손실 제어 회로 701 : SCSI 버스 제어 회로
814 : 리시버 825 : ID 인식부
826 : 슬립 제어 회로.
본 발명은 워크스테이션 및 퍼스널 컴퓨터에 사용하는 주변 장비의 전력 손실을 저감하는 구성에 관한 것으로, 특히 주변 장비 제어 장치내의 반도체 집적 회로의 전력 손실을 저감하는 구성에 관한 것이다.
종래, 워크스테이션 및 퍼스널 컴퓨터의 주변 장비뿐만 아니라 그러한 장비를 제어하는 LSI(large scale integrated circuits)에서의 전력 손실을 저감하려는 여러가지 제안이 있었다.
제1의 종래 예에서는 저전력 손실 모드를 지정하기 위해 전용의 입력단자를 갖는 주변 제어 LSI를 몇개 취하였다. 이러한 전용단자를 통해 외부 마이크로프로세서 또는 전력 손실 컨트롤러로부터 신호를 수신할 때 , 이 종류의 LSI는 지시된 기간동안 저전력 손실 모드를 유지한다. 즉, 기준 클럭 신호로 동작하는 주변 제어 LSI내의 디지탈 회로에 대해 클럭 펄스의 일부 또는 전체가 지시된 기간동안 정지된다. 그 결과, 전력 손실의 레벨이 저감된다. 다른 구성에서, 전류원 회로로부터의 전력은 지시된 기간동안 주변 제어 LSI 내의 아날로그 회로의 일부 또는 전체에 대해서도 차단된다. 이것은 수반된 전력 손실을 더욱 저감한다.
제2의 종래 예에서는 크기도 줄어들고 중량도 저감되며 전력 손실을 저감하도록 구성될 수 있는 플로피 디스크 장치 또는 CD ROM(compact disk read only memory), 하드 디스크 장치로써 주변 장치를 취하였다. Alps Electric Co. Ltd. 에서 발행된 Product Specification of Small Hard Disk DRRO40C(first edition)에 기재되어 있는 바와 같이, 상기 구성은 호스트 컴퓨터(마이크로프로세서 등)으로 부터 명령을 수신한 후 지정된 때에만 그들을 실행하는 주변 장비를 갖는다.
제18도는 대표적인 종래 주변 장비로서 DRRO40C를 개략적으로 도시한 것이다. DRRO40C는 자성 매체인 디스크(1801), 디스크(1801)에서 자기적으로 기록된 정보를 리드하는 헤드(1802), 헤드(1802)를 디스크(1801)상의 타겟 위치까지 움직이는 헤드 액츄에이터(1803), 디스크(1801)을 회전시키는 스핀들 모터(1804), 헤드 액츄에이터(1803)의 동작을 제어하는 액츄에이터 제어 회로(1805), DRRO40C의 전체 동작을 제어하는 CPU(central processing unit)(1806), CPU(1806)으로 부터의 제어 신호에 따라 스핀들 모터(1804)를 제어하는 스핀들 모터 제어 회로(1807), CPU(1806)에서 온 디지탈 정보를 아날로그 형태로 변환하고 변환된 정보를 액츄에이터 제어 회로(1805)로 전달하는 디지탈 아날로그 변환기(1808), 펄스열로 변환하기 위해 헤드(1802)로 부터 리드된 신호를 파형 정형하는 리드/라이트 회로(1810), 리드/라이트 회로(1810)에 의해 발생된 펄스열을 병렬 데이타로 변환하는 하드 디스크 컨트롤러(1811),리드/라이트 회로(1810)에 의해 검출된 헤드 위치결정 및 다른 아날로그 정보를 디지탈 형태로 변환하여 변환된 정보를 CPU(1806)에 전달하는 아날로그 디지탈 변환기(1809), AT 버스(1812)와 디스크(1801) 사이의 리드 속도차를 조절하기 위해 디스크(1801) 또는 AT 버스(1812)로부터의 신호를 일시적으로 저장하는 버퍼(1813), CPU(1806)의 지휘하에서 AT 버스(1812)를 제어하는 AT 버스 제어 회로(1814)를 포함한다. AT 버스는 PT/AT(International Business Machines Corp.의 등록 상표) 인터페이스를 갖는 버스이다.
AT 버스로 부터 명령을 수신하지 않으면 그것을 실행하지 않는다. DRRO40C는 전력손실을 저감하기 위해 다음과 같이 동작한다.
1. AT 버스로부터의 명령이 완료될 때, DRRO40C는 아이들 모드(idle mode)(1)로 들어간다. 아이들 모드(1)에서, DRRO40C의 CPU(1806)은 하드 디스크 컨트롤러(1811)의 동작을 정지시키고, 리드/라이트 회로(1810)으로의 전력을 차단한다.
2. 아이들 모드(1)로 들어간 후 5초내에 AT 버스로부터의 액세스가 없을 때, DRRO40C는 아이들 모드(2)로 들어간다. 아이들 모드(2)에서, DRRO40C의 CPU(1806)은 액츄에이터 제어 회로(1805), 디지탈 아날로그 변환기(1808) 및 아날로그 디지탈 변환기(1809)로의 전력을 차단한다.
3. 아이들 모드(2)로 들어간 후에 얼마간의 시간(디펄트는 3분)내에 AT 버스로 부터의 액세스가 없을 때, DRRO40C는 대기 모드로 들어간다. 대기 모드에서, DRRO40C의 CPU(1806)은 스핀들 모터 제어 회로(1807) 및 스핀들 모터(1804)로의 전력을 차단한다. CPU(1806)은 슬립(sleep) 상태로 들어간다.
4. AT 버스로부터 슬립 명령을 수신하였을 때, DRRO40C는 완전한 저전력 손실 모드인 슬립 모드로 들어간다. 슬립 모드로 들어가자마자, DRRO40C는 AT 버스 제어 회로(1814)가 대기 모드에서 해제되어 슬립 상태로 들어가게 한다. 슬립 모드에서 DRRO40C는 AT 버스로부터 명령을 수신하지 않고, 리세트만이 드라이브를 기동할 수 있다.
DRRO30C가 상술한 방법으로 동작하므로, 그의 호스트 컴퓨터로부터 명령을 수신하지 않고 그것을 실행하지 않으면서 전력 손실을 저감할 수 있다.
제1의 종래예에서는 주변 제어 LSI 외부의 컨트롤러 또는 마이크로프로세서에 의해 저전력 손실 모드가 지정된다. 이것은 저전력 손실 모드 명령을 여러번 송출하기 위해 외부 마이크로프로세서 또는 그에 상당하는 것이 저전력 손실을 최소화하기 위해 필요한 것을 의미한다. 이 설계의 단점은 마이크로프로세서의 부담이 너무 무거워진다는 것이다.
또한, 외부 마이크로프로세서 또는 그에 상당하는 것은 저전력 손실을 지시하는 주변 제어 LSI내에서 무엇이 발생되는가를 정확히 파악할 수 없다. 이것은 설계의 다른 단점이 인식되는 곳, 즉 내부 LSI동작을 정확이 파악하지 못하는 마아크로프로세서의 무능력이 최소 전력 손실 달성에 필요한 정밀한 방법으로 그들을 제어할 수 없도록 한다.
제2의 종래예에서는 AT 버스 제어 회로(1814)에 의해 대기 모드에서 소비되는 전류에 대한 고려가 없다 .이것은 전력 손실 증가의 여지가 있다. 완전한 저전력 손실 모드인 슬립 모드에서는 명령이 받아들여지지 않고, 호스트 컴퓨터 또는 그에 상당하는 것으로부터의 리세크만이 드라이브를 기동한다. 드라이브의 응답 특성에 대한 간과는 호스트 컴퓨터의 오버헤드를 증가시킨다.
본 발명의 목적은 주변 장비 뿐만 아니라 그러한 장비를 제어하는 제어 장치에서의 저전력 손실을 위한 구조 개선을 제공하는 것이다.
본 발명의 다른 목적은 외부 프로세서 또는 LSI에 관련된 그에 상당하는 것의 부담을 저감하면서 최소 전력 손실을 달성하는 주변 장비 제어 LSI를 제공하는 것이다.
본 발명의 또 다른 목적은 외부 프로 세서등으로부터 명령을 기다리는 상태에서의 전력 손실을 없애는 주변 장비 제어 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 외부 프로세서 또는 그에 상당하는 것으로부터 명령을 기다리는 상태에서의 전력 손실을 저감하면서도 높은 응답성을 유지하는 주변 장비 제어 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 SCSI(스몰 컴퓨터 시스템 인터페이스, Small Computer System Interface)시스템에서 전류 손실을 용이하게 저감할 수 있는 SCSI 제어 LSI를 제공하는 것이다.
본 발명을 실행하는데 있어서, 하나의 특징에 따르면, 프로세서인 외부 처리 수단에 접속된 버스에 접속된 주변 장비 제어 장치가 마련되고, 상기 주변 장비 제어 장치는 외부 처리 수단으로부터 액세스 동작 개시를 검출하는 액세스 개시 검출 수단, 액세스 동작의 종료를 검출하는 액세스 종료 검출 수단 및 액세스 개시 검출 수단으로부터의 출력에 따라 저전력 손실 모드가 해제되도록 하고 액세스 종료 검출 수단으로부터의 출력에 따라 저전력 손실 모드로 들어가게 하는 전력 손실 제어 수단을 포함한다.
외부 처리 수단은 그곳에 명령을 설정하거나 또는 그의 스테이터스를 검출할 때 주변 장비 제어 장치를 액세스한다.
본 발명에 따르면, 주변 장비 제어 장치 또는 주변 장비 제어 LSI는 그의 호스트 컴퓨터(예를 들면, 외부 마이크로프로세서)로 부터의 명령을 기다릴 때 저전력 손실 모드를 유지한다. 호스트 컴퓨터로부터 명령을 수신하자마자 또는 스테이터스 검출을 위해 액세스되자마자, 제어 장치 또는 LSI는 저전력 손실 모드가 해제된다. 이 방법에서는 제어 장치 또는 LSI 내에서 누가적으로 낭비되는 전력 손실이 최소화되어 전력 손실을 상당히 줄일 수 있다.
액세스 개시 검출 수단, 액세스 종료 검출 수단 및 전력 손실 제어 수단은 주변 장비 제어 장치 또는 주변 장비 제어 LSI 내에 위치한다. 주변 장비 제어 장치는 메인 CPU에 관련된 주변 장비용 제어 장치이다. 설명한 바와 같이, 이 종류의 제어 장치는 화일 컨트롤러, 디스플레이 컨트롤러, 키보드 컨트롤러, 프린터 컨트롤러 및 통신 컨트롤러를 구비한다. 주변 장비 제어 LSI는 주변 장비 제어 장치와 동일한 방법으로 기능하는 반도체 집적 회로이다.
본 발명에 따른 전력 손실 제어 수단은 저전력 손실 모드에서, 제어 장치 또는 LSI의 주요 부분 내의 아날로그 회로 또는 디지탈 회로의 클럭원에 대해 전력을 차단한다. 이것은 제어 장치 또는 LSI의 주요 부분의 동작이 정지되게 하고, 저전력 손실 상태를 유지하게 한다. 호스트 컴퓨터 또는 메인 CPU가 명령의 설정 등의 액세스 또는 제어 장치 또는 LSI에 대한 스테이터스 검출등을 개시할 때, 상시 동작을 하는 액세스 개시 검출 수단은 그러한 액세스의 개시를 검출한다. 검출에 따라서, 전력 손실 제어 수단은 제어 장치 또는 LSI가 저전력 손실 모드에서 해제되도록 한다. 액세스 종료 검출 수단에 의해 액세스 종료가 검출될 때 전력 손실 제어 수단은 저전력 손실 모드로 다시 들어가도록 한다.
본 발명에 따르면, 또 호스트 컴퓨터 또는 메인 CPU가 SCSI 버스를 거쳐서 주변 장비에 접속되어 있는 SCSI 시스템에서는 액세스 개시 검출 수단이 ID 인식 수단으로써 기능한다. 이 인식 수단은 주변 장비 제어 장치 또는 LSI가 호스트 컴퓨터 또는 메인 CPU에 의해 선택되는가를 검출한다.
즉, 본 발명은 SCSI 시스템에서 다른 기능 블럭과 SCSI ID 인식 수단을 분리한다. 명령 대기 상태 또는 전용 상태에서 다른 기능 블럭은 슬립 모드이다. 이것은 SCSI 시스템에서의 전력 손실 저감이 용이하게 되도록 한다.
본 발명의 개요를 기술한 상기 설명은 목적에 대해서였지만, 그것에 한정되는 것은 아니다. 본 발명의 상기 및 그 밖의 목적과 새로운 특징은 본 명세서의 기술 및 첨부 도면으로 명확하게 될 것이다.
이하, 본 발명의 실시예를 첨부 도면에 따라 상세히 설명한다.
제3도는 본 발명을 사용하는 주변 장비 제어 LSI 또는 주변 장비 제어 장치를 수납하는 대표적인 데이타 프로세서이다. 워크스테이션 또는 퍼스널 컴퓨터에 예증적으로 사용된 이 종류의 데이타 프로세서는 버스(50)에 접속된 메인 CPU(14), ROM(15) 및 RAM(16)을 갖는다. 버스(50)은 화일 컨트롤러(17), 디스플레이 컨트롤러(18), 키보드 컨트롤러(19), 프린터 컨트롤러(20) 및 통신 컨트롤러(21)와 접속되어 있다. 컨트롤러(17), (18), (19), (20) 및 (21)은 화일 장치(22), LCD 또는 CRT 디스플레이(23), 키보드(24), 프린터(25) 및 도시하지 않은 통신 라인에 각각 다시 접속된다.
이러한 데이타 프로세서에서는 주변 제어 장치 또는 LSI가 화일 컨트롤러(17), 디스플레이 컨트롤러(18), 키보드 컨트롤러(19), 프린터 컨트롤러(20) 및 통신 컨트롤러(21)중의 하나이다.
제1도는 본 발명의 제1의 실시예로써 실행된 싱글 칩 주변 장비 제어 LSI 또는 주변 장비 제어 장치의 회로 블럭도이다. 제1도에서, 전력 손실 제어 회로(2)는 제어 장치 또는 LSI가 어떠한 명령도 수신하지 않거나 또는 버스(50)를 거쳐서 메인 CPU(14)에 의해 액세스 될 때에 내부 클럭 펄스 발생을 정지시킨다. 즉, 전력 손실 제어 회로(2)는 레지스터(8)~(10)과 I/O 제어 회로(11)~(13)의 동작을 정지시키고 전력 손실을 저감하도록 그들을 슬립 모드로 놓는다. 그러한 의미에서, 전력 손실 제어 회로(2)는 액세스 개시 검출 수단의 기능도 포함하는 전력 손실 제어 수단으로써 기능한다. 이 점에서, 전력 손실 제어 회로(2), 어드레스 래치(3), 래치(6), 어드레스 디코더(4) 및 게이트(5)는 상시 동작을 한다.
그후, 메인 CPU(1806)으로부터 명령을 수신했을 때, 전력 손실 제어 회로(2)는 메인 CPU로부터의 칩 선택 또는 라이트 스트로브 신호 또는 어드레스 디코더(4) 또는 게이트(5)로부터의 출력에 따라 그 명령(즉, 액세스)의 개시를 검출한다. 그후, 전력 손실 제어 회로(2)는 레지스터(8)~(10)과 I/O 제어 회로(11)~(13)으로의 내부 클럭 신호 공급을 재개한다.
내부 클럭 신호가 주어질 때, 레지스터(8)~(10)과 I/O 제어 회로(11)~(13)은 동작 가능한 상태로 된다. 래치(6)에 유지된 명령은 레지스터(8)~(10)내의 명령 레지스터로 옮겨진다. 이것에 의해 메인 CPU(1806)로부터의 명령이 실행되게 된다. 명령이 실행된 후에, I/O 제어 회로(11)~(13)은 액세스 종료 검출 수단으로써 기능하는 NOR 게이트(1)에 명령 종료 신호를 전달한다. 이어서, NOR 게이트(1)의 출력은 전력 손실 제어 회로(2)로 입력된다. 따라서, 제어 회로(2)는 내부 클럭 펄스 출력을 다시 정지시키고 저전력 손실 모드로 복귀한다.
주변 장비 제어 장치 또는 LSI가 명령 설정 이외의 것에 대해 메인 CPU(14)에 의해 액세스되면, 칩 셀렉트 신호, 라이트 스트로브 신호 또는 리드 스트로브 신호에 따라 전력 손실 제어 회로(2)는 액세스 동작의 개시를 검출하고, 제어 LSI 또는 제어 장치를 동작할 수 있게 하며, 저전력 손실 모드의 해제를 실행한다. 어드레스 래치(3), 래치(6), 어드레스 디코더(4) 및 게이트(7)는 상시 동작을 한다. 라이트 데이타가 래치(6)를 거쳐서 내부로 도입되고, 리드 데이타는 게이트(7)를 거쳐서 외부로 출력된다. 이러한 계속적인 액세스 1사이클이 짧으므로, 이러한 액세스의 종료는 액세스 종료 검출 수단에 의해 검출되고 저전력 손실 모드가 다시 시작된다.
이하, 전력 손실 제어 회로(2)가 어떻게 구성되어 동작하는가를 제2도의 블럭도 및 제4도 및 제5도의 타이밍도에 따라 설명한다. 메인 CPU(14)는 칩 셀렉트 신호 및 라이트 스트로브 신호 등의 제어 신호에 따라서 어드레스 및 명령 데이타를 전력 손실 제어 회로(2)에 전달한다. 이어서, 제4도에 도시한 바와 같이, 전력 손실 제어 회로(2)는 칩 셀렉트 신호 및 라이트 스트로브 신호에 따라서 게이트(26) 및 (28)을 거쳐서 RS 플립플롭(29)을 시간 t1에서 세트시킨다.
이 점에서, 게이트(43)로부터의 래치 인에이블 신호는 래치(6)가 명령 데이타를 유지하게 한다. 마찬가지로, 게이트(28)로부터의 어드레스 래치 인에이블 신호는 어드레스 래치(3)가 어드레스를 유지하게 한다. RS 플립플롭(29)의 출력은 에지 트리거 플립플롭(31) 및 (32)에 의해 주기적으로 된다. 이어서, 플립 플롭(32)의 출력은 게이트(33)를 거쳐서 내부 클럭을 작동시키고, 시간 t2에서 저전력 손실 모드가 해제되게 한다.
그 후, 내부 라이트 스트로브 신호가 플립플롭(34)에 의해 출력된다. 명령 라이트 스트로브 신호는 시간 t3에서 어드레서 디코더(4)를 거쳐서 플립플롭(41)으로 입력된다. 이 점에서, 명령 라이트 스트로브 신호는 래치(6)에 의해 유지된 명령을 레지스터(8) 및 (9)내의 명령 레지스터로 옮긴다. 이것에 의해 I/O 제어 회로(11)~(13)의 처리가 개시된다. 플립플롭(41)의 출력은 명령 종료 신호가 I/O 제어 회로(10)~(13)의 게이트(1)을 거쳐서 받아들일 수 있는 상태로 한다.
I/O 제어 회로(11)~(13) 각각에 의한 명령 처리 종료시에, 명령 종료 신호는 게이트(1)를 통과하여 시간 t4에서 전력 손실 제어 회로(2)의 게이트(38)로 입력된다. 이것은 게이트(39) 및 플립플롭(40)을 거쳐서 시간 t5에서 RS 플립플롭(29)가 리세트되게 한다. 게이트(29)의 출력은 플립플롭(31) 및 (32)를 거쳐서 게이트(33)을 제어하고, 내부 클럭 신호를 정지시키며, 시간 t6에서 저전력 손실 모드가 다시 시작되게 한다.
이하, 명령 설정 이외의 액세스 동작이 메인 CPU(14)와 관련하여 어떻게 실행되는가를 제5도에 따라 설명한다. 저전력 손실 모드를 해제하는 시퀀스는 제4도에서와 마찬가지이다. 그 모드로 복귀하는 시퀀스는 다음과 같다. 먼저, 제2도의 플립플롭(34)의 출력인 내부 라이트 스트로브 신호 또는 플립플롭(36)의 출력인 내부 리드 스트로브 신호가 시간 t10에서 어서트된다. 제5도에 도시한 바와 같이, 이것은 게이트 (35), (37) 및 (39)와 플립플롭(40)을 거쳐서 시간 t11에서 RS 플립플롭(29)가 리세트되게 한다. RS 플립플롭(29)의 출력은 플립플롭(31) 및 (32)를 거쳐서 게이트(33)을 제어하고, 내부 클럭을 정지시키며, 시간 t12에서 저전력 손실 모드가 다시 시작되게 한다. 즉, 제1의 실시예에서는 플립플롭(34), (36) 및 (40)과 게이트(35), (37), (38) 및 (39)가 액세스 종료 검출 수단으로써 기능한다.
이상은 디지탈 회로에서 전력 손실이 어떻게 저감되는가에 주안점을 두어 제1의 실시예를 설명하였다. 아날로그 회로에서의 전력 손실도 제2도의 플립플롭(32) 또는 RS 플립플롭(29)의 출력을 사용하여 이들 회로 내의 전류원을 차단하는 것에 의해 저감할 수 있다.
이하, 본 발명의 제2의 실시예를 제6도 및 그에 따르는 도면에 따라 설명한다. 제2의 실시예는 본 발명을 SCSI에 적용한 시스템이다. SCSI 시스템은 상기 주변 장비 및 주변 장비 제어 장치가 접속된 버스(50) (제3도)로써 사용되는 SCSI 버스를 갖는다.
SCSI 버스 제어용의 대표적인 종래 SCSI 제어 LSI는 NCR Corporation's 53C90A 및 53C90B Advanced SCSI Controller Data Sheet에 있다. 이 LSI는 저전력 손실에 대해서 고려하지 않았다. 기본 SCSI 버스 프로토콜에 대해서는 1990년 3월 9일의 ANSI(American National Standard Institute)에 따른 SCSI-2를 참조하기 바란다.
제6도는 본 발명의 제2 의 실시예로써 실행된 SCSI 시스템을 개략적으로 도시한 것이다. 제6도에서, SCSI 시스템은 SCSI 버스(601) 및 SCSI 컨트롤러(602)를 포함한다. SCSI 컨트롤러(602)는 전력 공급의 관점에서 서로 독립인 SCSI ID 인식부(603) 및 다른 기능 블럭(604)으로 분리되어 있다. 기능 블럭(604)는 슬립 기능을 갖는다. (605)는 액세스의 개시를 지시하는 슬립 해제신호이다. 다음에 기술하는 바와 같이, 명령 큐내의 모든 명령이 완료되었을 때, 기능 블럭(604)는 그의 클럭신호 입력을 절단하고 슬립 모드(즉, 저전력 손실 모드)로 들어간다. 따라서, 명령 대기 상태에서 SCSI 시스템은 ID 인식부(603)를 제외한 그의 동작을 정지하고 전력을 손실하지 않는다. 이 방법에서 최소 전력 손실이 달성된다.
ID 인식부(603)은 SCSI 시스템이 SCSI 버스를 거쳐서 다른 SCSI 시스템에 의해 선택되는가를 검출하는 기능을 갖는다. 즉, ID 인식부(603)는 액세스 개시 검출 수단으로써 기능한다. SCSI 시스템이 다른 SCSI 시스템에 의해 선택되는 것을 ID 인식부(603)가 검출할 때, ID 인식부(603)는 필요 최소한 일부의 회로 또는 전체 회로를 활성화시키는 슬립 해제신호를 기능 블럭(604)에 공급한다. 즉, 클럭 펄스가 이들 필요 최소한의 회로에 그들을 활성화시키기 위해 입력된다. ID 인식부(603) 및 기능 블럭(604)가 각기 다른 전원을 사용하는 것에 의해, 기능 블럭(604)은 슬립 모드로 들어갈 때 전원이 차단된다. 기능 블럭(604)이 ID 인식부(603)로부터 슬립 해제신호(605)를 수신하면, 그의 전원에 다시 접속된다. 이 방법에 의해, 슬립 모드에서의 전력 손실이 최소로 된다.
제2 의 실시예의 SCSI 제어 LSI는 슬립 모드 기동용 레지스터를 포함하거나 또는 슬립 모드 기동용 입력 신호를 수신한다. LSI가 그의 슬립 모드 기동용 레지스터에 슬립 모드 설정값을 세트하거나 또는 슬립 모드 기동용 신호를 어서트시킬 때, ID 인식부(603)를 제외한 모드 회로는 슬립 모드로 들어간다. ID 인식부(603)로부터 슬립 해제신호를 수신하자마자, SCSI 제어 LSI는 레지스터에 설정된 값에 따라 각각의 회로 블럭의 슬립 모드를 해제시킨다. 레지스터 값은 회로 블럭마다 슬립 해제정보를 관리하는데 사용된다. 이 설계는 ID 인식부(603)의 선택 상태 및 시스템 구성에 의해서 전류 손실을 최소화한다. 상술한 바와 같이, SCSI 제어 LSI는 통상의 인터럽트 신호에 부가해서 ID 인식부(603)에 의해 외부 회로로 출력된 슬립 해제신호(605)를 갖는다. SCSI 제어 LSI가 다른 SCSI 시스템에 의해 선택되는 것을 ID 인식부(603)이 검출할 때, ID 인식부(603)는 외부 회로 슬립 해제신호(605)를 어서트한다. 이것에 의해, 다른 SCSI 시스템으로 부터 입력되는 명령을 기다리는 상태에서 전원이 차단된 다른 기능 블럭 (604)이 그의 전원에 다시 접속되므로, 용이하게 그 블럭의 슬립 상태가 해제되게 된다.
제7도는 제2의 실시예로써의 SCSI 시스템이 특정한 회로에 어떻게 적용되는가를 도시한 개략도이다. 제7도에서, (1801)~(1813)은 제18도의 종래 구성에서의 유사 부분이므로 그의 반복 설명은 생략한다. 전력 손실 제어 수단으로써 기능하는 전원 제어 회로(703) 및 SCSI 버스 제어 회로(701)는 새로이 추가된 부분이다. SCSI 버스 제어 회로(701)은 SCSI 버스(601)을 내부 CPU(1806)의 지휘하에 제어한다. CPU (1806)에 의해 주어진 슬립 신호(704)를 수신하였을 때, 전원 제어 회로(793)은 SCSI 버스 제어 회로(701) 부분을 제외한 모든 회로로의 전원을 차단한다. SCSI 버스 제어 회로(701)로부터 출력된 슬립 해제신호(702)를 수신하자마자, 전력 제어 회로(703)은 내부 CPU(1806), SCSI 버스 제어 회로(701) 및 버퍼(1813)으로의 전력 공급을 재개한다.
제8도는 제2의 실시예에 포함된 SCSI 버스 제어 회로(701)의 회로 블럭도이다. 도면을 간단히 하기 위해, 도면의 우측은 SCSI 버스(601)에 접속하고 그의 좌측은 내부 버스(1815)에 접속하였다. 즉, 제7도의 구성은 제8도의 시계방향으로 반사된 것이다. SCSI 버스 제어 회로(701)는 점선으로 도시한 기능 블럭(841), (842) 및 (843)으로 개략적으로 분할되어 있다.
제8도에서, 내부 CPU 데이타 버스(801)는 SCSI 버스 제어 회로(701)를 액세스 하기 위해 CPU(1806)에 의해 사용된다. 내부 버스(1815)의 일부는 데이타 버스(801)에 접속된다. 리드/라이트 컨트롤러(802)는 SCSI 버스 제어 회로(701) 내부의 내부 레지스터 (803)~(811), (815)~(818) 및 FIFO(819)를 액세스하도록 CPU(1806) 및 하드 디스크 컨트롤러(1811)에 의해 출력된 RD/, WR/, CS/, DACK/ 및 DREQ 등의 신호 등을 사용한다. 이 명세서에서, 신호명뒤의 부호 "/"는 반전된 신호를 의미한다. 마련된 내부 레지스터중, (803)은 전송 카운트 레지스터, (804)는 데스티네이션 ID 레지스터, (805)는 명령 레지스터, (806)은 구성1 레지스터, (807)은 구성2 레지스터, (808)은 동기 오프세트 레지스터, (809)는 동기 전송 주기 레지스터, (810)은 타임아웃 레지스터, (811)은 클럭 변환 레지스터이다. 이들 레지스터에 값을 설정하는 것에 의해 CPU(1806)은 SCSI 프로토콜을 제어한다.
(812)는 SCSI 데이타 버스 싱글엔디드(single-ended) 리시버, (813)은 SCSI 데이타 버스 싱글엔디드 48mA 싱크 드라이버, (814)는 SCSI 버스 제어 신호 싱글엔디드 리시버, (824)는 SCSI 버스 제어 신호 싱글엔디드 48mA 링크 드라이버이다.
(815)는 전송 카운터, (816)은 스테이터스 레지스터, (817)은 인터럽트 레지스터, (818)은 시퀀스 스텝 카운터이다. 이들 레지스터를 리드하는 것에 의해, CPU(1806)은 SCSI 프로토콜 실행 상태를 안다.
FIFO(819) 및 패리티(820)는 CPU(1806) 또는 버퍼(1813)에서 SCSI 버스로 또는 SCSI 버스 또는 버퍼(1813)에서 CPU(1806)으로 전송되는 데이타를 일시적으로 저장할 수 있다. 패리티 발생기 및 검출기(821)는 CPU(1806) 또는 버퍼(1813)에서 SCSI 버스로 또는 SCSI 버스에서 CPU(1806) 또는 버퍼(1813)로 전송되는 데이타를 취급한다. 시퀀스(823)는 레지스터(803)~(811)의 설정 및 리시버(814)에 의해 주어진 SCSI 버스 제어 신호값에 따라 SCSI 프로토콜을 제어한다. 그후, 시퀀스(823)는 처리 결과를 스테이터스 레지스터(816) 및 인터럽트 레지스터(817)에 출력한다.
ID 인식부(825)는 제2 의 실시예에서 주요한 블럭이다. 기능 블럭(841)에 포함된 이 부분(825)은 제6도에 도시한 액세스 개시 검출 수단으로써 기능하는 ID 인식부(603)에 대응한다. ID 인식부(825)는 SCSI 버스 제어 신호 BSY/ 및 SEL/의 값을 모니터한다. BSY/가 하이이고 SEL/가 로우일 때, 그 부분(825)는 제2의 실시예의 ID인 자신의 ID와 SCSI 데이타 버스 SDB0/~SDB7/의 값을 비교한다. 두 값이 일치하면, 슬립 해제신호(833)가 출력된다.
슬립 제어 회로(826)는 시퀀스(823)에 의해 주어진 슬립 세트 신호(830)를 수신함에 따라 슬립 제어 신호(828) 및 (829)와 슬립 신호(827)를 어서트한다. ID 인식부(825)로부터 슬립 해제신호(833)을 수신하자마자, 슬립 제어 회로(826)는 슬립 신호(827)에 따라 슬립 제어 신호(828) 및 (829)를 니게이트(negate)한다. 클럭 신호(834)는 기능 블럭(842)에 의해 사용되도록 슬립 제어 신호(828)과 논리합되고, 기능 블럭(843)에 의해 사용되도록 슬립 제어 신호(829)와 논리합된다.
전원 제어 회로(835)는 전력 손실 제어 수단으로써 기능한다. 회로(835)는 스위치(836) 및 전원 Vcc를 포함한다. 스위치(836)은 CPU(1806)에 의해 주어진 슬립 신호(837)에 의해 제어된다. 전원 제어 회로(835)는 ID 인식부(825)와 별개로, 슬립 제어 회로(826), 리시버(812) 및 (814)로 구성된 기능 블럭(841)에 전류를 공급하는 전원 Vcc2 및 기능 블럭(842) 및 (843)에 전류를 공급하는 전원 Vcc1에 전류를 공급한다. 특히, 전원 제어 회로(835)는 전원 Vcc1이 CPU (1806)로 부터 슬립 신호(837)을 수신함에 따라 활성화되고 ID 인식부(825)에 의해 슬립 신호(833)가 주어질 때 불활성화 되도록 스위치(836)를 제어한다.
제11도 및 제12도는 각각 리시버(812) 및 (814)를 개략적으로 도시한 것이다. 제11도에 도시한 바와 같이, 리시버(812)는 신호 SDB0/~SDB7((1101), (1106), (1110), (1114), (1118), (1122), (1126), (1130)) 및 SDBP/(1134)를 각각 수신하고 히스테리시스를 갖는 리시버(1102), (1107), (1111), (1115), (1119), (1123), (1127), (1131) 및 (1135)와 클럭 신호(1103)(제8도의 클럭 신호(834)와 동일함)에 따라 이들 리시버에 의해 출력된 신호와 각각 동기하는 3단 동기화 장치(1104), (1108), (1112), (1116), (1120), (1124), (1128), (1132) 및 (1136)으로 구성되어 있다. 3단 동기화 장치(1104)~(1136)는 내부 신호 SDBO~SDBP((1105)~(1137))를 출력한다.
제12도에 도시한 바와 같이, 리시버(814)는 SCSI 제어 버스 신호 BSY/(1201), SEL/(1205), REQ/(1209), ACK/(1213), I/O/(1217),C/D(1221), MSG/(1225), ATN/(1229) 및 RST/(1233)를 각각 수신하고, 히스테리시스를 갖는 리시버(1202), (1206), (1210), (1214), (1218), (1222), (1226), (1230) 및 (1234)와 클럭 신호(1103)에 따라 이들 리시버로부터의 출력 신호와 각각 동기하는 3단 동기화 장치(1203), (1207), (1211), (1215), (1219), (1223), (1227), (1231) 및 (12356)로 구성되어 있다.(상기 입력 신호의 기능에 대해서는 상술한 SCSI 프로토콜 설명을 참조하기 바란다.) 3단 동기화 장치(1203)~(1235)는 각각 내부 신호 BSY(1204), SEL(1208), REQ(1212), ACK(1216), I/O(1220), C/D(1224), MSG(1228), ATN(1232) 및 RST(1236)를 출력한다.
제8도에 도시한 바와 같이, 제2의 실시예의 리시버(814)는 슬립 제어 회로(826)로부터 슬립 신호(827)를 수신한다. 슬립 신호(827)를 어드레스하기 위해, 리시버(814)는 신호 REQ/(1209), ACK/(1213), I/O/(1217), C/D/(1221), MSG/(1225), ATN/(1229) 및 RST/(1233)을 입력하는 제10도의 리시버 회로 구성을 갖는다. 제10도는 신호 MSG/(1225)에 대응하는 리시버 회로 부분만을 도시했지만, 동일한 구성이 다른 신호 REQ/(1209), ACK/(1213), I/O/(1217), C/D(1221), MSG/(1225), ATN/(1229) 및 RST/(1233)에도 적용되는 것은 물론이다.
상술한 바와 같이, 슬립 신호(827)은 기능 블럭(843) 및 (842)를 슬립 모드로 놓는 신호이다. 슬립 신호(827)이 활성화될 때, 제10도의 회로는 신호 REQ/(1209), ACK/(1213), I/O/(1217), C/D/(1221), MSG/(1225), ATN/(1229) 및 RST/(1233)의 값에 상관없이 불활성화된 내부 신호 REQ(1212)~RST(1236)을 유지한다. 이하, 제10도의 인버터 회로(1001), 2입력 NOR 회로 (1003)의 동작을 설명한다.
신호 BSY/(1201) 및 SEL/(1205)에 대응하는 리시버 회로 부분은 제12도에 도시한 바와 같이 그들의 구성을 완전히 유지한다. 그 이유는 이들 신호가 SCSI 프로토콜의 ID 인식에 필요하여 모든 시간에서 기능을 가져야 하기 때문이다. SCSI 프로토콜의 ID 인식에 다른 신호가 불필요하므로, 이들 신호에 대응하는 부분은 제10도에 도시한 바와 같이 구성되고, 즉 슬립 신호(927)에 의해 제어된다.
제9도에 따라, 제8도의 ID 인식부(825)가 어떻게 구성되는가를 설명한다. ID 인식부(825)는 리시버(814)로부터 내부 신호 BSY(1204) 및 SEL(1208) 및 리시버(812)로부터 SDB0~SDB7((1105)~(1133))을 수신한다. 슬립 해제신호(833)은 ID 인식부(825)에 의해 출력된다. 제9도에서, (901)은 제2의 실시예인 SCSI 시스템의 ID를 유지하는 자체 ID 레지스터, (902)는 인버터, (903)~(912)는 2입력 AND 회로, (913)은 8입력 OR 회로이다. 이하, ID 인식부(825)가 어떻게 동작하는가를 상세히 설명한다.
제8도의 슬립 제어 회로(826)의 대표적인 구성을 제13도에 따라 설명한다. 제8도에 도시한 바와 같이, 슬립 제어 회로(826)은 ID 인식부(825)로부터 슬립 해제신호(833)을 시퀀스(823)으로부터 슬립 세트 신호(803)을 수신한다. 슬립 제어 회로(826)은 2개의 출력, 즉 SCSI 버스 제어 회로(701)의 기능 블럭(843)을 슬립 모드로 놓는 슬립 제어 신호(828) 및 기능 블럭(842)을 슬립 모드로 놓는 슬립 제어 신호(829)를 출력한다.
제13도에서, (1301)은 슬립 해제선택 레지스터, (1302) 및 (1303)은 2입력 AND 게이트, (1304) 및 (1305)는 슬립 제어 신호(828) 및 (829)를 각각 유지하는 세트/리세트 래치 회로(1306)은 2입력 OR 게이트이다.
제2의 실시예의 동작 설명을 제8도에 따라 계속한다. 본 실시예의 주요 부분이 어떻게 작동하는가를 설명하기 전에, 대표적인 SCSI 시퀀스를 제17a, b 및 c도에 따라 설명한다. SCSI 시스템은 명령을 송출하는 타겟 주변 장비인 이니쉐이터(initiator)로 구성되어 있다. 이니쉐이터는 제3도에 도시한 바와 같은 메인 CPU(14)등의 호스트 컴퓨터라도 좋고, 타겟 주변 장비는 제3도에 도시한 화일 컨트롤러(17)이라도 좋다.
제17a도에 도시한 바와 같이, SCSI 시스템은 이니쉐이터에 의해 리세트된 후에 버스 프리(bus free) 단계로 들어간다. 버스 프리 단계는 SCSI 버스가 형성된 SCSI 시스템중의 어느것에 의해서도 사용되지 않는 상태이다. 제17b도에 도시한 바와 같이, 버스 프리 단계의 SCSI 시스템은 신호 BSY/(1201), SEL/(1205), SDB0~SDB7((1101)~(1130)) 및 SDBP/(1134)를 니게이트, 즉, 고 레벨로 이들 신호를 유지한다. 그후, 이니쉐이터는 버스를 사용할 권리를 획득하기 위해 아비트레이션(arbitration) 단계를 시작한다. 즉, 이니쉐이터는 신호 BSY/(1201)를 어서트하여 그 자신의 ID(즉, 이니쉐이터 장치번호)를 SDB0/~SDB7/((1101)~(1130)) 및 SDBP(1134)에 출력한다. 아비트레이션 단계에서 SCSI 버스상의 ID를 검사할 때, 그 자신의 ID가 버스상에서 가장 우선도 높은 ID로 판명되면, 아니쉐이터는 버스를 사용할 권리를 획득한다. 획득된 버스 권리에 의해, 이니쉐이터는 신호 SEL/(1205)을 어서트한다.
그후, 이니쉐이터는 명령이 송출될 타겟 장비를 선택하기 위해 선택 단계를 시작한다. 즉, 이니쉐이터는 신호 BSY/(1201)를 니게이트하고, 자신의 ID에 덧붙여서 파트너 ID(즉, 타겟 장비의 번호)를 SDB0/~SDB7/((1101)~(1130)) 및 SDBP/(1134)에 출력한다. 신호 BSY/(1201)이 니게이트되고 신호 SEL/(1205)가 어서트된 것을 타겟 장비가 발견할 때, 타겟 장비는 SCSI 버스상의 ID와 타겟 자신의 ID를 비교한다.
SCSI 버스상의 ID가 타겟 장비 자신의 ID와 일치하면, 타겟 장비는 신호 BSY/(1201)를 어서트하여 이니쉐이터에 응답한다. 신호 BSY/(1201)가 어서트된 것이 입증된 후에, 이니쉐이터는 신호 SEL/(1205)를 니게이트하고, 선택 단계를 종료한다. 선택 단계를 종료하는 것에 의해, SCSI 시스템은 정보 전송 단계로 들어간다. 정보 전송 단계에서, 타겟 장비에 접속된 이니쉐이터는 명령, 데이타, 메시지 및 스테이터스를 그들 사이에서 교환한다.
모든 명령, 데이타, 메시지 및 스테이터스가 교환되었을 때, 타겟 장비는 신호 BSY/(1201)를 니게이트하고 버스 프리 단계로 들어간다. 모든 명령, 데이타, 메시지 및 스테이터스의 교환이 완료되지 않더라도, 타겟 장비는 신호 BSY/(1201)를 니게이트하고 제한된 얼마의 시간이 경과한 후에 버스 프리 단계로 들어간다. 이 경우에, 내부 처리 종료에 의해, 타겟 장비가 아비트레이션 단계를 시작하고 재선택 단계에서 이니쉐이터를 선택하여 명령, 데이타, 메시지 및 스테이터스의 인터럽트된 교환을 재개해도 좋다. 이니쉐이터가 타겟 장비에 전송될 명령 각각에 큐 태그 메시지를 부가하는 점에서, 타겟 장치가 여러개의 이니쉐이터로부터 동시에 명령을 받아도 좋다.
종래의 구성에서, 액세스 대기 상태의 NCR's SCSI Control LSI 53C90A 또는 53C90B는 SCSI 버스상의 모든 신호가 리시버에 의해 모니터되고 시퀀스에 의해 검사되게 한다. 이 구성은 신호 BSY/가 니게이트되고 SEL/가 어서트되는가를 제어 회로가 검사하도록 하여, 시퀀스게 의한 자신의 ID와의 비교를 위해 SCSI 버스상의 ID가 FIFO로 옮겨진다. 이것은 상술한 선택 단계의 동작을 구성한다. 따라서 이니쉐이터로 부터의 명령을 기다리는 상태에서도, 시퀀스 및 다른 내부 회로를 포함하는 전체 SCSI 버스 제어 회로는 활성화 상태이다. 이것은 필연적으로 전력 손실을 증가시킨다.
제2의 실시예의 동작 설명을 계속한다. 제7도의 CPU(1806)가 SCSI 버스(601)에 의해 주어진 모든 명령을 실행하였을 때, SCSI 프로토콜에 의해 지정된 명령 큐가 다 쓰여지면, CPU는 슬립 신호(837)를 전원 제어 회로(835)에 출력한다. 계속해서, 전원 제어 회로(835)가 전원 Vcc1을 불활성화하고 슬립 모드로 들어가는 것에 의해, SCSI 버스 제어 회로(701)의 기능 블럭(841)내의 회로가 아닌 그의 기능 블럭(842) 및 (843)으로의 전력 공급을 차단하고, 블럭(841)은 ID 인식부(825), 슬립 제어 회로(826), 리시버(812) 및 (814)와 2개의 2입력 AND 회로를 포함한다.
제10도 및 제12도에 도시한 바와 같이, 제2의 실시예의 리시버(814)는 BSY/(1201) 및 SEL/(1205) 입력 회로를 제외한 모든 그의 입력 회로가 슬립 신호(827)을 수신하게 한다. 슬립 신호(827)가 슬립 모드에서 고 레벨일 때, 2입력 NOR 회로(1002)(제10도)의 출력은 저 레벨로 고정된다. 2입력 NOR 회로(1003)의 출력은 고 레벨을 유지한다. 따라서, 내부 신호(1228)는 신호 MSG/(1225)가 SCSI 버스상에서 변화될 때에도 변하지 않는다.(즉, 저 레벨로 고정된다). 일반적으로, 이들 회로는 CMOS로 이루어지는데 이것은 그들 사이에 관련된 신호가 변하지 않으면 전류를 손실하지 않는다는 것을 의미한다. 따라서, 슬립 모드에서 리시버(814)는 그의 BSY/(1201) 및 SEL/(1205) 입력 회로를 제외하고는 전류를 손실하지 않는다.
SCSI 버스가 아비트레이션 단계 및 선택 단계로 들어갈 때, 신호 BSY/(1201)는 하이로 되고, SEL/(1205)는 로우로 된다. ID 인식부(825)가 제9도에 도시한 바와 같이 구성되므로, 인버터(902)의 출력 및 2입력 AND 게이트(903)의 출력은 각각 하이로 된다. 자체 ID 레지스터(901)에 유지된 ID가 SDB0/~SDB7/((1105)~(1133))의 값과 일치할 때, 슬립 해제신호(833)는 하이로 된다.
자신의 ID가 "3"으로 세트되고 신호 SDB3/(1114)가 저 레벨이면, 내부 신호 SDBS3(1117)은 하이로 되고 2입력 AND 회로(907)의 출력은 하이로 된다. 이어서, 8입력 OR 회로(913)의 출력은 하이로 된다. 따라서, 2입력 AND 회로(912)의 출력은 하이로 되고, 이것은 액세스 개시 신호로써 기능하는 슬립 해제신호가 하이로 되게 한다. 그 결과, 전원 제어 회로(835)는 기능 블럭(843) 및 (842)에 전력이 공급되도록 전원 Vcc1을 활성화한다.
한편, 제13도와 같이 구성된 슬립 제어 회로(826)는 슬립 해제신호(833)이 하이로 될 때, 슬립 해제선택 레지스터(1301)내의 값에 의하여 슬립 모드 래치(1304) 및 (1305)를 리세트한다. 이것은 슬립 제어 신호(828) 및 (829)가 니게이트되게 한다. 슬립 제어 신호(828)은 시퀀스(823), 패리티 발생기 및 검사기(821)와 FIFO(819)만을 슬립 모드로 놓는다. 슬립 제어 신호(829)는 슬립 제어 신호(828)에 의해 제어되는 것을 제외한 SCSI 버스 제어 회로(701)내의 회로를 슬립 모드로 놓는다. 예를 들면, 값 IO을 포함하는 슬립 해제선택 레지스터(1301)에 의해, 슬립 해제신호(833)이 하이로 될 때, 2입력 AND 회로(1302)의 출력은 하이로 되고 2입력 AND 회로(1303)의 출력은 로우로 된다.
이 방법에서, 슬립 모드 래치(1304)는 리세트되고, 슬립 모드 래치(1305)는 세트된 상태이다. 이어서, 슬립 제어 신호(828)는 로우로 되고 슬립 제어 신호(829)는 하이로 된다. 따라서, 시퀀스(823), 패리티 발생기 및 검출기(821) 및 FIFO(829)의 슬립 모드만이 해제된다. 시퀀스(823)은 패리티 발생기 및 검사기(821)를 갖고 패리티 에러가 발생되지 않는가를 알기 위해 검사한다. ID 에러가 검출되지 않으면, 시퀀스(823)는 다른 회로의 슬립 모드를 해제한다. 패리티 에러 또는 ID 에러가 발견되는 경우에, 시퀀스(823), 패리티 발생기 및 검사기(821) 및 FIFO(819)는 슬립 모드로 복귀한다. 그것은 제2의 실시예의 기능 블럭(842) 및 (843)이 별개의 제어 신호(829) 및 (828)에 의해 제어되기 때문이다.
CPU(1806)은 소정의 시간동안 SCSI 버스 제어 회로(701)로부터의 인터럽트 신호를 기다린다. 그 기간 내에 인터럽트 신호가 도착하지 않으면, CPU(1806)가 전원 제어 회로(835)에 슬립 신호(837)를 다시 출력하여, 기능 블럭(841)을 제외한 SCSI 버스 제어 회로(701)의 모든 회로로의 전원이 차단된다.
상술한 바와 같이, 본 발명의 제1 및 제2의 실시예는 주변 장비 제어 장치 또는 제어 회로가 LSI가 명령 대기 상태에서 그의 응답 특성을 손상하지 않고 그의 전류 손실을 최소로 하게 한다.
이하, 본 발명의 제3의 실시예를 제14도~제16도에 따라 설명한다. 일반적으로, SCSI 버스는 48mA 싱크 오픈 컬렉터 구성 또는 오픈 드레인 드라이버 구성을 사용한다. 이것은 제14도에 도시한 바와 같이, 그의 범위가 수반된 반사 효과를 사실상 무시하게 하는 시스템에서도 220Ω 및 330Ω의 종단을 갖는 SCSI 버스 각각의 신호 라인을 필요하게 한다. 종단은 항상 164mA(=5V/550Ω×18)의 전류를 운반한다.
제15도에 도시한 바와 같이, 제3의 실시예는 SCSI 버스 제어 회로(1500), SCSI 버스(601), 18개의 220Ω저항(1502), 18개의 330Ω저항(1503), 18개의 440Ω저항(1504), 18개의 660Ω저항(1506) 및 (1501) 및 (1505)를 포함한다.
제3의 실시예의 SCSI 버스 제어 회로 (1500)는 제16도에 도시한 바와 같이 구성된다. 제16도에서, 외부 CPU 데이타 버스(801)는 CPU(1806)(제7도)이 SCSI 버스 제어 회로(1500)을 액세스하게 하는 데이타 버스이다. 제16도의 구성부품중, 제8도의 상응하는 것과 동일한 기능을 갖는 것은 동일 참조 부호로 나타내고, 그의 상세한 설명은 생략한다. (1601)은 SCSI 버스 제어 회로(1500)를 제어하는 시퀀스, (1602) 및 (1603)은 셀렉터, (1604) 및 (1606)은 상술한 드라이버(813) 및 (824)에 대응하는 SCSI 데이타 버스 싱글 엔디드 48mA 싱크 드라이버, (1605) 및 (1607)은 SCSI 데이타 버스 싱글엔디드 24mA 싱크 드라이버이다. 셀렉터(1602) 및 (1603)은 다음에 기술하는 바와 같이, 한쪽 끝에서는 48mA 싱크 드라이버(1604) 및 (1606)과 다른쪽 끝에서는 24mA 싱크 드라이버(1605) 및 (1607) 사이에서 스위치된다. 셀렉터 전환 레지스터(1608)는 CPU(1806)에 의해 그곳에 라이트된 셀렉터 전환 정보를 유지한다. 제16도에 도시하지 않은 제7도의 하드 디스크 드라이버와 관련하여, 제3의 실시예는 전원 제어 회로(703)를 가질 필요가 없고, 대신 본 실시예는 CPU(1806)에 셀렉터 전환 정보를 공급하는 수단으로써 비트 스위치를 기능적으로 구비한다.
이하, 제3의 실시예가 어떻게 동작하는가를 설명한다. 사용자에 대한 비트 스위치 조작은 CPU(1806)이 SCSI 버스 제어 회로(1500)에 제어 신호를 전달하게 한다. 제어 신호를 수신하자마자, SCSI 버스 제어 회로(1500)는 셀렉터(1602) 및 (1603)을 사용하여 48mA 싱크 드라이버 또는 24mA 싱크 드라이버를 선택한다. 특히, CPU(1806)는 비트 스위치 값을 수신하고, 내부 CPU 데이타 버스(801)를 사용하여 그 값을 셀렉터 전환 레지스터(1608)는 라이트한다. 그 값에 따라서, 셀렉터 전환 레지스터(1608)는 셀렉터(1602) 및 (1603)에 셀렉터 전환 신호(1609)를 전달한다.
예를 들면, 그들 중 하나가 제16도에 도시한 구성을 갖는 8개의 SCSI 시스템으로 구성된 비교적 큰 시스템을 가정하자. 이 시스템에 의해서, 외부 CPU(1806)는 사용자에 의해 전환된 비트 스위치의 값은 48mA 싱크 드라이버를 거쳐서 셀렉터 전환 레지스터(1608)에 라이트한다. 그 값에 따라서, 셀렉터 전환 레지스터(1608)은 제어 신호(1690)를 제어하여, 셀렉터 (1602) 및 (1603)이 48mA 싱크 드라이버 (1604) 및 (1606)을 선택한다.
제15도에 따르면, 사용자는 스위치(1501)를 접속하고, 스위치(1505)를 전달한다. 이것은 SCSI 프로토콜을 따르는 SCSI 버스 드라이버 구성을 마련하여, 최대 버스 길이가 6미터를 넘는 SCSI 시스템이 8개까지 수납된다. 그러나, 모든 터미날이 어서트될 때, 864mA(=48mA×18)의 전류가 손실되고, 모든 단자가 니게이트될 때, 전류 손실은 164mA이다.
다음에, 수반된 반사 효과를 무시할 수 있는 A4 크기의 랩톱 컴퓨터 등의 비교적 작은 시스템을 가정한다. 이 경우에, 48mA 싱크 드라이버는 불필요하다. 따라서, 외부 CPU(1806)는 이들 드라이버로 전환된 비트 스위치에 따라 셀렉터(1602) 및 (1603)이 24mA 싱크 드라이버를 선택하게 한다. 사용자는 제15도의 스위치(1505)를 접속하고 스위치(1501)는 접속하지 않는다. 이렇게 설정하는 것에 의해, 24mA 싱크 드라이버를 사용하여 SCSI 버스 드라이버 배열을 구성할 수있다. 모든 단자가 어서트될 때의 전류 손실은 432mA(=24mA×18)이고, 모든 단자가 니게이트될 때의 전류 손실은 82mA이다. 이것은 48mA 싱크 드라이버를 사용할 때의 전류 손실보다 전류 손실이 약 반으로 된 것을 의미한다.
제3의 실시예로써의 SCSI 제어 LSI는 인입 전류가 적은 SCSI 버스 드라이버 및 48mA 싱크 SCSI 버스 드라이버를 모두 포함하고, 이들 2종류의 드라이버 각각을 적당한 목적에 사용해도 좋다. 즉, 48mA 싱크 SCSI 버스 드라이버는 통상의 SCSI 시스템에 사용하고, 인입 전류가 적은 SCSI 버스 드라이버는 반사 효과를 무시할 수 있는 소규모 SCSI 시스템에 사용해도 좋다. 이 설계는 각각의 단자가 어서트될 때에 전류 손실을 저감한다. 인입 전류가 적은 SCSI 버스 드라이버가 사용되는 곳에 인입 전류를 어드레스하기 위해 종단을 적당히 선택해도 좋다. 이것은 220Ω및 330Ω종단과 관련하여 48mA 싱크 SCSI 버스 드라이버가 사용될 때보다 효과적으로 종단의 저항값이 증가된 것을 의미한다. 그 결과, 니게이트된 각각의 단자에 의한 전류 손실이 반사 효과를 무시할 수 있는 소규모 SCSI 시스템에 대해 저감된다.
상술한 바와 같이, 제3의 실시예의 SCSI 시스템은 인입 전류가 적은 SCSI 버스 드라이버와 48mA 싱크 SCSI 버스 드라이버 사이를 최적으로 스위치할 수 있다. 인입 전류가 적은 SCSI 버스 드라이버가 사용될 때, 인입 전류를 어드레스하는 적당한 종단이 좁속되고 48mA 싱크 SCSI 버스 드라이버를 사용할 때, 220Ω 및 330Ω의 종단이 접속된다. 이것에 의해, 적용에 따라 최적의 SCSI 버스 드라이버를 선택할 수 있으므로, 수반되는 전류 손실이 최소화된다.
이상 본 발명자의 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명했지만 본 발명은 상기 실시예에 한정되는 것은 아니고, 그 요지를 이탈하지 않는 범위에서 여러가지로 변경가능한 것은 물론이다.

Claims (9)

  1. 여러개의 다른 주변 장비 LSI 장치와 여러개의 프로세서를 구비한 여러개의 처리수단에 접속된 인터페이스 버스에 접속되는 주변 장비 제어 LSI 장치로서, 상기 주변 장비 제어 LSI 장치는 상기 프로세서와 독립적으로 상기 여러개의 다른 주변 장비 제어 LSI 장치로 부터 임의의 액세스 동작의 개시를 검출하는 액세스 개시 검출 수단, 상기 액세스 동작의 종료를 검출하는 액세스 종료 검출 수단, 상기 액세스 개시 검출 수단과 상기 액세스 종료 검출 수단과의 정보통신에 있어서 상기 액세스 개시 검출 수단과 상기 액세스 종료 검출 수단 중의 적어도 하나의 출력에 따라서 상기 주변 장비 제어 LSI 장치의 전력 손실을 제어하는 전력 손실 제어수단 및 상기 전력 손실 제어수단에서 전력을 공급받아 관련 주변 LSI 장치를 제어하는 수단을 포함하는 주변 장비 제어 LSI 장치.
  2. 제1항에 있어서, 상기 전력 손실 제어수단은 상기 액세스 개시 검출 수단의 출력에 따라서 상기 주변 장비 제어 LSI 장치가 저전력 손실 모드에서 해제되도록 하는 주변 장비 제어 LSI 장치.
  3. 제1항에 있어서, 상기 전력 손실 제어수단은 상기 액세스 종료 검출 수단의 출력에 따라서 상기 주변 장비 제어 LSI 장치가 저전력 손실 모드로 들어가게 하는 주변 장비 제어 LSI 장치.
  4. 제2항에 있어서, 상기 액세스 개시 검출 수단에는 상기 저전력 손실 모드시에만 전력이 공급되고, 상기 주변 장비 제어 LSI 장치에는 상기 저전력 손실 모드가 해제될 때에 전원이 공급되는 주변 장비 제어 LSI 장치.
  5. 제4항에 있어서, 상기 버스는 통상 SCSI 버스로 알려진 스몰 컴퓨터 시스템 인터페이스 버스이고, 상기 액세스 개시 검출 수단은 상기 SCSI 버스를 거쳐서 전송된 ID 신호를 인식하는 ID 인식부를 포함하는 주변 장비 제어 LSI 장치.
  6. 제3항에 있어서, 상기 주변 장비 제어 LSI 장치는 싱글 반도체 집적 회로로서 형성되고, 상기 전력 손실 제어수단은 상기 저전력 손실 모드일 때 상기 반도체 집적 회로 내의 구동 클럭원으로의 전력공급을 차단하는 주변 장비 제어 LSI 장치.
  7. 제3항에 있어서, 상기 주변 장비 제어 LSI 장치는 싱글 반도체 집적 회로로서 형성되고, 상기 전력 손실 제어수단은 상기 저전력 손실 모드에서 상기 반도체 집적 회로로의 전력공급을 차단하는 주변 장비 제어 LSI 장치.
  8. 제1항에 있어서, 상기 액세스 개시 검출 수단은 상기 처리수단에 의해 상기 주변 장비 제어 LSI 장치에 명령이 설정되는 것을 상기 액세스 동작의 개시로서 간주하고, 상기 액세스 종료 검출 수단은 상기 명령의 처리의 종료를 상기 액세스 동작의 종료로서 간주하는 주변 장비 제어 LSI 장치.
  9. 제1항에 있어서, 상기 액세스 개시 검출 수단, 액세스 종료 검출 수단, 전력 손실 제어수단 및 관련 주변 LSI 장치를 제어하는 수단은 관련 주변 LSI 장치의 일부로서 구성되는 주변 장비 제어 LSI 장치.
KR1019910020775A 1990-11-22 1991-11-21 주변 장비 제어 장치 KR960002543B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP31845090 1990-11-22
JP90-318450 1990-11-22
JP32890390 1990-11-30
JP90-328903 1990-11-30

Publications (2)

Publication Number Publication Date
KR920010458A KR920010458A (ko) 1992-06-26
KR960002543B1 true KR960002543B1 (ko) 1996-02-22

Family

ID=26569369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910020775A KR960002543B1 (ko) 1990-11-22 1991-11-21 주변 장비 제어 장치

Country Status (3)

Country Link
US (4) US5361364A (ko)
JP (2) JP3034362B2 (ko)
KR (1) KR960002543B1 (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3034362B2 (ja) * 1990-11-22 2000-04-17 株式会社日立製作所 周辺制御装置およびｓｃｓｉバス制御装置
JPH05324139A (ja) * 1992-01-16 1993-12-07 Intel Corp Ｍｃｕのパワーダウン制御方式
US6343363B1 (en) 1994-09-22 2002-01-29 National Semiconductor Corporation Method of invoking a low power mode in a computer system using a halt instruction
US5978877A (en) * 1993-03-31 1999-11-02 Fujitsu Limited Translating SCSI bus control and/or data signals between differential and single-ended formats
US5918061A (en) * 1993-12-29 1999-06-29 Intel Corporation Enhanced power managing unit (PMU) in a multiprocessor chip
JPH0850523A (ja) * 1994-01-10 1996-02-20 Sun Microsyst Inc コンピュータシステムにおける消費電力管理方法及び装置
US5535400A (en) * 1994-01-28 1996-07-09 Compaq Computer Corporation SCSI disk drive power down apparatus
EP0727728A1 (en) * 1995-02-15 1996-08-21 International Business Machines Corporation Computer system power management
US5845139A (en) * 1995-06-07 1998-12-01 Advanced Micro Devices, Inc. System for providing a host computer with access to a memory on a PCMCIA card in a power down mode
US5794055A (en) * 1995-07-31 1998-08-11 Ford Motor Company Automotive electrical system and method for coupling power to such systems
US5621250A (en) * 1995-07-31 1997-04-15 Ford Motor Company Wake-up interface and method for awakening an automotive electronics module
US5828857A (en) * 1996-01-05 1998-10-27 Apple Computer, Inc. ASIC cell implementation of a bus controller with programmable timing value registers for the apple desktop bus
US5740087A (en) * 1996-05-31 1998-04-14 Hewlett-Packard Company Apparatus and method for regulating power consumption in a digital system
US5799196A (en) * 1996-07-02 1998-08-25 Gateway 2000, Inc. Method and apparatus of providing power management using a self-powered universal serial bus (USB) device
JP3383170B2 (ja) 1996-10-29 2003-03-04 株式会社東芝 消費電力制限機能つきプロセッサ
KR100211801B1 (ko) * 1997-03-12 1999-08-02 윤종용 Usb장치의 전원제어장치 및 제어방법
US6151681A (en) * 1997-06-25 2000-11-21 Texas Instruments Incorporated Dynamic device power management
JPH11212687A (ja) * 1998-01-26 1999-08-06 Fujitsu Ltd バス制御装置
JPH11212895A (ja) 1998-01-30 1999-08-06 Nec Corp 消費電流制御方法及び装置
US6505276B1 (en) * 1998-06-26 2003-01-07 Nec Corporation Processing-function-provided packet-type memory system and method for controlling the same
US6360328B1 (en) * 1998-07-02 2002-03-19 Yamaha Corporation Plural sampling frequency signal processing by performing designated routines during sub-multiple time slots of each period
EP0982665A3 (en) 1998-08-21 2004-02-04 Matsushita Electronics Corporation A bus system and a master device that stabilizes bus electric potential during non-access periods
US6088806A (en) * 1998-10-20 2000-07-11 Seiko Epson Corporation Apparatus and method with improved power-down mode
JP3537680B2 (ja) 1998-10-22 2004-06-14 富士通株式会社 プロトコル制御用集積回路
JP4325817B2 (ja) 1999-04-05 2009-09-02 株式会社日立製作所 ディスクアレイ装置
TW457475B (en) * 1999-12-08 2001-10-01 Inventec Corp Status detecting method for hard disk drivers
JP2001338489A (ja) * 2000-05-24 2001-12-07 Mitsubishi Electric Corp 半導体装置
US6725385B1 (en) * 2000-09-11 2004-04-20 International Business Machines Corporation Intelligent electronic power controller
US6728815B1 (en) 2000-12-20 2004-04-27 Adaptec, Inc. Method and structure for supporting data streaming by a SCSI target during the data in phase of the packetized SCSI protocol
US7047327B1 (en) 2000-12-20 2006-05-16 Adaptec, Inc. Method and structure for supporting flow control by a SCSI initiator during the data out phase of the packetized SCSI protocol
US6745260B1 (en) * 2000-12-20 2004-06-01 Adaptec, Inc. Method and system for data streaming during the data in phase of the packetized SCSI protocol
US6842798B1 (en) 2000-12-20 2005-01-11 Adaptec, Inc. Method and structure for supporting flow control by a SCSI target during the data out phase of the packetized SCSI protocol
US6826646B1 (en) 2000-12-20 2004-11-30 Adaptec, Inc. Method and structure for supporting data streaming by a SCSI initiator during the data in phase of the packetized SCSI protocol
US6769037B1 (en) 2000-12-20 2004-07-27 Adaptec, Inc. Method and system for flow control during the data out phase of the packetized SCSI protocol
JP2003280770A (ja) * 2002-03-20 2003-10-02 Toshiba Corp 電源制御装置
US7032120B2 (en) * 2002-07-18 2006-04-18 Agere Systems Inc. Method and apparatus for minimizing power requirements in a computer peripheral device while in suspend state and returning to full operation state without loss of data
JP3724464B2 (ja) * 2002-08-19 2005-12-07 株式会社デンソー 半導体圧力センサ
US7054971B2 (en) * 2002-08-29 2006-05-30 Seiko Epson Corporation Interface between a host and a slave device having a latency greater than the latency of the host
US7376851B2 (en) * 2002-10-31 2008-05-20 Lg Electronics Inc. Apparatus and method for managing power in computer system
JP4061492B2 (ja) * 2003-02-10 2008-03-19 ソニー株式会社 情報処理装置および消費電力制御方法
JP4486348B2 (ja) * 2003-11-26 2010-06-23 株式会社日立製作所 ドライブの稼働時間を抑止するディスクアレイ
JP4521193B2 (ja) * 2004-01-09 2010-08-11 株式会社リコー 光ディスク装置の低消費電力制御
JP2005316855A (ja) * 2004-04-30 2005-11-10 Toshiba Corp 情報処理装置、その起動方法およびその起動プログラム
JP2005352694A (ja) * 2004-06-09 2005-12-22 Canon Inc 印刷装置およびその方法、並びに、情報処理装置およびその制御方法
TWI266176B (en) * 2004-08-26 2006-11-11 Via Tech Inc Power management state control method
US8745627B2 (en) * 2005-06-27 2014-06-03 Qualcomm Incorporated System and method of controlling power in a multi-threaded processor
JP4711410B2 (ja) * 2005-10-13 2011-06-29 ルネサスエレクトロニクス株式会社 半導体集積回路
JP4267006B2 (ja) * 2006-07-24 2009-05-27 エルピーダメモリ株式会社 半導体記憶装置
JP4685040B2 (ja) * 2007-01-24 2011-05-18 パナソニック株式会社 半導体集積回路及びその電源供給制御方法
JP5700900B2 (ja) * 2007-04-05 2015-04-15 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体集積回路
JP5102603B2 (ja) * 2007-12-21 2012-12-19 ルネサスエレクトロニクス株式会社 半導体集積回路
US9411391B2 (en) * 2014-02-07 2016-08-09 Apple Inc. Multistage low leakage address decoder using multiple power modes

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4365290A (en) * 1979-03-12 1982-12-21 Medtronic, Inc. Computer system with power control circuit
US4409665A (en) * 1979-12-26 1983-10-11 Texas Instruments Incorporated Turn-off-processor between keystrokes
US4317181A (en) * 1979-12-26 1982-02-23 Texas Instruments Incorporated Four mode microcomputer power save operation
JPS59231966A (ja) * 1983-06-14 1984-12-26 Tamura Electric Works Ltd 公衆電話機の処理制御方式
US4747041A (en) * 1983-06-27 1988-05-24 Unisys Corporation Automatic power control system which automatically activates and deactivates power to selected peripheral devices based upon system requirement
US4698748A (en) * 1983-10-07 1987-10-06 Essex Group, Inc. Power-conserving control system for turning-off the power and the clocking for data transactions upon certain system inactivity
JP2529835B2 (ja) * 1986-10-09 1996-09-04 山崎 勇 ボルト締付力の検出座
US5402200A (en) * 1988-02-04 1995-03-28 Conner Peripherals, Inc. Low-power hard disk drive system architecture
US4920339A (en) * 1989-01-06 1990-04-24 Western Digital Corp. Switchable bus termination and address selector
US5041964A (en) * 1989-06-12 1991-08-20 Grid Systems Corporation Low-power, standby mode computer
JPH0328911A (ja) * 1989-06-26 1991-02-07 Mitsubishi Electric Corp マイクロプロセッサ
JP2880737B2 (ja) * 1989-09-29 1999-04-12 株式会社東芝 平行バス終端装置
JPH04143819A (ja) * 1989-12-15 1992-05-18 Hitachi Ltd 消費電力制御方法、半導体集積回路装置およびマイクロプロセツサ
US5029284A (en) * 1990-04-30 1991-07-02 Motorola, Inc. Precision switchable bus terminator circuit
US5396635A (en) * 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
JP3034362B2 (ja) * 1990-11-22 2000-04-17 株式会社日立製作所 周辺制御装置およびｓｃｓｉバス制御装置
US5239559A (en) * 1991-11-08 1993-08-24 Methode Electronics, Inc. Terminator method and apparatus
US5309569A (en) * 1992-04-24 1994-05-03 Digital Equipment Corporation Self-configuring bus termination component
US5392437A (en) * 1992-11-06 1995-02-21 Intel Corporation Method and apparatus for independently stopping and restarting functional units
US5313595A (en) * 1992-12-10 1994-05-17 Digital Equipment Corporation Automatic signal termination system for a computer bus

Also Published As

Publication number Publication date
US5361364A (en) 1994-11-01
JP3034362B2 (ja) 2000-04-17
US5479619A (en) 1995-12-26
US5892958A (en) 1999-04-06
JP2000227892A (ja) 2000-08-15
US5675812A (en) 1997-10-07
KR920010458A (ko) 1992-06-26
JPH0511898A (ja) 1993-01-22

Similar Documents

Publication Publication Date Title
KR960002543B1 (ko) 주변 장비 제어 장치
US5619661A (en) Dynamic arbitration system and method
JP3327559B2 (ja) フィーチャ・カードのコンピュータへの非破壊的活状態挿入およびコンピュータからの非破壊的活状態取外しを可能にする方法およびシステム
US6742076B2 (en) USB host controller for systems employing batched data transfer
US5535341A (en) Apparatus and method for determining the status of data buffers in a bridge between two buses during a flush operation
KR100290729B1 (ko) 유에스비 등시 데이타를 전송 및 수신하는 장치 및 방법
US5802269A (en) Method and apparatus for power management of distributed direct memory access (DDMA) devices
US5673400A (en) Method and apparatus for identifying and controlling a target peripheral device in a multiple bus system
US5812875A (en) Apparatus using a state device and a latching circuit to generate an acknowledgement signal in close proximity to the request signal for enhancing input/output controller operations
US6094700A (en) Serial bus system for sending multiple frames of unique data
KR100269582B1 (ko) 직렬인터럽트 버스프로토콜
US5937200A (en) Using firmware to enhance the functionality of a controller
JPH04318654A (ja) マイクロプロセッサへの割り込みのリダイレクションシステム
KR100267130B1 (ko) Pci 버스 시스템
JPH07152450A (ja) コンピュータシステム、ならびに周辺バスクロック信号を制御するためのシステムおよび方法
US5974261A (en) Method and apparatus facilitating use of a hard disk drive in a computer system having suspend/resume capability
JPH0661075B2 (ja) コンピユータシステム内でデータ転送方法
JP2005209230A (ja) 記憶装置
JP3916650B2 (ja) 記憶装置
JP3892887B2 (ja) 記憶装置
JP3401221B2 (ja) 記憶装置
JPH07200432A (ja) データ通信方法及びシステム連結装置
JP3718192B2 (ja) 記憶装置
JPH0962621A (ja) コンピュータシステムおよびコマンドサイクル切換え方法
US5931930A (en) Processor that indicates system bus ownership in an upgradable multiprocessor computer system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110221

Year of fee payment: 16

EXPY Expiration of term