JPH05102458A - Ｍｏｓトランジスタ及びこれを用いた電荷検出装置 - Google Patents
Ｍｏｓトランジスタ及びこれを用いた電荷検出装置Info
- Publication number
- JPH05102458A JPH05102458A JP3290844A JP29084491A JPH05102458A JP H05102458 A JPH05102458 A JP H05102458A JP 3290844 A JP3290844 A JP 3290844A JP 29084491 A JP29084491 A JP 29084491A JP H05102458 A JPH05102458 A JP H05102458A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- channel
- source follower
- drive
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 229920005591 polysilicon Polymers 0.000 claims abstract description 16
- 238000001514 detection method Methods 0.000 claims description 16
- 238000006243 chemical reaction Methods 0.000 abstract description 12
- 230000009467 reduction Effects 0.000 abstract description 4
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 ゲート面積を小さくしたときの出来上がり精
度を高めることにより、ソースフォロワ段の出力電圧の
ＤＣバイアス変動と変換効率のバラツキ低減に寄与し得
るＭＯＳトランジスタを提供する。 【構成】 １層目のポリシリコン(1st poly)によってチ
ャネル幅を決定するチャネルストッパ１３ａ，１３ｂを
形成するとともに、２層目のポリシリコン(2nd poly)に
よってゲート電極１４を形成し、チャネルストッパ１３
ａ，１３ｂにバイアス電圧を印加する。
度を高めることにより、ソースフォロワ段の出力電圧の
ＤＣバイアス変動と変換効率のバラツキ低減に寄与し得
るＭＯＳトランジスタを提供する。 【構成】 １層目のポリシリコン(1st poly)によってチ
ャネル幅を決定するチャネルストッパ１３ａ，１３ｂを
形成するとともに、２層目のポリシリコン(2nd poly)に
よってゲート電極１４を形成し、チャネルストッパ１３
ａ，１３ｂにバイアス電圧を印加する。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＯＳトランジスタに
関し、特に電荷転送装置の出力部として用いられる電荷
検出装置を構成するソースフォロワ回路のドライブＭＯ
Ｓトランジスタとして用いて好適なＭＯＳトランジスタ
に関する。
関し、特に電荷転送装置の出力部として用いられる電荷
検出装置を構成するソースフォロワ回路のドライブＭＯ
Ｓトランジスタとして用いて好適なＭＯＳトランジスタ
に関する。
【０００２】
【従来の技術】電荷転送装置を用いる例えばＣＣＤ固体
撮像装置には、その出力部としてフローティング・ディ
フュージョン型電荷検出部を用いたものがある。このフ
ローティング・ディフュージョン型電荷検出部には、図
５に示すように、例えばＣＣＤ固体撮像装置の水平シフ
トレジスタ（電荷転送部）４からフローティング・ディ
フュージョンＦＤに供給された信号電荷を信号電圧に変
換するソースフォロワ段５１が設けられている。
撮像装置には、その出力部としてフローティング・ディ
フュージョン型電荷検出部を用いたものがある。このフ
ローティング・ディフュージョン型電荷検出部には、図
５に示すように、例えばＣＣＤ固体撮像装置の水平シフ
トレジスタ（電荷転送部）４からフローティング・ディ
フュージョンＦＤに供給された信号電荷を信号電圧に変
換するソースフォロワ段５１が設けられている。
【０００３】ところで、年々、ＣＣＤ固体撮像装置の高
感度化の要求が強くなっており、高感度化を実現するに
は、電荷検出部での変換効率を向上することが重要であ
る。電荷検出部の変換効率を向上するには、ソースフォ
ロワ段５１のドライブＭＯＳトランジスタＱ1 のゲート
面積を小さくすること、すなわちドライブＭＯＳトラン
ジスタＱ1 の縮小化が重要になってくる。
感度化の要求が強くなっており、高感度化を実現するに
は、電荷検出部での変換効率を向上することが重要であ
る。電荷検出部の変換効率を向上するには、ソースフォ
ロワ段５１のドライブＭＯＳトランジスタＱ1 のゲート
面積を小さくすること、すなわちドライブＭＯＳトラン
ジスタＱ1 の縮小化が重要になってくる。
【０００４】一般に、ＭＯＳトランジスタは、図６に示
すように、シリコン基板１１上にフィールド酸化膜（Si
O2）１２を数１００ｎｍ成長させた後、ソース、ゲート
及びドレインの各部をエッチングしてから、ポリシリコ
ンによってゲート電極１４を形成し、ソース、ドレイン
用に高濃度の不純物イオンを注入することによって形成
されている。
すように、シリコン基板１１上にフィールド酸化膜（Si
O2）１２を数１００ｎｍ成長させた後、ソース、ゲート
及びドレインの各部をエッチングしてから、ポリシリコ
ンによってゲート電極１４を形成し、ソース、ドレイン
用に高濃度の不純物イオンを注入することによって形成
されている。
【０００５】
【発明が解決しようとする課題】このＭＯＳトランジス
タでは、そのチャネル長Ｌはポリシリコンからなるゲー
ト電極１４の幅で決定されるが、チャネル幅Ｗはフィー
ルド酸化膜１２の底部の幅で決定されるため、出来上が
り値のバラツキがチャネル幅Ｗの方が大きくなってしま
う。したがって、電荷検出部の変換効率の向上を目的と
してソースフォロワ段５１のドライブＭＯＳトランジス
タＱ1のゲート面積を小さくした場合、このバラツキ範
囲がＭＯＳトランジスタの動作（ＩD −ＶD カーブ）に
影響を与えることになるため、ソースフォロワ段５１の
出力電圧のＤＣバイアスが変動し、変換効率のバラツキ
も大きなものとなってしまう。
タでは、そのチャネル長Ｌはポリシリコンからなるゲー
ト電極１４の幅で決定されるが、チャネル幅Ｗはフィー
ルド酸化膜１２の底部の幅で決定されるため、出来上が
り値のバラツキがチャネル幅Ｗの方が大きくなってしま
う。したがって、電荷検出部の変換効率の向上を目的と
してソースフォロワ段５１のドライブＭＯＳトランジス
タＱ1のゲート面積を小さくした場合、このバラツキ範
囲がＭＯＳトランジスタの動作（ＩD −ＶD カーブ）に
影響を与えることになるため、ソースフォロワ段５１の
出力電圧のＤＣバイアスが変動し、変換効率のバラツキ
も大きなものとなってしまう。
【０００６】本発明は、上述した点に鑑みてなされたも
のであって、ゲート面積を小さくしたときの出来上がり
精度を高くすることにより、ソースフォロワ段の出力電
圧のＤＣバイアス変動と変換効率のバラツキ低減に寄与
し得るＭＯＳトランジスタを提供することを目的とす
る。
のであって、ゲート面積を小さくしたときの出来上がり
精度を高くすることにより、ソースフォロワ段の出力電
圧のＤＣバイアス変動と変換効率のバラツキ低減に寄与
し得るＭＯＳトランジスタを提供することを目的とす
る。
【０００７】
【課題を解決するための手段】本発明によるＭＯＳトラ
ンジスタは、１層目のポリシリコンによって形成されて
チャネル幅を決定するチャネルストッパと、２層目のポ
リシリコンによって形成されたゲート電極とを具備し、
チャネルストッパにバイアス電圧を印加した構成となっ
ている。さらに、電荷転送部から転送されてきた信号電
荷を信号電圧に変換する電荷検出装置において、上記構
成のＭＯＳトランジスタをソースフォロワ回路のドライ
ブＭＯＳトランジスタとして用い、このドライブＭＯＳ
トランジスタのソース出力電圧をチャネルストッパにバ
イアス電圧としてフィードバックした構成となってい
る。
ンジスタは、１層目のポリシリコンによって形成されて
チャネル幅を決定するチャネルストッパと、２層目のポ
リシリコンによって形成されたゲート電極とを具備し、
チャネルストッパにバイアス電圧を印加した構成となっ
ている。さらに、電荷転送部から転送されてきた信号電
荷を信号電圧に変換する電荷検出装置において、上記構
成のＭＯＳトランジスタをソースフォロワ回路のドライ
ブＭＯＳトランジスタとして用い、このドライブＭＯＳ
トランジスタのソース出力電圧をチャネルストッパにバ
イアス電圧としてフィードバックした構成となってい
る。
【０００８】
【作用】ＭＯＳトランジスタにおいて、チャネルストッ
パをポリシリコンによって形成したことで、チャネル幅
Ｗを加工精度の高いポリシリコンで決定できる。これに
より、ＭＯＳトランジスタのゲート面積を小さくした場
合、そのチャネル幅Ｗの値のバラツキを小さくできる。
また、フローティング・ディフュージョン型電荷検出部
において、かかるＭＯＳトランジスタをソースフォロワ
回路のドライブＭＯＳトランジスタとして用いることに
より、ゲート面積を小さくした場合のチャネル幅Ｗを精
度良く作成できるので、ソースフォロワ回路の出力電圧
のＤＣバイアス変動及び変換効率のバラツキを小さくで
きる。
パをポリシリコンによって形成したことで、チャネル幅
Ｗを加工精度の高いポリシリコンで決定できる。これに
より、ＭＯＳトランジスタのゲート面積を小さくした場
合、そのチャネル幅Ｗの値のバラツキを小さくできる。
また、フローティング・ディフュージョン型電荷検出部
において、かかるＭＯＳトランジスタをソースフォロワ
回路のドライブＭＯＳトランジスタとして用いることに
より、ゲート面積を小さくした場合のチャネル幅Ｗを精
度良く作成できるので、ソースフォロワ回路の出力電圧
のＤＣバイアス変動及び変換効率のバラツキを小さくで
きる。
【０００９】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明によるＭＯＳトランジスタ
の一実施例の構造図である。図において、シリコン基板
１１上には二酸化シリコン（SiO2）によってフィールド
酸化膜１２が形成されている。このフィールド酸化膜１
２の底部には、１層目のポリシリコン(1st poly)によっ
てチャネルストッパ１３ａ，１３ｂが形成され、このチ
ャネルストッパ１３ａ，１３ｂの内側エッジによってチ
ャネル幅Ｗが決定される。チャネルストッパ１３ａ，１
３ｂは、例えば接地レベルがバイアス電圧として印加さ
れることで、その機能を十全に果たす。
に説明する。図１は、本発明によるＭＯＳトランジスタ
の一実施例の構造図である。図において、シリコン基板
１１上には二酸化シリコン（SiO2）によってフィールド
酸化膜１２が形成されている。このフィールド酸化膜１
２の底部には、１層目のポリシリコン(1st poly)によっ
てチャネルストッパ１３ａ，１３ｂが形成され、このチ
ャネルストッパ１３ａ，１３ｂの内側エッジによってチ
ャネル幅Ｗが決定される。チャネルストッパ１３ａ，１
３ｂは、例えば接地レベルがバイアス電圧として印加さ
れることで、その機能を十全に果たす。
【００１０】また、チャネルストッパ１３ａ，１３ｂと
直交する方向には、２層目のポリシリコン(2nd poly)に
よってゲート電極１４が形成されている。このゲート電
極１４の幅によってチャネル長Ｌが決定される。なお、
フィールド酸化膜１２及びチャネルストッパ１３ａ，１
３ｂとゲート電極１４との間には層間絶縁膜１５が介在
している。図２は、かかる構成のＭＯＳトランジスタの
パターン図である。
直交する方向には、２層目のポリシリコン(2nd poly)に
よってゲート電極１４が形成されている。このゲート電
極１４の幅によってチャネル長Ｌが決定される。なお、
フィールド酸化膜１２及びチャネルストッパ１３ａ，１
３ｂとゲート電極１４との間には層間絶縁膜１５が介在
している。図２は、かかる構成のＭＯＳトランジスタの
パターン図である。
【００１１】このように、ＭＯＳトランジスタのチャネ
ルストッパ１３ａ，１３ｂをポリシリコン(1st poly)に
よって形成したことにより、チャネル幅Ｗを加工精度の
高いポリシリコンで決定できるため、ゲート面積を小さ
くした場合のチャネル幅Ｗの値のバラツキを小さくでき
ることになる。すなわち、ゲート面積を小さくしたとき
に心配されるチャネル幅Ｗを精度良く作成することが可
能となる。
ルストッパ１３ａ，１３ｂをポリシリコン(1st poly)に
よって形成したことにより、チャネル幅Ｗを加工精度の
高いポリシリコンで決定できるため、ゲート面積を小さ
くした場合のチャネル幅Ｗの値のバラツキを小さくでき
ることになる。すなわち、ゲート面積を小さくしたとき
に心配されるチャネル幅Ｗを精度良く作成することが可
能となる。
【００１２】次に、本発明によるＭＯＳトランジスタが
適用されるＦＤ（フローティング・ディフュージョン）
型電荷検出部を出力部として具備する例えばインターラ
イン転送方式のＣＣＤ固体撮像装置の構成の一例を図３
に示す。図において、画素単位で２次元配列されて入射
光に応じた信号電荷を蓄積する複数個のフォトセンサ３
１と、これらフォトセンサ３１の垂直列毎に配されかつ
垂直ブランキング期間の一部にて瞬時にフォトセンサ３
１から読み出された信号電荷を垂直転送する垂直シフト
レジスタ３２とによって撮像領域３３が構成されてい
る。
適用されるＦＤ（フローティング・ディフュージョン）
型電荷検出部を出力部として具備する例えばインターラ
イン転送方式のＣＣＤ固体撮像装置の構成の一例を図３
に示す。図において、画素単位で２次元配列されて入射
光に応じた信号電荷を蓄積する複数個のフォトセンサ３
１と、これらフォトセンサ３１の垂直列毎に配されかつ
垂直ブランキング期間の一部にて瞬時にフォトセンサ３
１から読み出された信号電荷を垂直転送する垂直シフト
レジスタ３２とによって撮像領域３３が構成されてい
る。
【００１３】垂直シフトレジスタ３２に移された信号電
荷は、水平ブランキング期間の一部にて１走査線に相当
する部分ずつ順に水平シフトレジスタ３４へ転送され
る。１走査線分の信号電荷は、水平シフトレジスタ３４
によってテレビジョン信号の水平走査期間に合わせて順
次信号検出用フローティング・ディフュージョンＦＤへ
出力ゲートＯＧを介して転送される。フローティング・
ディフュージョンＦＤには、信号電荷を信号電圧に変換
するためのソースフォロワ回路３５が接続されている。
荷は、水平ブランキング期間の一部にて１走査線に相当
する部分ずつ順に水平シフトレジスタ３４へ転送され
る。１走査線分の信号電荷は、水平シフトレジスタ３４
によってテレビジョン信号の水平走査期間に合わせて順
次信号検出用フローティング・ディフュージョンＦＤへ
出力ゲートＯＧを介して転送される。フローティング・
ディフュージョンＦＤには、信号電荷を信号電圧に変換
するためのソースフォロワ回路３５が接続されている。
【００１４】このソースフォロワ回路３５は例えば２段
構成となっており、１段目のドライブＭＯＳトランジス
タＱ1 及び負荷ＭＯＳトランジスタＱ2 と、２段目のド
ライブＭＯＳトランジスタＱ3 及び負荷ＭＯＳトランジ
スタＱ4 とからなり、各段の負荷ＭＯＳトランジスタＱ
2 ，Ｑ4 のゲートにはバイアス電圧Ｖg が印加されてい
る。ソースフォロワ回路３５の出力は、バッファ３６を
介してビデオ信号出力として導出されることになる。こ
のフローティング・ディフュージョンＦＤ及びソースフ
ォロワ回路３５によってＦＤ型電荷検出部３７が構成さ
れている。
構成となっており、１段目のドライブＭＯＳトランジス
タＱ1 及び負荷ＭＯＳトランジスタＱ2 と、２段目のド
ライブＭＯＳトランジスタＱ3 及び負荷ＭＯＳトランジ
スタＱ4 とからなり、各段の負荷ＭＯＳトランジスタＱ
2 ，Ｑ4 のゲートにはバイアス電圧Ｖg が印加されてい
る。ソースフォロワ回路３５の出力は、バッファ３６を
介してビデオ信号出力として導出されることになる。こ
のフローティング・ディフュージョンＦＤ及びソースフ
ォロワ回路３５によってＦＤ型電荷検出部３７が構成さ
れている。
【００１５】このＦＤ型電荷検出部３７において、ソー
スフォロワ回路３５の初段のドライブＭＯＳトランジス
タＱ1 として本発明によるＭＯＳトランジスタが用いら
れるのである。本発明によるＭＯＳトランジスタでは、
図１から明らかなように、フィールド酸化膜１２がＭＯ
Ｓトランジスタ領域の外側に位置することから、チャネ
ルストッパ(1st poly)１３ａ，１３ｂとシリコン基板１
１間、チャネルストッパ１３ａ，１３ｂとゲート電極(2
ndpoly)１４間の酸化膜厚は通常のＭＯＳトランジスタ
に比べて薄くなっており、チャネルストッパ１３ａ，１
３ｂをＤＣバイアスに固定した場合は、それらの容量が
大きくなって変換効率の低下を来すことになる。
スフォロワ回路３５の初段のドライブＭＯＳトランジス
タＱ1 として本発明によるＭＯＳトランジスタが用いら
れるのである。本発明によるＭＯＳトランジスタでは、
図１から明らかなように、フィールド酸化膜１２がＭＯ
Ｓトランジスタ領域の外側に位置することから、チャネ
ルストッパ(1st poly)１３ａ，１３ｂとシリコン基板１
１間、チャネルストッパ１３ａ，１３ｂとゲート電極(2
ndpoly)１４間の酸化膜厚は通常のＭＯＳトランジスタ
に比べて薄くなっており、チャネルストッパ１３ａ，１
３ｂをＤＣバイアスに固定した場合は、それらの容量が
大きくなって変換効率の低下を来すことになる。
【００１６】そこで、図４に示すように、ドライブＭＯ
ＳトランジスタＱ1のソースとチャネルストッパ１３
ａ，１３ｂとをアルミ（Ａl)配線３８を介して結線し、
ドライブＭＯＳトランジスタＱ1 のソース出力電圧をチ
ャネルストッパ１３ａ，１３ｂにバイアス電圧としてフ
ィードバックしてゲート電極１４と同相で駆動する構成
とする。これによれば、図４中の斜線部の容量を低減
できるため、容量に起因する変換効率の低下を防止でき
ることになる。
ＳトランジスタＱ1のソースとチャネルストッパ１３
ａ，１３ｂとをアルミ（Ａl)配線３８を介して結線し、
ドライブＭＯＳトランジスタＱ1 のソース出力電圧をチ
ャネルストッパ１３ａ，１３ｂにバイアス電圧としてフ
ィードバックしてゲート電極１４と同相で駆動する構成
とする。これによれば、図４中の斜線部の容量を低減
できるため、容量に起因する変換効率の低下を防止でき
ることになる。
【００１７】また、チャネルストッパ１３ａ，１３ｂと
シリコン基板１１間の容量は、チャネルストッパ１３
ａ，１３ｂがドライブＭＯＳトランジスタＱ1のソース
に結線されているので、負荷としてデバイスの周波数特
性にも効いてくる。このため、チャネルストッパ１３
ａ，１３ｂを図４中の斜線部のように切断し、ドライ
ブＭＯＳトランジスタＱ1 上にあるチャネルストッパ１
３ａ，１３ｂをフィールド酸化膜１２上へ配線すること
により、容量を低減でき、周波数特性を向上できること
になる。
シリコン基板１１間の容量は、チャネルストッパ１３
ａ，１３ｂがドライブＭＯＳトランジスタＱ1のソース
に結線されているので、負荷としてデバイスの周波数特
性にも効いてくる。このため、チャネルストッパ１３
ａ，１３ｂを図４中の斜線部のように切断し、ドライ
ブＭＯＳトランジスタＱ1 上にあるチャネルストッパ１
３ａ，１３ｂをフィールド酸化膜１２上へ配線すること
により、容量を低減でき、周波数特性を向上できること
になる。
【００１８】このように、本発明によるＭＯＳトランジ
スタをソースフォロワ回路３５の初段のドライブＭＯＳ
トランジスタＱ1 として用い、しかもドライブＭＯＳト
ランジスタＱ1 のソース出力電圧をチャネルストッパ１
３ａ，１３ｂにバイアス電圧としてフィードバックする
ことにより、電荷検出部３７の変換効率の向上を目的と
してドライブＭＯＳトランジスタＱ1 のゲート面積を小
さくした場合に、先述したように、出来上がり精度を高
くすることができるため、ソースフォロワ回路３５の出
力電圧のＤＣバイアス変動及び変換効率のバラツキを小
さくすることができる。
スタをソースフォロワ回路３５の初段のドライブＭＯＳ
トランジスタＱ1 として用い、しかもドライブＭＯＳト
ランジスタＱ1 のソース出力電圧をチャネルストッパ１
３ａ，１３ｂにバイアス電圧としてフィードバックする
ことにより、電荷検出部３７の変換効率の向上を目的と
してドライブＭＯＳトランジスタＱ1 のゲート面積を小
さくした場合に、先述したように、出来上がり精度を高
くすることができるため、ソースフォロワ回路３５の出
力電圧のＤＣバイアス変動及び変換効率のバラツキを小
さくすることができる。
【００１９】さらには、バッファ３６等を含む出力回路
の設計時のダイナミックレンジが狭くても、製造上のバ
ラツキが小さいので、ソースフォロワ回路３５の初段の
ドライブＭＯＳトランジスタＱ1 のチャネル幅Ｗを小さ
くしてのデバイスの高感度化が容易に図れることにな
る。
の設計時のダイナミックレンジが狭くても、製造上のバ
ラツキが小さいので、ソースフォロワ回路３５の初段の
ドライブＭＯＳトランジスタＱ1 のチャネル幅Ｗを小さ
くしてのデバイスの高感度化が容易に図れることにな
る。
【００２０】なお、上記実施例では、ＣＣＤ固体撮像装
置の出力部に用いられるＦＤ型電荷検出部（装置）に適
用した場合について説明したが、これに限定されるもの
ではなく、本発明は、ＣＣＤライン（リニア）センサや
ＣＣＤ遅延素子等の電荷転送装置の出力部に用いられる
電荷検出装置全般に適用し得るものである。
置の出力部に用いられるＦＤ型電荷検出部（装置）に適
用した場合について説明したが、これに限定されるもの
ではなく、本発明は、ＣＣＤライン（リニア）センサや
ＣＣＤ遅延素子等の電荷転送装置の出力部に用いられる
電荷検出装置全般に適用し得るものである。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
ＭＯＳトランジスタのチャネルストッパをポリシリコン
によって形成したことにより、チャネル幅Ｗを加工精度
の高いポリシリコンで決定できるため、ゲート面積を小
さくした場合のチャネル幅Ｗの値のバラツキを小さくで
きる効果がある。
ＭＯＳトランジスタのチャネルストッパをポリシリコン
によって形成したことにより、チャネル幅Ｗを加工精度
の高いポリシリコンで決定できるため、ゲート面積を小
さくした場合のチャネル幅Ｗの値のバラツキを小さくで
きる効果がある。
【００２２】また、フローティング・ディフュージョン
型電荷検出部において、かかるＭＯＳトランジスタをソ
ースフォロワ回路のドライブＭＯＳトランジスタとして
用いたことにより、ゲート面積を小さくした場合のチャ
ネル幅Ｗを精度良く作成できるため、ソースフォロワ回
路の出力電圧のＤＣバイアス変動及び変換効率のバラツ
キを小さくできる効果もある。
型電荷検出部において、かかるＭＯＳトランジスタをソ
ースフォロワ回路のドライブＭＯＳトランジスタとして
用いたことにより、ゲート面積を小さくした場合のチャ
ネル幅Ｗを精度良く作成できるため、ソースフォロワ回
路の出力電圧のＤＣバイアス変動及び変換効率のバラツ
キを小さくできる効果もある。
【図面の簡単な説明】
【図１】本発明によるＭＯＳトランジスタの一実施例を
示す構造図である。
示す構造図である。
【図２】本発明によるＭＯＳトランジスタのパターン図
である。
である。
【図３】ＦＤ型電荷検出部を出力部として具備したＣＣ
Ｄ固体撮像装置の一例を示す構成図である。
Ｄ固体撮像装置の一例を示す構成図である。
【図４】本発明による他の実施例を示すパターン図であ
る。
る。
【図５】ＦＤ型電荷検出部の構成図である。
【図６】従来のＭＯＳトランジスタの構造図である。
１２ フィールド酸化膜 １３ａ，１３ｂ チャネルストッパ(1st poly) １４ ゲート電極(2nd poly) ３１ フォトセンサ ３２ 垂直シフトレジスタ ３４ 水平シフトレジスタ ３５ ソースフォロワ回路 ３７ ＦＤ型電荷検出部
Claims (2)
- 【請求項１】 １層目のポリシリコンによって形成され
てチャネル幅を決定するチャネルストッパと、 ２層目のポリシリコンによって形成されたゲート電極と
を具備し、 前記チャネルストッパにバイアス電圧を印加したことを
特徴とするＭＯＳトランジスタ。 - 【請求項２】 ドライブＭＯＳトランジスタ及び負荷Ｍ
ＯＳトランジスタからなるソースフォロワ回路を具備
し、電荷転送部から転送されてきた信号電荷を信号電圧
に変換する電荷検出装置において、 請求項１記載のＭＯＳトランジスタを前記ドライブＭＯ
Ｓトランジスタとして用い、 前記ドライブＭＯＳトランジスタのソース出力電圧を前
記チャネルストッパにバイアス電圧としてフィードバッ
クしたことを特徴とする電荷検出装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29084491A JP3189327B2 (ja) | 1991-10-08 | 1991-10-08 | 電荷検出装置 |
| KR1019920018165A KR100264833B1 (ko) | 1991-10-08 | 1992-10-05 | 엠오에스 트랜지스터 및 이것을 사용한 전하검출장치 |
| EP92117026A EP0536688B1 (en) | 1991-10-08 | 1992-10-06 | MOS transistor and charge detector using same |
| DE69224255T DE69224255T2 (de) | 1991-10-08 | 1992-10-06 | MOS-Transistor und Ladungsdetektor unter Verwendung desselben |
| US08/190,244 US5945697A (en) | 1991-10-08 | 1994-01-31 | MOS transistor and charge detector using same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29084491A JP3189327B2 (ja) | 1991-10-08 | 1991-10-08 | 電荷検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05102458A true JPH05102458A (ja) | 1993-04-23 |
| JP3189327B2 JP3189327B2 (ja) | 2001-07-16 |
Family
ID=17761217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29084491A Expired - Lifetime JP3189327B2 (ja) | 1991-10-08 | 1991-10-08 | 電荷検出装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5945697A (ja) |
| EP (1) | EP0536688B1 (ja) |
| JP (1) | JP3189327B2 (ja) |
| KR (1) | KR100264833B1 (ja) |
| DE (1) | DE69224255T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0637306A (ja) * | 1992-07-20 | 1994-02-10 | Kawasaki Steel Corp | 半導体装置 |
| JP2007104186A (ja) * | 2005-10-03 | 2007-04-19 | Sharp Corp | 増幅型固体撮像装置 |
| JP2007194339A (ja) * | 2006-01-18 | 2007-08-02 | Nikon Corp | 固体撮像素子 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3139465B2 (ja) * | 1998-08-27 | 2001-02-26 | 日本電気株式会社 | 固体撮像装置 |
| JP3970623B2 (ja) * | 2001-02-28 | 2007-09-05 | シャープ株式会社 | 可変利得増幅器 |
| KR20030094955A (ko) * | 2002-06-11 | 2003-12-18 | 김석희 | 광고간판 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3936862A (en) * | 1968-10-02 | 1976-02-03 | National Semiconductor Corporation | MISFET and method of manufacture |
| JPS5387679A (en) * | 1977-01-12 | 1978-08-02 | Nec Corp | Semiconductor integrated circuit device |
| JPS53142882A (en) * | 1977-05-19 | 1978-12-12 | Toshiba Corp | Charge transfer unit |
| US4235011A (en) * | 1979-03-28 | 1980-11-25 | Honeywell Inc. | Semiconductor apparatus |
| JPS566474A (en) * | 1979-06-27 | 1981-01-23 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS5618469A (en) * | 1979-07-24 | 1981-02-21 | Fujitsu Ltd | Semiconductor device |
| NL8302731A (nl) * | 1983-08-02 | 1985-03-01 | Philips Nv | Halfgeleiderinrichting. |
| US4603426A (en) * | 1985-04-04 | 1986-07-29 | Rca Corporation | Floating-diffusion charge sensing for buried-channel CCD using a doubled clocking voltage |
| JPS61281554A (ja) * | 1985-06-07 | 1986-12-11 | Fujitsu Ltd | Ｍｉｓ型半導体装置 |
| US4931850A (en) * | 1985-07-05 | 1990-06-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device including a channel stop region |
| US4825278A (en) * | 1985-10-17 | 1989-04-25 | American Telephone And Telegraph Company At&T Bell Laboratories | Radiation hardened semiconductor devices |
| JPS6362265A (ja) * | 1986-09-03 | 1988-03-18 | Toshiba Corp | 固体撮像装置の出力回路 |
| JPH01191469A (ja) * | 1988-01-27 | 1989-08-01 | Toshiba Corp | 電荷結合装置 |
| JPH0716004B2 (ja) * | 1988-03-22 | 1995-02-22 | 日本電気株式会社 | 半導体入力保護素子 |
| JPH0265254A (ja) * | 1988-08-31 | 1990-03-05 | Toshiba Corp | 半導体装置 |
| JPH0770724B2 (ja) * | 1988-12-08 | 1995-07-31 | 三菱電機株式会社 | 半導体装置 |
| JPH079989B2 (ja) * | 1988-12-15 | 1995-02-01 | 株式会社東芝 | 差動増幅回路 |
-
1991
- 1991-10-08 JP JP29084491A patent/JP3189327B2/ja not_active Expired - Lifetime
-
1992
- 1992-10-05 KR KR1019920018165A patent/KR100264833B1/ko not_active IP Right Cessation
- 1992-10-06 EP EP92117026A patent/EP0536688B1/en not_active Expired - Lifetime
- 1992-10-06 DE DE69224255T patent/DE69224255T2/de not_active Expired - Lifetime
-
1994
- 1994-01-31 US US08/190,244 patent/US5945697A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0637306A (ja) * | 1992-07-20 | 1994-02-10 | Kawasaki Steel Corp | 半導体装置 |
| JP2007104186A (ja) * | 2005-10-03 | 2007-04-19 | Sharp Corp | 増幅型固体撮像装置 |
| JP2007194339A (ja) * | 2006-01-18 | 2007-08-02 | Nikon Corp | 固体撮像素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0536688A3 (ja) | 1994-04-20 |
| US5945697A (en) | 1999-08-31 |
| EP0536688B1 (en) | 1998-01-28 |
| DE69224255T2 (de) | 1998-08-27 |
| KR100264833B1 (ko) | 2000-10-02 |
| DE69224255D1 (de) | 1998-03-05 |
| KR930009097A (ko) | 1993-05-22 |
| EP0536688A2 (en) | 1993-04-14 |
| JP3189327B2 (ja) | 2001-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6433373B1 (en) | CMOS image sensor and a fabrication method for the same | |
| US7626620B2 (en) | Photoelectric conversion unit stacked structure | |
| US20060158543A1 (en) | Solid state image pickup device, camera, and driving method of solid state image pickup device | |
| JP2001177775A (ja) | 固体撮像装置、撮像システム及び固体撮像装置の駆動方法 | |
| US6724022B1 (en) | Solid-state imaging device | |
| JP3189327B2 (ja) | 電荷検出装置 | |
| US20050104989A1 (en) | Dual-type solid state color image pickup apparatus and digital camera | |
| KR100188796B1 (ko) | 고체 촬상 소자 | |
| US7054041B2 (en) | Image sensor method and apparatus having addressable pixels and non-destructive readout | |
| JPH0590556A (ja) | 固体撮像素子 | |
| JPH0758308A (ja) | 固体撮像素子 | |
| JPH06334166A (ja) | 固体撮像装置 | |
| JP3309464B2 (ja) | 電荷転送装置 | |
| JP2827993B2 (ja) | 固体撮像素子 | |
| JP2991488B2 (ja) | 電荷転送装置 | |
| JPH05206438A (ja) | 固体撮像装置 | |
| JP2006228962A (ja) | 固体撮像装置および電子情報機器 | |
| JP4250857B2 (ja) | 固体撮像素子 | |
| JPH04257263A (ja) | 固体撮像装置 | |
| JP3173806B2 (ja) | 電荷検出回路の駆動方法 | |
| JPH07226497A (ja) | 固体撮像素子 | |
| JPH0714999A (ja) | Ｃｃｄ映像素子 | |
| JP2003209243A (ja) | 固体撮像装置 | |
| KR100311491B1 (ko) | 고체촬상소자및그의제조방법 | |
| JPH05292406A (ja) | 電荷転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |