JPH0714999A - Ｃｃｄ映像素子 - Google Patents
Ｃｃｄ映像素子Info
- Publication number
- JPH0714999A JPH0714999A JP3264851A JP26485191A JPH0714999A JP H0714999 A JPH0714999 A JP H0714999A JP 3264851 A JP3264851 A JP 3264851A JP 26485191 A JP26485191 A JP 26485191A JP H0714999 A JPH0714999 A JP H0714999A
- Authority
- JP
- Japan
- Prior art keywords
- region
- hccd
- floating diffusion
- gate electrode
- potential barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005036 potential barrier Methods 0.000 claims abstract description 40
- 239000012535 impurity Substances 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 abstract description 38
- 230000035945 sensitivity Effects 0.000 abstract description 7
- 230000007423 decrease Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/73—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using interline transfer [IT]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】フローティング ディフュージョン領域と出力
ゲート電極との間の静電容量を最小化してフローティン
グ ディフュージョン領域の感度を高めることができる
ＣＣＤ映像素子を提供する。 【構成】ＨＣＣＤ領域（３）の出力端に、ｎ型ＨＣＣＤ
領域（３）の導電型とは逆のｐ型電位障壁層（１３）を
形成した構成。 【効果】フローティング ディフュージョン領域の静電
容量を減少することができ、フローティング ディフー
ジョン領域の感度を増加することができるとともに、別
の直流電圧を印加する必要もなくなる。
ゲート電極との間の静電容量を最小化してフローティン
グ ディフュージョン領域の感度を高めることができる
ＣＣＤ映像素子を提供する。 【構成】ＨＣＣＤ領域（３）の出力端に、ｎ型ＨＣＣＤ
領域（３）の導電型とは逆のｐ型電位障壁層（１３）を
形成した構成。 【効果】フローティング ディフュージョン領域の静電
容量を減少することができ、フローティング ディフー
ジョン領域の感度を増加することができるとともに、別
の直流電圧を印加する必要もなくなる。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＣＤ映像素子に係
り、特に、ＣＣＤ映像素子のＨＣＣＤ領域の出力端の改
良に関する。
り、特に、ＣＣＤ映像素子のＨＣＣＤ領域の出力端の改
良に関する。
【０００２】
【従来の技術】一般に、ＣＣＤ映像素子（チャージ カ
プルド デバイス イメージ センサ(Charge Coupled Dev
ice Image Sensor)）は、例えばシリコン（Ｓｉ）等の
基板上に複数のホトダイオード等の光検出器と信号電荷
転送領域とを有するもので、光検出器として適合な素子
を選択すれば、可視領域から赤外線領域まで撮像が可能
である。
プルド デバイス イメージ センサ(Charge Coupled Dev
ice Image Sensor)）は、例えばシリコン（Ｓｉ）等の
基板上に複数のホトダイオード等の光検出器と信号電荷
転送領域とを有するもので、光検出器として適合な素子
を選択すれば、可視領域から赤外線領域まで撮像が可能
である。
【０００３】従来のＣＣＤ映像素子を図４〜図６を参照
して説明する。
して説明する。
【０００４】図４は、従来のインターライン トランス
ファー（interline transfer）方式のＣＣＤ映像素子の
一例の構成図である。各ホトダイオード（図４におい
て、符号ＰＤで示す）は、１個のＶＣＣＤ（バーティカ
ル チャージ カプルド デバイス(Vertical Charge Coup
led Device)）領域（図４において、符号ＶＣＣＤで示
す）に対応して、ホトダイオードＰＤから出力される映
像信号電荷が一方向にのみＶＣＣＤ領域に移動されるよ
うにＶＣＣＤ領域に連続接続されている。各ＶＣＣＤ領
域は、ホトダイオードＰＤから移動された信号電荷を同
時にＨＣＣＤ（ホリゾンタル チャージ カプルド デバ
イス(Horizontal Charge Coupled Device)）領域（図４
において、符号ＨＣＣＤで示す）に伝達するようにＨＣ
ＣＤ領域に接続されている。ＨＣＣＤ領域は、電荷情報
の状態を所定の利得の電圧情報と変換するセンス増幅器
に接続されている。
ファー（interline transfer）方式のＣＣＤ映像素子の
一例の構成図である。各ホトダイオード（図４におい
て、符号ＰＤで示す）は、１個のＶＣＣＤ（バーティカ
ル チャージ カプルド デバイス(Vertical Charge Coup
led Device)）領域（図４において、符号ＶＣＣＤで示
す）に対応して、ホトダイオードＰＤから出力される映
像信号電荷が一方向にのみＶＣＣＤ領域に移動されるよ
うにＶＣＣＤ領域に連続接続されている。各ＶＣＣＤ領
域は、ホトダイオードＰＤから移動された信号電荷を同
時にＨＣＣＤ（ホリゾンタル チャージ カプルド デバ
イス(Horizontal Charge Coupled Device)）領域（図４
において、符号ＨＣＣＤで示す）に伝達するようにＨＣ
ＣＤ領域に接続されている。ＨＣＣＤ領域は、電荷情報
の状態を所定の利得の電圧情報と変換するセンス増幅器
に接続されている。
【０００５】以下、上記のような構成のＣＣＤ映像素子
の動作について説明する。まず、光が入射すると、ホト
ダイオードＰＤには該ホトダイオードＰＤに対応する映
像信号電荷が生成する。このホトダイオードＰＤに蓄積
された電荷情報は、トランスファーゲート電極ＴＧによ
ってＶＣＣＤ領域に移動し、各ＶＣＣＤ領域はホトダイ
オードＰＤから移動された映像信号電荷を４相からなる
クロック信号（Ｖφ1−Ｖφ4）によって同時に上記信号
電荷をＨＣＣＤ領域に伝達する。
の動作について説明する。まず、光が入射すると、ホト
ダイオードＰＤには該ホトダイオードＰＤに対応する映
像信号電荷が生成する。このホトダイオードＰＤに蓄積
された電荷情報は、トランスファーゲート電極ＴＧによ
ってＶＣＣＤ領域に移動し、各ＶＣＣＤ領域はホトダイ
オードＰＤから移動された映像信号電荷を４相からなる
クロック信号（Ｖφ1−Ｖφ4）によって同時に上記信号
電荷をＨＣＣＤ領域に伝達する。
【０００６】ＨＣＣＤ領域は、ＶＣＣＤ領域から移動し
た映像信号電荷を２相からなるクロック信号（Ｈφ1−
Ｈφ2）によってＨＣＣＤ領域の出力端に伝達し、出力
側に到達した信号電荷は出力ゲート電極（図５の符号
８）を経由してフローティグ ディフュージョン領域（f
loating diffusion region）（図５の符号４）に伝達さ
れる。
た映像信号電荷を２相からなるクロック信号（Ｈφ1−
Ｈφ2）によってＨＣＣＤ領域の出力端に伝達し、出力
側に到達した信号電荷は出力ゲート電極（図５の符号
８）を経由してフローティグ ディフュージョン領域（f
loating diffusion region）（図５の符号４）に伝達さ
れる。
【０００７】次いで、センス増幅器は、フローティング
ディフュージョン領域４に蓄積された信号電荷量を感
知してそれに相応する所定の電圧情報に変換させて出力
する。
ディフュージョン領域４に蓄積された信号電荷量を感
知してそれに相応する所定の電圧情報に変換させて出力
する。
【０００８】図５は、図４のＨＣＣＤ領域の最終出力端
の構造を示す断面図である。ｎ型基板１の上にｐ型ウェ
ル２を形成し、ｐ型ウェル２の表面上に水平電荷転送の
ためのｎ型ＨＣＣＤ領域３と、転送された電荷を暫く蓄
積する高濃度ｎ型フローティング ディフュージョン領
域４および高濃度ｎ型リセット ドレイン領域５を形成
し、ＨＣＣＤ領域３の上部には電荷転送のための第１の
ゲート電極６と第２のゲート電極７とを交互に形成し、
第２のゲート電極７の下部のＨＣＣＤ領域３には電位障
壁を形成するための低濃度ｎ型電位障壁層１２を形成
し、ＨＣＣＤ領域３の出力端の上部には一定の電位（ポ
テンシャル）障壁を形成するための直流電圧が印加さ
れ、ＨＣＣＤ領域３から出力する映像信号電荷を、フロ
ーティング ディフュージョン領域４に伝達する出力ゲ
ート電極８を形成し、フローティングディフュージョン
領域４に蓄積された映像信号電荷をリセット ドレイン
領域５に転送してフローティング ディフュージョン領
域４の電位を元の状態に戻すリセット用クロック信号が
印加されるリセット ゲート電極９をフローティング デ
ィフュージョン領域４とリセット ドレイン領域５との
間の上部に形成したものである。
の構造を示す断面図である。ｎ型基板１の上にｐ型ウェ
ル２を形成し、ｐ型ウェル２の表面上に水平電荷転送の
ためのｎ型ＨＣＣＤ領域３と、転送された電荷を暫く蓄
積する高濃度ｎ型フローティング ディフュージョン領
域４および高濃度ｎ型リセット ドレイン領域５を形成
し、ＨＣＣＤ領域３の上部には電荷転送のための第１の
ゲート電極６と第２のゲート電極７とを交互に形成し、
第２のゲート電極７の下部のＨＣＣＤ領域３には電位障
壁を形成するための低濃度ｎ型電位障壁層１２を形成
し、ＨＣＣＤ領域３の出力端の上部には一定の電位（ポ
テンシャル）障壁を形成するための直流電圧が印加さ
れ、ＨＣＣＤ領域３から出力する映像信号電荷を、フロ
ーティング ディフュージョン領域４に伝達する出力ゲ
ート電極８を形成し、フローティングディフュージョン
領域４に蓄積された映像信号電荷をリセット ドレイン
領域５に転送してフローティング ディフュージョン領
域４の電位を元の状態に戻すリセット用クロック信号が
印加されるリセット ゲート電極９をフローティング デ
ィフュージョン領域４とリセット ドレイン領域５との
間の上部に形成したものである。
【０００９】図示はしないが、フローティング ディフ
ュージョン領域４は、映像信号電荷量をそれに相応する
所定の電圧情報に変換して出力させるセンス増幅器（図
４参照）の入力端に接続されている。ここで、第１のゲ
ート電極６および第２のゲート電極７は、例えば多結晶
シリコンで形成する。
ュージョン領域４は、映像信号電荷量をそれに相応する
所定の電圧情報に変換して出力させるセンス増幅器（図
４参照）の入力端に接続されている。ここで、第１のゲ
ート電極６および第２のゲート電極７は、例えば多結晶
シリコンで形成する。
【００１０】以下、上記のような構成の従来のＣＣＤ映
像素子の動作について説明する。すなわち、ホトダイオ
ードＰＤに蓄積された映像信号電荷は、ＶＣＣＤ領域
(図４参照）を介してＨＣＣＤ領域３に伝達される。図
６は、従来のＣＣＤ映像素子におけるＨＣＣＤ領域３、
出力ゲート電極８、フローティング ディフュージョン
領域４、リセット ゲート電極９、およびリセット ドレ
イン領域５における電荷移動および電位のプロファイル
を示す図である。ＨＣＣＤ領域３に伝達された映像信号
電荷は、図６に示すように、第１のゲート電極６および
第２のゲート電極７に印加されたクロック信号（Ｈφ1
−Ｈφ2）によって出力端側へ転送される。すなわち、
出力端の出力ゲート電極８には一定の直流電圧が印加さ
れているので、第１のゲート電極６および第２のゲート
電極７にハイレベルのクロック信号が印加されると、出
力側の電位は低下し、出力ゲート電極８の電位障壁を越
えることはできないが、ローレベルのクロック信号が印
加されると、出力側電位が高くなって出力ゲート電極８
の電位障壁を越えることができる。したがって、フロー
ティング ディフュージョン領域４に映像信号電荷が伝
達される。
像素子の動作について説明する。すなわち、ホトダイオ
ードＰＤに蓄積された映像信号電荷は、ＶＣＣＤ領域
(図４参照）を介してＨＣＣＤ領域３に伝達される。図
６は、従来のＣＣＤ映像素子におけるＨＣＣＤ領域３、
出力ゲート電極８、フローティング ディフュージョン
領域４、リセット ゲート電極９、およびリセット ドレ
イン領域５における電荷移動および電位のプロファイル
を示す図である。ＨＣＣＤ領域３に伝達された映像信号
電荷は、図６に示すように、第１のゲート電極６および
第２のゲート電極７に印加されたクロック信号（Ｈφ1
−Ｈφ2）によって出力端側へ転送される。すなわち、
出力端の出力ゲート電極８には一定の直流電圧が印加さ
れているので、第１のゲート電極６および第２のゲート
電極７にハイレベルのクロック信号が印加されると、出
力側の電位は低下し、出力ゲート電極８の電位障壁を越
えることはできないが、ローレベルのクロック信号が印
加されると、出力側電位が高くなって出力ゲート電極８
の電位障壁を越えることができる。したがって、フロー
ティング ディフュージョン領域４に映像信号電荷が伝
達される。
【００１１】フローティング ディフュージョン領域４
に伝達された映像信号電荷は、フローティング ディフ
ュージョン領域４に暫く蓄積されながらセンス増幅器に
よって映像信号電荷量がそれに相応する所定の電圧情報
に変換増幅された後、映像情報として出力される。リセ
ット ゲート９に印加されたリセット用クロック信号
（Ｒφ）によってフローティング ディフュージョン領
域４に蓄積された映像信号電荷は、リセット ドレイン
領域５へ送られて放電される。
に伝達された映像信号電荷は、フローティング ディフ
ュージョン領域４に暫く蓄積されながらセンス増幅器に
よって映像信号電荷量がそれに相応する所定の電圧情報
に変換増幅された後、映像情報として出力される。リセ
ット ゲート９に印加されたリセット用クロック信号
（Ｒφ）によってフローティング ディフュージョン領
域４に蓄積された映像信号電荷は、リセット ドレイン
領域５へ送られて放電される。
【００１２】
【発明が解決しようとする課題】しかし、上記のよう
な、従来のＣＣＤ映像素子におけるＨＣＣＤ領域の出力
端構造においては、以下のような問題がある。
な、従来のＣＣＤ映像素子におけるＨＣＣＤ領域の出力
端構造においては、以下のような問題がある。
【００１３】一般に、トランジスタのゲート電極とソー
ス・ドレイン領域間に発生するピンチ オフ現象のよう
に、図５のフローティング ディフュージョン領域４と
出力ゲート電極８との間と、フローティング ディフュ
ージョン領域４とリセット ゲート電極９との間に、大
きい静電容量が生じる。この静電容量はフローティング
ディフュージョン領域４の感度を低下させる。
ス・ドレイン領域間に発生するピンチ オフ現象のよう
に、図５のフローティング ディフュージョン領域４と
出力ゲート電極８との間と、フローティング ディフュ
ージョン領域４とリセット ゲート電極９との間に、大
きい静電容量が生じる。この静電容量はフローティング
ディフュージョン領域４の感度を低下させる。
【００１４】下記の式（１）は、静電容量Ｃと電荷変化
量ΔＱおよび電圧変化量ΔＶとの関係を示したものであ
る。
量ΔＱおよび電圧変化量ΔＶとの関係を示したものであ
る。
【００１５】
【数１】
【００１６】上記式（１）によれば、静電容量Ｃが増加
することにより、電荷変化量ΔＱが一定の場合、電圧変
化量ΔＶは減少する。
することにより、電荷変化量ΔＱが一定の場合、電圧変
化量ΔＶは減少する。
【００１７】本発明の目的は、このような問題点を解決
し、フローティング ディフュージョン領域と出力ゲー
ト電極との間の静電容量を最小化してフローティング
ディフュージョン領域の感度を高めることができるＣＣ
Ｄ映像素子を提供することにある。
し、フローティング ディフュージョン領域と出力ゲー
ト電極との間の静電容量を最小化してフローティング
ディフュージョン領域の感度を高めることができるＣＣ
Ｄ映像素子を提供することにある。
【００１８】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明のＣＣＤ映像素子は、ＨＣＣＤ領域の出力
端に、従来の一定の直流電圧が印加される出力ゲート電
極の代わりに、上記ＨＣＣＤ領域の導電型とは逆の導電
型の、所定の電位障壁を形成する電位障壁層を形成した
ことを特徴とする。
めに、本発明のＣＣＤ映像素子は、ＨＣＣＤ領域の出力
端に、従来の一定の直流電圧が印加される出力ゲート電
極の代わりに、上記ＨＣＣＤ領域の導電型とは逆の導電
型の、所定の電位障壁を形成する電位障壁層を形成した
ことを特徴とする。
【００１９】また、本発明のＣＣＤ映像素子は、ＨＣＣ
Ｄ領域の出力端に、従来の一定の直流電圧が印加される
出力ゲート電極の代わりに、上記ＨＣＣＤ領域の導電型
と同一導電型で、かつ上記ＨＣＣＤ領域よりも不純物濃
度の低い、所定の電位障壁を形成する電位障壁層を形成
したことを特徴とする。
Ｄ領域の出力端に、従来の一定の直流電圧が印加される
出力ゲート電極の代わりに、上記ＨＣＣＤ領域の導電型
と同一導電型で、かつ上記ＨＣＣＤ領域よりも不純物濃
度の低い、所定の電位障壁を形成する電位障壁層を形成
したことを特徴とする。
【００２０】さらに、本発明のＣＣＤ映像素子は、上記
電位障壁層の最高電位がピンチオフ電圧以下になるよう
に上記電位障壁層を形成したことを特徴とする。
電位障壁層の最高電位がピンチオフ電圧以下になるよう
に上記電位障壁層を形成したことを特徴とする。
【００２１】
【作用】本発明のＣＣＤ映像素子では、ＨＣＣＤ領域の
出力端に、上記ＨＣＣＤ領域の導電型とは逆の導電型
の、または上記ＨＣＣＤ領域の導電型と同一導電型でか
つ上記ＨＣＣＤ領域よりも不純物濃度の低い、所定の電
位障壁を形成する電位障壁層を形成したことにより、フ
ローティング ディフュージョン領域の静電容量を減少
することができ、フローティング ディフージョン領域
の感度を増加することができるとともに、別の直流電圧
を印加する必要もなくなる。
出力端に、上記ＨＣＣＤ領域の導電型とは逆の導電型
の、または上記ＨＣＣＤ領域の導電型と同一導電型でか
つ上記ＨＣＣＤ領域よりも不純物濃度の低い、所定の電
位障壁を形成する電位障壁層を形成したことにより、フ
ローティング ディフュージョン領域の静電容量を減少
することができ、フローティング ディフージョン領域
の感度を増加することができるとともに、別の直流電圧
を印加する必要もなくなる。
【００２２】
【実施例】以下、本発明の一実施例を図１〜図３を参照
して詳細に説明する。
して詳細に説明する。
【００２３】図１は、本発明の一実施例のＣＣＤ映像素
子における、ＨＣＣＤ領域の最終出力端の構造を示す断
面図である。ｎ型基板１の上にｐ型ウェル２を形成し、
ｐ型ウェル２の表面上に水平電荷転送のためのｎ型ＨＣ
ＣＤ領域３と転送された電荷を暫く蓄積する高濃度ｎ型
フローティング ディフュージョン領域４および高濃度
ｎ型リセット ドレイン領域５を形成し、ＨＣＣＤ領域
３の上部には電荷転送のための第１のゲート電極６と第
２のゲート電極７とを交互に形成し、上記第２のゲート
電極７の下部のＨＣＣＤ領域３には電位障壁を形成する
ための低濃度ｎ型電位障壁層１２を形成し、ＨＣＣＤ領
域３の出力側に形成され、一定の電位障壁を形成するた
めのｐ型電位障壁層（バリア イオン(barrier ion)層）
１３を形成し、フローティング ディフュージョン領域
４の電位を元の状態に戻すためのリセット用クロック信
号が印加されるリセット ゲート電極９をフローティン
グディフュージョン領域４とリセット ドレイン領域５
との間の上部に形成したものである。
子における、ＨＣＣＤ領域の最終出力端の構造を示す断
面図である。ｎ型基板１の上にｐ型ウェル２を形成し、
ｐ型ウェル２の表面上に水平電荷転送のためのｎ型ＨＣ
ＣＤ領域３と転送された電荷を暫く蓄積する高濃度ｎ型
フローティング ディフュージョン領域４および高濃度
ｎ型リセット ドレイン領域５を形成し、ＨＣＣＤ領域
３の上部には電荷転送のための第１のゲート電極６と第
２のゲート電極７とを交互に形成し、上記第２のゲート
電極７の下部のＨＣＣＤ領域３には電位障壁を形成する
ための低濃度ｎ型電位障壁層１２を形成し、ＨＣＣＤ領
域３の出力側に形成され、一定の電位障壁を形成するた
めのｐ型電位障壁層（バリア イオン(barrier ion)層）
１３を形成し、フローティング ディフュージョン領域
４の電位を元の状態に戻すためのリセット用クロック信
号が印加されるリセット ゲート電極９をフローティン
グディフュージョン領域４とリセット ドレイン領域５
との間の上部に形成したものである。
【００２４】なお、第１のゲート電極６と第２のゲート
電極７の各組には、ＨＣＣＤクロック信号（Ｈφ1−Ｈ
φ2）が印加される。
電極７の各組には、ＨＣＣＤクロック信号（Ｈφ1−Ｈ
φ2）が印加される。
【００２５】図示はしないが、フローティング ディフ
ュージョン領域４には映像信号電荷量を感知してそれに
相応する所定の電圧情報に変換して出力するセンス増幅
器が接続されている（図４参照）。
ュージョン領域４には映像信号電荷量を感知してそれに
相応する所定の電圧情報に変換して出力するセンス増幅
器が接続されている（図４参照）。
【００２６】以下、上記のような構成の本実施例のＣＣ
Ｄ映像素子の動作について説明する。図２は、本発明の
ＣＣＤ映像素子におけるＨＣＣＤ領域３、ｐ型電位障壁
層１３、フローティング ディフュージョン領域４、リ
セット ゲート電極９、およびリセット ドレイン領域５
における電荷移動および電位のプロファイルを示す図で
ある。ホトダイオードＰＤに蓄積された映像信号電荷
は、ＶＣＣＤ領域（図４参照）を介してＨＣＣＤ領域３
に伝達される。
Ｄ映像素子の動作について説明する。図２は、本発明の
ＣＣＤ映像素子におけるＨＣＣＤ領域３、ｐ型電位障壁
層１３、フローティング ディフュージョン領域４、リ
セット ゲート電極９、およびリセット ドレイン領域５
における電荷移動および電位のプロファイルを示す図で
ある。ホトダイオードＰＤに蓄積された映像信号電荷
は、ＶＣＣＤ領域（図４参照）を介してＨＣＣＤ領域３
に伝達される。
【００２７】なお、ＨＣＣＤ領域３に伝達された映像信
号電荷は、図２に示すように、クロック信号（Ｈφ1−
Ｈφ2）が、第１のゲート電極６と第２のゲート電極７
に印加されると、それによる電位の変化によって最終出
力端の側に転送される。すなわち、最終出力端のｐ型電
位障壁層１３は、常に一定の電位をもっているので、ハ
イレベルのクロック信号が第１のゲート電極６と第２の
ゲート電極７の各組に印加されると、ＨＣＣＤ領域３の
電位が低下し、映像信号電荷は、ｐ型電位障壁層１３の
電位障壁を越えることはできないが、ローレベルのクロ
ック信号が印加されると、ＨＣＣＤ領域３の電位が高く
なり、映像信号電荷は、ｐ型電位障壁層１３の電位障壁
を越え、上記映像信号電荷は、フローティング ディフ
ュージョン領域４に伝達される。
号電荷は、図２に示すように、クロック信号（Ｈφ1−
Ｈφ2）が、第１のゲート電極６と第２のゲート電極７
に印加されると、それによる電位の変化によって最終出
力端の側に転送される。すなわち、最終出力端のｐ型電
位障壁層１３は、常に一定の電位をもっているので、ハ
イレベルのクロック信号が第１のゲート電極６と第２の
ゲート電極７の各組に印加されると、ＨＣＣＤ領域３の
電位が低下し、映像信号電荷は、ｐ型電位障壁層１３の
電位障壁を越えることはできないが、ローレベルのクロ
ック信号が印加されると、ＨＣＣＤ領域３の電位が高く
なり、映像信号電荷は、ｐ型電位障壁層１３の電位障壁
を越え、上記映像信号電荷は、フローティング ディフ
ュージョン領域４に伝達される。
【００２８】伝達された映像信号電荷は、フローティン
グ ディフュージョン領域４で暫く蓄積される間、セン
ス増幅器によって電荷量が感知されて、それに相応する
所定の電圧情報に変換され、リセット用クロック信号
（Ｒφ）が印加されたリセットゲート電極９によってリ
セット ドレイン領域５へ送られて放電される。
グ ディフュージョン領域４で暫く蓄積される間、セン
ス増幅器によって電荷量が感知されて、それに相応する
所定の電圧情報に変換され、リセット用クロック信号
（Ｒφ）が印加されたリセットゲート電極９によってリ
セット ドレイン領域５へ送られて放電される。
【００２９】図３は、図１のｐ型電位障壁層１３を中心
にしたＡ−Ａ′線上の（ｐ型電位障壁層１３、ＨＣＣＤ
領域３、およびｐ型ウェル２の）電位分布を示す図であ
る。なお、ｎ型ＨＣＣＤ領域３中にｐ型電位障壁層１３
を形成するとき、ｐ型電位障壁層１３の最高電位はピン
チオフ電圧を越さないように形成する。
にしたＡ−Ａ′線上の（ｐ型電位障壁層１３、ＨＣＣＤ
領域３、およびｐ型ウェル２の）電位分布を示す図であ
る。なお、ｎ型ＨＣＣＤ領域３中にｐ型電位障壁層１３
を形成するとき、ｐ型電位障壁層１３の最高電位はピン
チオフ電圧を越さないように形成する。
【００３０】本実施例によれば、ＨＣＣＤ領域３におい
て、従来の出力ゲート電極（図５の符号８）を形成する
代わりに、ｐ型電位障壁層１３により一定の電位障壁を
形成するので、フローティング ディフュージョン領域
４の静電容量を減少することができ、フローティング
ディフュージョン領域４の感度を増加することができる
とともに、別の直流電圧を印加する必要もない。
て、従来の出力ゲート電極（図５の符号８）を形成する
代わりに、ｐ型電位障壁層１３により一定の電位障壁を
形成するので、フローティング ディフュージョン領域
４の静電容量を減少することができ、フローティング
ディフュージョン領域４の感度を増加することができる
とともに、別の直流電圧を印加する必要もない。
【００３１】次に、本発明の第２の実施例について説明
する。図１における、ｐ型電位障壁層１３の代わりに、
その部分のＨＣＣＤ領域３のｎ型不純物の濃度を減らし
て低濃度ｎ型電位障壁層を形成することにより、上記第
１の実施例と同一の効果を得ることができる。
する。図１における、ｐ型電位障壁層１３の代わりに、
その部分のＨＣＣＤ領域３のｎ型不純物の濃度を減らし
て低濃度ｎ型電位障壁層を形成することにより、上記第
１の実施例と同一の効果を得ることができる。
【００３２】以上本発明を実施例に基づいて具体的に説
明したが、本発明は上記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは勿論である。
明したが、本発明は上記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは勿論である。
【００３３】
【発明の効果】以上説明したように、本発明のＣＣＤ映
像素子によれば、一定の電位障壁を有する電位障壁層に
より、フローティング ディフュージョン領域の静電容
量を減少することができ、フローティング ディフージ
ョン領域の感度を増加することができるとともに、別の
直流電圧を印加する必要もなくなる効果がある。
像素子によれば、一定の電位障壁を有する電位障壁層に
より、フローティング ディフュージョン領域の静電容
量を減少することができ、フローティング ディフージ
ョン領域の感度を増加することができるとともに、別の
直流電圧を印加する必要もなくなる効果がある。
【図１】本発明の一実施例のＣＣＤ映像素子のＨＣＣＤ
領域の最終出力端の構造断面図である。
領域の最終出力端の構造断面図である。
【図２】本発明のＣＣＤ映像素子におけるＨＣＣＤ領域
からリセット ドレイン領域までの電荷移動および電位
のプロファイルを示す図である。
からリセット ドレイン領域までの電荷移動および電位
のプロファイルを示す図である。
【図３】図１のｐ型電位障壁層を中心にしたＡ−Ａ′線
上の電位分布を示す図である。
上の電位分布を示す図である。
【図４】従来のインターライン トランスファー方式の
ＣＣＤ映像素子の一例の構成図である。
ＣＣＤ映像素子の一例の構成図である。
【図５】従来のＨＣＣＤ領域の最終出力端の構造を示す
断面図である。
断面図である。
【図６】従来のＣＣＤ映像素子におけるＨＣＣＤ領域か
らリセット ドレイン領域までの電荷移動および電位の
プロファイルを示す図である。
らリセット ドレイン領域までの電荷移動および電位の
プロファイルを示す図である。
１…ｎ型基板、２…ｐ型ウェル、３…ｎ型ＨＣＣＤ領
域、４…高濃度ｎ型フローティング ディフュージョン
領域、５…高濃度ｎ型リセット ドレイン領域、６…第
１のゲート電極、７…第２のゲート電極、８…出力ゲー
ト電極、９…リセット ゲート電極、１２…低濃度ｎ型
電位障壁層、１３…ｐ型電位障壁層。
域、４…高濃度ｎ型フローティング ディフュージョン
領域、５…高濃度ｎ型リセット ドレイン領域、６…第
１のゲート電極、７…第２のゲート電極、８…出力ゲー
ト電極、９…リセット ゲート電極、１２…低濃度ｎ型
電位障壁層、１３…ｐ型電位障壁層。
Claims (3)
- 【請求項１】ＨＣＣＤ領域の出力端に、上記ＨＣＣＤ領
域の導電型とは逆の導電型の、所定の電位障壁を形成す
る電位障壁層を形成したことを特徴とするＣＣＤ映像素
子。 - 【請求項２】ＨＣＣＤ領域の出力端に、上記ＨＣＣＤ領
域の導電型と同一導電型で、かつ上記ＨＣＣＤ領域より
も不純物濃度の低い、所定の電位障壁を形成する電位障
壁層を形成したことを特徴とするＣＣＤ映像素子。 - 【請求項３】上記電位障壁層の最高電位がピンチオフ電
圧以下になるように上記電位障壁層を形成したことを特
徴とする請求項１または２記載のＣＣＤ映像素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900016262A KR930008528B1 (ko) | 1990-10-13 | 1990-10-13 | 고체 촬상 소자 |
| KR1990-16262 | 1990-10-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0714999A true JPH0714999A (ja) | 1995-01-17 |
Family
ID=19304612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3264851A Pending JPH0714999A (ja) | 1990-10-13 | 1991-10-14 | Ｃｃｄ映像素子 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH0714999A (ja) |
| KR (1) | KR930008528B1 (ja) |
| DE (1) | DE4134011C2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100525083B1 (ko) * | 1999-12-03 | 2005-11-01 | 매그나칩 반도체 유한회사 | 고체촬상소자 |
| US8806686B2 (en) | 2007-07-04 | 2014-08-19 | Toyota Boshoku Kabushiki Kaisha | Breathable cushion and method of manufacturing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63308380A (ja) * | 1987-06-10 | 1988-12-15 | Mitsubishi Electric Corp | 電荷転送装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4473836A (en) * | 1982-05-03 | 1984-09-25 | Dalsa Inc. | Integrable large dynamic range photodetector element for linear and area integrated circuit imaging arrays |
| JPH02262344A (ja) * | 1989-03-31 | 1990-10-25 | Sony Corp | 出力回路 |
-
1990
- 1990-10-13 KR KR1019900016262A patent/KR930008528B1/ko not_active IP Right Cessation
-
1991
- 1991-10-14 JP JP3264851A patent/JPH0714999A/ja active Pending
- 1991-10-14 DE DE4134011A patent/DE4134011C2/de not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63308380A (ja) * | 1987-06-10 | 1988-12-15 | Mitsubishi Electric Corp | 電荷転送装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100525083B1 (ko) * | 1999-12-03 | 2005-11-01 | 매그나칩 반도체 유한회사 | 고체촬상소자 |
| US8806686B2 (en) | 2007-07-04 | 2014-08-19 | Toyota Boshoku Kabushiki Kaisha | Breathable cushion and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920008949A (ko) | 1992-05-28 |
| KR930008528B1 (ko) | 1993-09-09 |
| DE4134011A1 (de) | 1992-04-16 |
| DE4134011C2 (de) | 1997-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6278142B1 (en) | Semiconductor image intensifier | |
| US4962412A (en) | Photoelectric conversion apparatus without isolation regions | |
| US20070145503A1 (en) | Pixel structure with improved charge transfer | |
| US7139023B2 (en) | High dynamic range charge readout system | |
| US4748486A (en) | Solid-state image sensor | |
| US5477070A (en) | Drive transistor for CCD-type image sensor | |
| US4577233A (en) | Solid image-pickup device | |
| US4652925A (en) | Solid state imaging device | |
| EP1152469B1 (en) | High dynamic range charge readout system | |
| JPH09266296A (ja) | 固体撮像装置 | |
| US5748232A (en) | Image sensor and driving method for the same | |
| US5233429A (en) | CCD image sensor having improved structure of VCCD region thereof | |
| US7054041B2 (en) | Image sensor method and apparatus having addressable pixels and non-destructive readout | |
| JPH0714042B2 (ja) | 固体撮像素子 | |
| JPH0714999A (ja) | Ｃｃｄ映像素子 | |
| JP3189327B2 (ja) | 電荷検出装置 | |
| US5382978A (en) | Method for driving two-dimensional CCD imaging device | |
| JP2827993B2 (ja) | 固体撮像素子 | |
| US5286988A (en) | Charge coupled device image sensor | |
| JPH11284911A (ja) | 固体撮像装置 | |
| JP3398388B2 (ja) | 固体撮像素子 | |
| KR950009899B1 (ko) | Ccd 영상소자의 구조 | |
| JP4250857B2 (ja) | 固体撮像素子 | |
| JPH05243546A (ja) | 固体撮像装置 | |
| JP2742343B2 (ja) | 電荷結合素子 |