JPH05102375A - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JPH05102375A JPH05102375A JP25789291A JP25789291A JPH05102375A JP H05102375 A JPH05102375 A JP H05102375A JP 25789291 A JP25789291 A JP 25789291A JP 25789291 A JP25789291 A JP 25789291A JP H05102375 A JPH05102375 A JP H05102375A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- die pad
- projection
- integrated circuit
- circuit chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 樹脂封止型半導体装置のはんだ付け時に発生
するダイパッドと樹脂とのすき間発生を防止し、樹脂ク
ラックによる故障を防止することを目的とする。 【構成】 ダイパッドに略凹形のスリット加工をおこな
い、突起部を設け、突起部をダイパッド裏面側に折り曲
げ加工がおこなわれる。突起部は樹脂成形後、樹脂に包
まれ保持される構成となる。 【効果】 突起部は樹脂に包まれた形となり、ダイパッ
ドと樹脂は高い保持力をえられることになる。
するダイパッドと樹脂とのすき間発生を防止し、樹脂ク
ラックによる故障を防止することを目的とする。 【構成】 ダイパッドに略凹形のスリット加工をおこな
い、突起部を設け、突起部をダイパッド裏面側に折り曲
げ加工がおこなわれる。突起部は樹脂成形後、樹脂に包
まれ保持される構成となる。 【効果】 突起部は樹脂に包まれた形となり、ダイパッ
ドと樹脂は高い保持力をえられることになる。
Description
【０００１】
【産業上の利用分野】本発明は、特にはんだ付け実装時
の樹脂クラック防止に好適な樹脂封止型半導体装置用の
リードフレームに関するものである。
の樹脂クラック防止に好適な樹脂封止型半導体装置用の
リードフレームに関するものである。
【０００２】
【従来の技術】近年、樹脂封止型半導体装置のはんだ付
け実装においては、基板に挿入したリードの先端部のみ
をはんだ槽に浸漬する従来の実装方式から、半導体装置
を基板表面に仮止めした後、半導体装置、基板全体を加
熱する面付け実装方式へと主流が移りつつある。
け実装においては、基板に挿入したリードの先端部のみ
をはんだ槽に浸漬する従来の実装方式から、半導体装置
を基板表面に仮止めした後、半導体装置、基板全体を加
熱する面付け実装方式へと主流が移りつつある。
【０００３】このような実装方式では、半導体装置保管
中に内部吸収された水分が、はんだ付け時の加熱によっ
て急激に気化し、膨張するため、樹脂にクラックが発生
することがある。
中に内部吸収された水分が、はんだ付け時の加熱によっ
て急激に気化し、膨張するため、樹脂にクラックが発生
することがある。
【０００４】図５は、一般的な樹脂封止型半導体装置の
構造を示す一部透視平面図であり、図６は図５の側面断
面図である。
構造を示す一部透視平面図であり、図６は図５の側面断
面図である。
【０００５】図５・図６において、集積回路チップ１
は、ダイパッド２の上に接着剤などを用いて固定され、
集積回路チップ１上の電極（図示せず）はダイパッド２
の周囲に配置された複数のリード３と金属細線４によっ
て電気接続されている。リード３及び、ダイパッド２を
支持するタブ吊りリード５は、いずれも最初、図示して
いない共通の外枠に連結されて、ダイパッド２とともに
リードフレーム６を形成しており、樹脂７によってモー
ルドを行った後、外枠から切り離されている。
は、ダイパッド２の上に接着剤などを用いて固定され、
集積回路チップ１上の電極（図示せず）はダイパッド２
の周囲に配置された複数のリード３と金属細線４によっ
て電気接続されている。リード３及び、ダイパッド２を
支持するタブ吊りリード５は、いずれも最初、図示して
いない共通の外枠に連結されて、ダイパッド２とともに
リードフレーム６を形成しており、樹脂７によってモー
ルドを行った後、外枠から切り離されている。
【０００６】このような半導体装置の樹脂７内部あるい
は、集積回路チップ１、ダイパッド２と樹脂７との界面
に水分が存在し、これがはんだ付け時の高温にさらされ
ると、水分が急激に気化して、図７に示すように蒸気８
が界面のすき間を押し広げる。
は、集積回路チップ１、ダイパッド２と樹脂７との界面
に水分が存在し、これがはんだ付け時の高温にさらされ
ると、水分が急激に気化して、図７に示すように蒸気８
が界面のすき間を押し広げる。
【０００７】さらに、吸湿量が多い場合や、加熱温度、
加熱速度が高い場合には、内部の圧力が上昇し過ぎて、
樹脂７にクラック９を発生させるようになる。
加熱速度が高い場合には、内部の圧力が上昇し過ぎて、
樹脂７にクラック９を発生させるようになる。
【０００８】
【発明が解決しようとする課題】従来技術による半導体
装置の構造では、ダイパッドが１個の略四角形の板体で
あり、樹脂との界面では容易にすき間を生じさせる状態
にあった。
装置の構造では、ダイパッドが１個の略四角形の板体で
あり、樹脂との界面では容易にすき間を生じさせる状態
にあった。
【０００９】今後ますます集積回路チップの大形化が進
む中で、ダイパッド裏面と樹脂との保持性を改善し、モ
ールド樹脂クラック等による故障防止をはかるこたが強
く望まれた。
む中で、ダイパッド裏面と樹脂との保持性を改善し、モ
ールド樹脂クラック等による故障防止をはかるこたが強
く望まれた。
【００１０】
【課題を解決するための手段】本発明によるリードフレ
ームは、集積回路チップを搭載するダイパッドは、略凹
形の貫通したスリットが形成されており、スリットによ
り形成された自由端を持つ突起部においては、少なくと
も２カ所にて折り曲げ加工がなされ、自由端の高さはダ
イパッドの集積回路チップ搭載面より低く構成されたこ
とを特徴とする。
ームは、集積回路チップを搭載するダイパッドは、略凹
形の貫通したスリットが形成されており、スリットによ
り形成された自由端を持つ突起部においては、少なくと
も２カ所にて折り曲げ加工がなされ、自由端の高さはダ
イパッドの集積回路チップ搭載面より低く構成されたこ
とを特徴とする。
【００１１】
【実施例】以下、本発明の実施例を図面によって説明す
る。図１は、本発明の一実施例である半導体装置の断面
図。図２は、このうちリードフレームのダイパッドを集
積回路チップ搭載面から拡大図示した平面図である。
る。図１は、本発明の一実施例である半導体装置の断面
図。図２は、このうちリードフレームのダイパッドを集
積回路チップ搭載面から拡大図示した平面図である。
【００１２】図１・図２において、突起部１０は最初、
リードフレーム形状製作時にエッチングあるいはプレス
によって、ダイパッド２、リード３、タブ吊りリード５
などとともに、スリット１１として金属薄板内に形成さ
れる。
リードフレーム形状製作時にエッチングあるいはプレス
によって、ダイパッド２、リード３、タブ吊りリード５
などとともに、スリット１１として金属薄板内に形成さ
れる。
【００１３】その後、スリット１１に囲まれた突起部１
０は、少なくとも２カ所の曲げ部をもつ折り曲げ加工が
おこなわれる。
０は、少なくとも２カ所の曲げ部をもつ折り曲げ加工が
おこなわれる。
【００１４】以上のように形成されたリードフレーム
は、従来例と同様に集積回路チップの搭載、電気接続、
樹脂封止がなされ半導体装置として組立てられる。
は、従来例と同様に集積回路チップの搭載、電気接続、
樹脂封止がなされ半導体装置として組立てられる。
【００１５】尚、集積回路チップの搭載にあたってはス
リット１１、突起部１０以外の残るダイパッド面に接着
剤が塗布され集積回路チップが搭載される。
リット１１、突起部１０以外の残るダイパッド面に接着
剤が塗布され集積回路チップが搭載される。
【００１６】本実施例によれば、集積回路チップ裏面と
突起部との間にも樹脂が進入し、突起部は樹脂に包まれ
た形となり、ダイパッドと樹脂は高い保持力をえられる
ことになる。
突起部との間にも樹脂が進入し、突起部は樹脂に包まれ
た形となり、ダイパッドと樹脂は高い保持力をえられる
ことになる。
【００１７】図３・図４は、本発明の他の実施例におけ
るリードフレームのダイパッドを示す平面図である。図
３では、突起部の形状をＴ字形に形成したものであり、
図４はＹ字形に形成したものであるこれらの方法を採用
すると図２の実施例に比べ、ダイパッド２の四隅にダイ
パッド平面部を多く残すことになり、接着剤との接地面
を多く確保でき、より安定した搭載がおこなうことがで
きる。
るリードフレームのダイパッドを示す平面図である。図
３では、突起部の形状をＴ字形に形成したものであり、
図４はＹ字形に形成したものであるこれらの方法を採用
すると図２の実施例に比べ、ダイパッド２の四隅にダイ
パッド平面部を多く残すことになり、接着剤との接地面
を多く確保でき、より安定した搭載がおこなうことがで
きる。
【００１８】また、それぞれの実施例では突起部の形成
を、ダイパッド上で対向した向きに二つ配置している
が、ダイパッドの大きさにより、さらに多くの突起部を
もうけても良い。
を、ダイパッド上で対向した向きに二つ配置している
が、ダイパッドの大きさにより、さらに多くの突起部を
もうけても良い。
【００１９】
【発明の効果】本発明によれば、蒸気圧により、ダイパ
ッド裏面と樹脂とのすき間を押し広げる作用を起こす際
に、ダイパッド裏面側に形成された突起にて樹脂を保持
し、その開放を阻止させることができ、はんだ付け実装
時の樹脂クラックに強い半導体装置を提供できる。
ッド裏面と樹脂とのすき間を押し広げる作用を起こす際
に、ダイパッド裏面側に形成された突起にて樹脂を保持
し、その開放を阻止させることができ、はんだ付け実装
時の樹脂クラックに強い半導体装置を提供できる。
【００２０】よって、さらなる集積回路チップ（ダイパ
ッド）の大形化やパッケージ外形の大形化による作用の
増大に対しても効果を発揮できるものである。
ッド）の大形化やパッケージ外形の大形化による作用の
増大に対しても効果を発揮できるものである。
【図１】 本発明の一実施例を示す断面図
【図２】 図１の一部を示す拡大平面図
【図３】 本発明の他の実施例を示す平面図
【図４】 本発明のもう一つの他の実施例を示す平面図
【図５】 従来の半導体装置を示す一部透視平面図
【図６】 図５の断面図
【図７】 従来の半導体装置の樹脂クラック発生メカニ
ズムを示す断面図
ズムを示す断面図
１ 集積回路チップ ２ ダイパッド ３ リード ４ 金属細線 ５ タブ吊りリード ６ リードフレーム ７ 樹脂 ８ 蒸気 ９ クラック １０ 突起部 １１ スリット
Claims (1)
- 【請求項１】 集積回路チップを搭載するダイパッド
は、略凹形の貫通したスリットが形成されており、スリ
ットにより形成された自由端を持つ突起部においては、
少なくとも２カ所にて折り曲げ加工がなされ、自由端の
高さはダイパッドの集積回路チップ搭載面より低く構成
されたことを特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25789291A JPH05102375A (ja) | 1991-10-04 | 1991-10-04 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25789291A JPH05102375A (ja) | 1991-10-04 | 1991-10-04 | リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102375A true JPH05102375A (ja) | 1993-04-23 |
Family
ID=17312640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25789291A Pending JPH05102375A (ja) | 1991-10-04 | 1991-10-04 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05102375A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5864174A (en) * | 1995-10-24 | 1999-01-26 | Oki Electric Industry Co., Ltd. | Semiconductor device having a die pad structure for preventing cracks in a molding resin |
-
1991
- 1991-10-04 JP JP25789291A patent/JPH05102375A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5864174A (en) * | 1995-10-24 | 1999-01-26 | Oki Electric Industry Co., Ltd. | Semiconductor device having a die pad structure for preventing cracks in a molding resin |
| US6177725B1 (en) | 1995-10-24 | 2001-01-23 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same |
| US6459145B1 (en) | 1995-10-24 | 2002-10-01 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, and improved small-sized semiconductor |
| US6569755B2 (en) | 1995-10-24 | 2003-05-27 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, improved small sized semiconductor and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2014013908A (ja) | 一体型スルーホール熱放散ピンを有するモールドされた半導体パッケージおよびその製造方法 | |
| JP2001185651A (ja) | 半導体装置およびその製造方法 | |
| JP3046024B1 (ja) | リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2936769B2 (ja) | 半導体装置用リードフレーム | |
| JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH08316372A (ja) | 樹脂封止型半導体装置 | |
| JPH05102375A (ja) | リードフレーム | |
| JP3915337B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2003031753A (ja) | 半導体装置及びその製造方法 | |
| JP3153809B2 (ja) | 半導体装置 | |
| JP3959898B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2507852B2 (ja) | 半導体装置 | |
| JP4266429B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPS60254646A (ja) | 半導体装置 | |
| JP2001267484A (ja) | 半導体装置およびその製造方法 | |
| KR100321149B1 (ko) | 칩사이즈 패키지 | |
| JPH0555430A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置 | |
| JP2000150756A (ja) | 樹脂封止型半導体装置及びリードフレーム | |
| KR100244502B1 (ko) | 칩 사이즈 패키지 | |
| JPH1168005A (ja) | 半導体装置およびその製造方法 | |
| JPS61101061A (ja) | 半導体装置 | |
| JP2766991B2 (ja) | 半導体装置 | |
| JPH07263468A (ja) | 半導体集積回路装置およびリードフレーム | |
| JPH08213537A (ja) | リードフレーム構造体およびそれを用いた半導体装置 | |
| JP2004273807A (ja) | 半導体装置及びその製造方法 |