JP2766991B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2766991B2
JP2766991B2 JP1175096A JP17509689A JP2766991B2 JP 2766991 B2 JP2766991 B2 JP 2766991B2 JP 1175096 A JP1175096 A JP 1175096A JP 17509689 A JP17509689 A JP 17509689A JP 2766991 B2 JP2766991 B2 JP 2766991B2
Authority
JP
Japan
Prior art keywords
semiconductor device
fiber material
lead
lead pins
lead pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1175096A
Other languages
English (en)
Other versions
JPH0338868A (ja
Inventor
昌二 松上
隆幸 沖永
寛治 大塚
優之 白井
光弘 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Showa Denko Materials Co Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Chemical Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Chemical Co Ltd, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP1175096A priority Critical patent/JP2766991B2/ja
Publication of JPH0338868A publication Critical patent/JPH0338868A/ja
Application granted granted Critical
Publication of JP2766991B2 publication Critical patent/JP2766991B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置に適用して有効な技術に関する
もので、例えば、基板にリードピンを垂設してなる半導
体装置に利用して有効な技術に関するものである。
[従来の技術] 半導体装置の高集積化に伴って、基板の裏面にリード
ピンを垂設してなる所謂ピングリットアレイ(PGA)タ
イプの半導体装置が良く使用されるようになってきた。
このピングリットアレイタイプの半導体装置のリードピ
ンは、該リードピンの曲がりの防止や引っ張り強度向上
のため、コバール、鉄−Ni系合金(42アロイ)等の所謂
剛性の高い材料により構成されていた。
[発明が解決しようとする課題] ここで、近年においては、上記ピングリットアレイタ
イプの半導体装置の高密度実装化(多ピン化)がさらに
進められ、リードピンピッチが短くなってきており、リ
ードピンの微細化が必要となってきた。
しかしながら、上述のようにリードピンを微細化する
と、上記従来の材質では剛性が不充分となり、工程内の
取り扱い時にリードピンの曲がりが発生し、該半導体装
置を容易にプリント基板に実装できないという問題点が
ある。
また、リードピンの強度も低下するため、プリント基
板が機械的または熱的な応力により撓んだ場合に、リー
ドピン付部に応力が集中し、リードピンが取れてしまう
という問題点もある。
本発明は係る問題点に鑑みなされたものであって、リ
ードピンの曲がりが防止され、実装が容易になされると
共に、リードピンに掛る負荷(撓み)が吸収され、製品
としての信頼性の向上された半導体装置を提供すること
を目的としている。
[課題を解決するための手段] 本願において開示される発明のうち代表的なものの概
要を説明すれば、下記のとおりである。
すなわち、基板にリードピンを垂設してなる半導体装
置において、前記リードピンを繊維材料で構成し、この
繊維材料周囲にメタライズ被膜を形成したものである。
[作用] 上記した手段によれば、リードピンを繊維材料で構成
し、この繊維材料周囲にメタライズ被膜を形成するよう
にしたので、該繊維材料は復元性及び弾性を備えている
という作用によって、リードピンの曲がりが防止される
と共にリードピンに掛る負荷(撓み)が吸収されるよう
になり、実装を容易になすと共に、製品としての信頼性
を向上するという上記目的が達成されることになる。
また、繊維材料周囲のメタライズ被膜は電気的導通を
なすという作用によって、正常な装置作動がなされるこ
とになる。
[実施例] 以下、本発明の実施例を図面を参照しながら説明す
る。
第2図、第3図には本発明に係る半導体装置の実施例
が示されている。その概要を説明すれば次のとおりであ
る。
この実施例の半導体装置は、例えばセラミックよりな
る半導体基板1の裏面に多数のリードピン3を垂設して
なる所謂セラミックピングリットアレイ(C−PGA)タ
イプの半導体装置であり、キャップ2内には半導体チッ
プ、配線等が配設されている。
そしてこの実施例の半導体装置にあっては、第1図に
拡大して示されるように、リードピン3は、例えばカー
ボンファイバ等の復元性及び弾性を備える繊維材料4を
多数束ねた構造を採っており、各繊維材料4の周囲に
は、電気的導通をとるための、例えば銅/金の積層構造
をなすメタライズ被膜5が施され、このメタライズ被膜
5の外周には、図示はされていないがプリント基板への
実装時に溶融されることになるハンダが形成されてい
る。
従って、リードピンの曲がりが防止され、該半導体装
置を容易にプリント基板に実装できることができると共
に、プリント基板が機械的または熱的な応力により撓ん
でも、この撓みを該リードピン3が吸収することができ
るようになっている。
上記繊維材料4は熱間又は冷間圧接により束ねられて
おり、メタライズ被膜5は周知のメッキ技術により、メ
タライズ被膜5の周囲に形成されるハンダはハンダディ
ップまたハンダメッキ技術によりそれぞれ形成されてい
る。
リードピン3の頭部(基板1側)の形状は、図示され
ていないが基板1との接合を容易にするために平坦とな
るように潰されており、また上記繊維材料4の径は、本
発明の目的に適合する限り特に制限はないが、例えば5
〜数+μmとされている。
このように構成される半導体装置によれば次のような
効果を得ることができる。
すなわち、リードピン3を繊維材料4で構成し、この
繊維材料4周囲にメタライズ被膜5を形成するようにし
たので、該繊維材料4は復元性及び弾性を備えていると
いう作用によって、リードピン3の曲がりが防止される
と共にリードピン3に掛る負荷(撓み)が吸収されるよ
うになり、実装を容易になすことが可能になると共に、
製品としての信頼性の向上が図られるようになる。
また、繊維材料4周囲のメタライズ被膜5は電気的導
通をなすという作用によって、正常な装置作動が行なわ
れることになる。
以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、上記実施例においては、リードピン3を同径
なる繊維材料4を束ねて構成するようにしているが、径
の異なる繊維材料を束ねて構成される最密充填構造とし
ても良い。
また、リードピン3を繊維材料4を束ねるようにして
形成するのではなく、捩るようにして編んで形成するこ
とも可能である。
また、リードピン3を一本の繊維材料により構成する
ことも可能である。
また、繊維材料4の材質をカーボンファイバとしてい
るがグラスファイバ等で構成することも可能であり、ア
モルファス金属等で構成することも考えられる。
また、繊維材料4を束ねるようにしたり、上記のよう
に編んで構成した後、第1図の点線で示される部位、す
なわち繊維材料4の束の周囲をさらにメタライズ被膜す
ることも可能である。その場合には、各繊維材料4の周
囲にはメタライズ被膜5を形成してもしなくても良い。
また、本発明装置をプラスチックピングリットアレイ
(P−PGA)タイプの半導体装置に対して適用すること
も可能である。その場合にはリードピン3の基板からの
抜けを防止するために、基板の孔内に挿入される部位の
径が太くされることになる。
なお、本発明は、基板の裏面にリードピンを垂設して
なる所謂ピングリッドアレイタイプの半導体装置に対し
てのみ適用されるものではなく、基板の側面にリードピ
ンを垂設してなる半導体装置に対しても同様に適用可能
であるというのはいうまでもない。
[発明の効果] 本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば下記のとおりであ
る。
すなわち、リードピンを繊維材料で構成し、この繊維
材料周囲にメタライズ被膜を形成するようにしたので、
該繊維材料は復元性及び弾性を備えているということか
ら、リードピンの曲がりが防止されると共にリードピン
に掛る負荷(撓み)が吸収されるようになる。その結
果、実装を容易になすことが可能なると共に、製品とし
ての信頼性の向上が図られるようになる。
また、繊維材料周囲のメタライズ被膜は電気的導通を
なすことから、正常な装置作動を行なうことが可能とな
る。
【図面の簡単な説明】
第1図は本発明に係る半導体装置の実施例の要部の拡大
断面図、 第2図は本発明に係る半導体装置の実施例の平面図、 第3図は本発明に係る半導体装置の実施例の底面図であ
る。 1……半導体基板、3……リードピン、4……繊維材
料、5……メタライズ被膜。
フロントページの続き (72)発明者 沖永 隆幸 東京都小平市上水本町5丁目20番1号 日立超エル・エス・アイエンジニアリン グ株式会社内 (72)発明者 大塚 寛治 東京都青梅市今井2326番地 株式会社日 立製作所デバイス開発センタ内 (72)発明者 白井 優之 東京都青梅市今井2326番地 株式会社日 立製作所デバイス開発センタ内 (72)発明者 井上 光弘 茨城県下館市大字小川1500番地 日立化 成工業株式会社下館研究所内 (58)調査した分野(Int.Cl.6,DB名) H01L 23/50

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】基板にリードピンを垂設してなる半導体装
    置において、前記リードピンを繊維材料で構成し、この
    繊維材料周囲にメタライズ被膜を形成したことを特徴と
    する半導体装置。
  2. 【請求項2】前記繊維材料はカーボンファイバであるこ
    とを特徴とする特許請求の範囲第1項記載の半導体装
    置。
  3. 【請求項3】前記メタライズ被膜は銅/金の積層構造を
    なし、さらに金の表面にはハンダが形成されていること
    を特徴とする特許請求の範囲第1項または第2項記載の
    半導体装置。
JP1175096A 1989-07-06 1989-07-06 半導体装置 Expired - Lifetime JP2766991B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1175096A JP2766991B2 (ja) 1989-07-06 1989-07-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1175096A JP2766991B2 (ja) 1989-07-06 1989-07-06 半導体装置

Publications (2)

Publication Number Publication Date
JPH0338868A JPH0338868A (ja) 1991-02-19
JP2766991B2 true JP2766991B2 (ja) 1998-06-18

Family

ID=15990180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1175096A Expired - Lifetime JP2766991B2 (ja) 1989-07-06 1989-07-06 半導体装置

Country Status (1)

Country Link
JP (1) JP2766991B2 (ja)

Also Published As

Publication number Publication date
JPH0338868A (ja) 1991-02-19

Similar Documents

Publication Publication Date Title
CN100517680C (zh) 布线基板、半导体装置及显示模块
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US4951124A (en) Semiconductor device
KR20080022452A (ko) Pop 패키지 및 그의 제조 방법
KR20040009679A (ko) 적층형 반도체 모듈 및 그 제조방법
CN102362345A (zh) 半导体元件基板及其制造方法、半导体器件
KR20070027625A (ko) 가요성 리드프레임 구조 및 집적 회로 패키지 형성 방법
JP2766991B2 (ja) 半導体装置
JPH04299851A (ja) 半導体装置用リードフレーム
JPH04199736A (ja) ピン形放熱フィンの製造方法
JP3678883B2 (ja) 樹脂封止型半導体装置の製造方法
JP2000031371A (ja) リードフレームおよびそれを用いて構成された半導体装置
JP4677152B2 (ja) 半導体装置
JP3238074B2 (ja) 半導体装置用テープキャリア
JPH0878601A (ja) ハイブリッドic
JPH0419806Y2 (ja)
JPH0331086Y2 (ja)
JP3076302B2 (ja) 半導体装置
JPH032345B2 (ja)
KR200159861Y1 (ko) 반도체 패키지
KR100243375B1 (ko) 비지에이 반도체 패키지와 그 제조방법
JP3288973B2 (ja) 半導体装置、積層体及びモジュール構造体
CN115706069A (zh) Qfn封装框架、qfn封装结构及其制造方法
JPS61101061A (ja) 半導体装置
JPS60138945A (ja) 封止型半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20041210

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

A521 Written amendment

Effective date: 20050708

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050809