JPH0493631A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体を用いた加速度センサや圧力センサ等
の温度補償技術に関する。

〔従来技術〕

従来の半導体を用いた加速度センサや圧力センサにおけ
る温度補償技術としては、例えば、特開昭６２−２１３
２８０号公報に記載されたものがある。

第７図は、上記の半導体加速度センサの平面図である。

この素子は、シリコン基板１００に空隙１０２を形成す
ることにより、一端におもり１０８を持った加速度検知
用片持ち梁１０６と、おもりをもたない温度補償用片持
ち梁１０４とが形成されている。そして加速度検知用片
持ち梁１０６の支持部近傍には梁のたわみを検出するた
めのピエゾ抵抗１１３ａと１１３ｂとが形成され、また
、温度補償用片持ち梁１０４の支持部近傍にはピエゾ抵
抗１１３Ｃと１１３ｄとが形成されている。

上記の構成において、各ピエゾ抵抗１１３ａ〜１１３ｄ
の抵抗値は温度依存性を持つが、上記の４個のピエゾ抵
抗によってブリッジ回路を構成することにより、梁のた
わみ検出用のピエゾ抵抗１１３ａと１１３ｂとの抵抗値
の温度依存性を補償することが出来、広い温度範囲にお
いて高精度の加速度検出を行なうことが出来る。

〔発明が解決しようとする課題〕

しかし、上記のような従来の半導体装置においては、加
速度検知用片持ち梁１０６および温度補償用片持ち梁１
０４の幅としてそれぞれ数百μｍ必要なこと、および両
梁間の間隔として数十μｍ必要なことから、２つの梁に
形成するピエゾ抵抗間の距離が数百μｍと大きく離れて
しまう。そして半導体ウェハにピエゾ抵抗を形成する際
には、後記第４図に示すごとく、ウェハ面内において抵
抗値にばらつきが生じるので、両梁間の距離が大きいと
加速度検知用片持ち梁１０６上のピエゾ抵抗値と温度補
償用片持ち梁１０４上のピエゾ抵抗値が異なってしまい
、そのため、オフセットが生じて温度補償効果が無くな
ってしまう、という問題があった。

本発明は、上記のごとき従来技術の問題を解決するため
になされたものであり、製造時における半導体ウェハ面
内の抵抗値のばらつきに拘らず正確な温度補償を行ない
、広い温度範囲で高精度の検出を行なうことの出来る半
導体装置を提供することを目的とする。

〔課題を解決するための手段〕

上記の目的を達成するため、本発明においては、特許請
求の範囲に記載するように構成している。

すなわち、本発明においては、温度補償用片持ち梁を加
速度検知用片持ち梁の両側にそれぞれ配設し、それらを
対称辺とするブリッジ回路を形成することにより、温度
補償用片持ち梁上に形成されたピエゾ抵抗の抵抗値のば
らつきを相殺するように構成したものである。

〔発明の実施例〕

第１図および第２図は、本発明の一実施例図であり、第
１図は平面図、第２図（ａ）、（ｂ）はそれぞれ第１図
中のＩＶ−ＩＶ断面図、■−■断面図である。なお、こ
の実施例は片持ち梁による加速度センサまたは圧力セン
サに本発明を適用した場合を例示する。

第１図において、シリコン基板１００の一部に空ｐ％ｔ
１０２を形成することにより、加速度検知用片持ち梁１
０６と、その両端の温度補償用片持ち梁２０１および２
０２が形成されている。また、加速度検知用片持ち梁１
０６の支持部近傍にはピエゾ抵抗１１２ａと１１２ｂが
形成され、温度補償用片持ち梁２０１および２０２支持
部近傍にはそれぞれピエゾ抵抗１１２Ｃおよび１１２ｄ
が形成されている。

また、第２図において、シリコン基板１００の上面にＮ
型エピタキシャル層１１０が形成され、その表面近傍部
分にはピエゾ抵抗１１２ａ、１１２ｃが形成されている
。そしてその上面に絶縁膜１１４、電極１１６および保
護膜１１８が形成されている。

また、第３図は上記半導体装置で加速度または圧力を検
出する際の検出回路の一実施例図である。

第３図において、抵抗Ｒ１〜Ｒ４は前記第１図の４本の
ピエゾ抵抗１１２ａ〜１１２ｄの抵抗値を示し、それぞ
れ１１２ａ＝Ｒ１，１１’２ｂ＝Ｒ２，１１２ｃ＝Ｒ，
，１１２ｄ＝Ｒ４である。そして第３図に示すように、
Ｒ１とＲ２、Ｒ３とＲ４をそれぞれ対称辺とするブリッ
ジ回路を形成する。

次に作用を説明する。前記第３図において、Ｒ１とＲ２
は加速度検出用のピエゾ抵抗であり、Ｒ３とＲ４は補償
用のピエゾ抵抗である。また、Ｒ□〜Ｒ４には抵抗値の
ばらつきがあり、設計値をそれぞれＲｏｌ、Ｒｏ２、Ｒ
ｏ３、ＲＯ４とし、設計値からのずれをそれぞれΔＲ工
〜ΔＲ４とすれば、Ｒ工〜Ｒ４は下記（１）式に示すよ
うになる。

Ｒ，＝Ｒ，１＋ΔＲ工 Ｒ２”Ｒ１Ｚ＋ΔＲ２ Ｒ３”ＲＤＪ＋ΔＲ３ Ｒ４＝Ｒｏ４＋ΔＲ４−・　（１） 上記の各抵抗値Ｒ１〜Ｒ４はランダムにばらつくのでは
なく成る傾向をもっている。

例えば、第４図は半導体ウェハに多数のセンサチップを
形成した場合におけるピエゾ抵抗の分布を示す図であり
、設計値が１０８（単位は任意）の場合における抵抗値
のばらつきを示している。

第４図に示すように、抵抗値はウェハ内では大きなうね
りを持って分布しているが、このウェハから切り出され
た微小な各センサチップ（前記第１図の素子）内で見る
と、第５図に示すように、設計値からのずれはほぼ直線
的に変化する傾向となる。そのため、２つの補償用片持
ち梁が加速度検出片持ち梁を挟んで対称に設けられてい
れば、ΔＲ□〜ΔＲ４は下記（２）式に示すように近似
することが出来る。

ΔＲ３−ΔＲ，＝ΔＲ２−ΔＲ，・・（２）また、Ｒ□
とＲ２は近接しているため、△Ｒ工＝へＲ２・・（３） と見做すことが出来る。

第３図のブリッジ回路において、加速度が加わっていな
い場合には、出力電圧Ｖは、理想的には零であるが、前
記（１）式に示すように設計値からのずれがあった場合
には、−船釣には零にはならない。この時の出力電圧Δ
Ｖは、下記（４）式％式％ しかし、本実施例の場合には、前記（２）式の関係があ
るので、（２）式を（４）式に代入すると判るように、
Δｖ＝０となる。すなわち１本実施例のように構成すれ
ば、温度特性を正確に補償することが出来る。

次に、本実施例の装置の製造方法について説明する。

第６図（ａ）〜（ｇ）は本実施例の製造工程を説明する
ための断面図である。

まず、（ａ）に示すごとく、比抵抗５Ω・Ｃｍ程度、厚
さ４００μｍ程度で面方位を（１００）面とするＰ型の
基板１００上に、比抵抗１０Ω・Ｃｌ１１程度のＮ型エ
ピタキシャル層１１０を、例えば厚さが１０μｍ程度に
成長形成させる。なお、エピタキシャル層１１０の厚さ
は、センサの感度に応じて適宜選択する。

次に、（ｂ）に示すごとく、エピタキシャル層１１０の
表面に、熱酸化によってＳ　ｉｏ２の絶縁膜１１４を形
成し、それをマスクとして空隙１０２となる部分にＰ型
の拡散領域１１９を形成する。

次に、（ｃ）に示すごとく、後述するエレクトロ・ケミ
カル・エツチング用の電極とＮ型エピタキシャル層１１
０とを接続するためのＮ型の拡散領域１２０を、上述し
たのと同様の方法によってＮ型エピタキシャル層１１０
の表面近傍に形成する。

次に、（ｄ）に示すごとく５工ピタキシヤル層１１０の
表面の所定の領域に１例えばＩ　Ｘ　１０”ｃｍ””程
度のＰ型の不純物を選択的に拡散してピエゾ抵抗１１２
８〜１１２ｄを形成する。

なお、ピエゾ抵抗１１２ａ〜１１２ｄの感歪特性は、拡
散される不純物濃度が低濃度になるほど感度が高くなる
が、不純物濃度のばらつきはピエゾ抵抗１１２ａ〜１１
２ｄの出力のばらつきの原因となるので、不純物濃度は
拡散処理の制御性を考慮して適宜選択する。

次に、（ｅ）に示すごとく、前記（ｂ）に示した工程で
形成されたＳｉｎ、の絶縁膜１１４を除去した後、新た
にＳｉＣ２の酸化膜１２２を、例えば厚さが１μｍ程度
に、基板１００の表面に形成し、同様の酸化膜１２１を
裏面に形成する。その後、Ｎ＋型の拡散領域１２０及び
ピエゾ抵抗１１２ａ〜１１２ｄと接する配線１１６を形
成する。

次に、（ｆ）に示すごとく、厚さが７０００人程度のＰ
ＳＧ等を用いた眉間絶縁膜１２４を表面上に形成し、Ｎ
１型の拡散領域１２０に接続された配線１１６に、エレ
クトロ・ケミカル・エツチング用の電極１２３を接続形
成する。また、基板１００の裏面に形成された酸化膜１
２１のうち、片持ち梁が形成される部分を除去し、エレ
クトロ・ケミカル・エツチング用の開口部を形成する。

そして、Ｋ　ＯＨ水溶液あるいはエチレンジアミン、ピ
テカルコール、水の混合液等のようなエッチング処理に
異方性を有するアルカリエツチング液中で、エレクトロ
・ケミカル・エツチング用の電極１２３を陽極、ｐｔ等
の金属を陰極として、エレクトロ・ケミカル・エツチン
グ処理を行う。それによって、上記開口部からＰ型の基
板１００をＮ型のエピタキシャル層１１０とのＰＮ接合
面まで除去すると共に、空隙１０２となるＰ型の領域を
除去する。このエレクトロ・ケミカル・エツチング処理
を用いることにより、電圧が印加されていないＰ型の基
板１００は化学的にエツチング処理されるが、陽極酸化
作用によってエツチング処理はＰＮ接合面で停止する。

このため、片持ち梁の厚さを正確に制御することが可能
となり、極めて高精度の片持ち梁を形成することが出来
る。

次に、（ｇ）に示すごとく、空隙１０２の上部の酸化膜
１２２及び層間絶縁膜１２４を除去した後、エツチング
用の電極１２３を除去し、再びＰＳＧ等を用いた保護膜
１１８を形成して、外部配線用パッド（図示せず）を形
成することにより、前記第１図のごとき半導体加速度セ
ンサが完成する。

上記のように、本発明の半導体装置は、通常の半導体製
造プロセスと類似した製造方法を用いて形成されるため
、均一性に優れ品質のそろったものを製造することが出
来る。

なお、上記の実施例においては、２本の温度補償用片持
ち梁２０１，２０２をそれぞれ加速度検知用片持ち梁１
０６の両側に１本づつ設けた場合を例示したが、片側に
複数本設けてもよい。すなわち、前記第５図の特性から
判るように、チップ内のピエゾ抵抗の分布が直線的に変
化する場合には、温度補償用片持ち梁を２本とも一方の
側に設けても、出力回路に適当な演算回路を設けること
によって温度特性を補償することが出来る。

また、これまでの実施例においては、補償用片持ち梁が
２本の場合を示したが、加速度検圧周片持ち梁の両側ま
たは片側に２本以上の補償用片持ち梁を設けてもよい。

〔発明の効果〕

以上説明したごとく、本発明によれば、温度補償用片持
ち梁を加速度検知用片持ち梁の両側にそれぞれ配設し、
それらを対称辺とするブリッジ回路を形成することによ
り、ピエゾ抵抗の抵抗値のばらつきを相殺することが出
来る。そのため、ピエゾ抵抗製造時の面内ばらつきがあ
っても加速度センサや圧力センサの温度補償を正確に行
なうことが出来るので、高精度なセンサを実現すること
が出来、また、比較的大きな製造ばらつきが許容される
ので、安価な加速度センサを実現することが出来るとい
う効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例の平面図、第２図は第１図の
断面図、第３図は本発明の検出回路の一実施例図、第４
図は半導体ウェハに多数のセンサチップを形成した場合
におけるピエゾ抵抗の分布を示す図、第５図は微小なセ
ンサチップにおける抵抗変化の傾向を示す図、第６図は
第１図の実施例の製造プロセスを示す断面図、第７図は
従来装置の一例の平面図である。 く符号の説明〉 １００・・・シリコン基板 １０２・・空隙 １０４・・・温度補償用片持ち梁 １０６・・・加速度検知用片持ち梁 １０８・・・おもり １１２ａ、１１２　ｂ　＝・ピエゾ抵抗１１２ｃ、１１
２　ｄ　＝ピエゾ抵抗

Claims (1)

1. 【特許請求の範囲】 一端が半導体基板に支持され、他端におもりを有する第
   １の片持ち梁と、 上記第１の片持ち梁の支持部近傍に形成された第１およ
   び第２のピエゾ抵抗と、 一端が上記半導体基板に支持され、上記第１の片持ち梁
   の両側に形成された第２および第３の片持ち梁と、 上記第２の片持ち梁の支持部近傍に形成された第３のピ
   エゾ抵抗と、 上記第３の片持ち梁の支持部近傍に形成された第４のピ
   エゾ抵抗と、を備え、 かつ、上記第１のピエゾ抵抗と第２のピエゾ抵抗、およ
   び上記第３のピエゾ抵抗と第４のピエゾ抵抗をそれぞれ
   対称辺とするブリッジ回路を形成することにより、上記
   第１および第２のピエゾ抵抗で形成した片持ち梁変位検
   出部の温度補償を上記第３および第４のピエゾ抵抗で行
   なうことを特徴とする半導体装置。