JPH0491579A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH0491579A JPH0491579A JP2205273A JP20527390A JPH0491579A JP H0491579 A JPH0491579 A JP H0491579A JP 2205273 A JP2205273 A JP 2205273A JP 20527390 A JP20527390 A JP 20527390A JP H0491579 A JPH0491579 A JP H0491579A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- switching
- khz
- pulse train
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 16
- 230000001360 synchronised effect Effects 0.000 claims abstract description 9
- 238000001514 detection method Methods 0.000 claims description 7
- 238000007493 shaping process Methods 0.000 abstract description 10
- 101100269323 Arabidopsis thaliana AFC3 gene Proteins 0.000 abstract description 8
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 241000473391 Archosargus rhomboidalis Species 0.000 description 1
- 241000283153 Cetacea Species 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
- H04N3/185—Maintaining dc voltage constant
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Television Receiver Circuits (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は、複数の表示モードで働くために互いに周波数
の異なる複数の水平同期パルス列が用いられる複数周波
数の表示システムのための、スイッチング・レギュレー
タ型の電源装置に関する。
の異なる複数の水平同期パルス列が用いられる複数周波
数の表示システムのための、スイッチング・レギュレー
タ型の電源装置に関する。
Ｂ、従来技術及び問題点
スイッチング・モード電源装置として呼ばれるスイッチ
ング・レギュレータが、表示ワークステーションのＣＲ
Ｔ表示装置、パーソナル・コンピュータ、プリンタの安
定直流電源として用いられてきた。電源装置はＣＲＴ表
示装置のスペース内に収められる。スイッチング・モー
ドの電源装置をＣＲ７表示装置内に収める際に生じる問
題点は、ＣＲ７表示面にジッダ若しくはビート・ノイズ
が生じることであり、そしてこれは、水平偏向パルスの
周波数及びスイッチング・レギュレータのスイッチング
周波数の闇の相互干渉により生じ、又電源装置のトラン
スからの漏洩磁束によりＣＲＴ表示装置の偏向磁界が不
安定になることにより生じる。
ング・レギュレータが、表示ワークステーションのＣＲ
Ｔ表示装置、パーソナル・コンピュータ、プリンタの安
定直流電源として用いられてきた。電源装置はＣＲＴ表
示装置のスペース内に収められる。スイッチング・モー
ドの電源装置をＣＲ７表示装置内に収める際に生じる問
題点は、ＣＲ７表示面にジッダ若しくはビート・ノイズ
が生じることであり、そしてこれは、水平偏向パルスの
周波数及びスイッチング・レギュレータのスイッチング
周波数の闇の相互干渉により生じ、又電源装置のトラン
スからの漏洩磁束によりＣＲＴ表示装置の偏向磁界が不
安定になることにより生じる。
これらの問題を解決する最初の方法は、水平偏向回路を
シールドによって電源から磁気的に隔離することであっ
た。第２の方法は、水平偏向周波数とスイッチング周波
数とを同期させることであり、そしてこれは、１８Ｍテ
クニカル・ディスクロジャ・ブリティンの１９８７年２
月、第２９巻、第９号の第３９２１−３９２２頁の ”５ｗ１ｔｃｈ ｍｏｄｅ ｐｏｗｅｒ ５ｕｐｐｌｙ
ｆｏｒ ＣＲＴ ｄｉｓｐｌａｙ。
シールドによって電源から磁気的に隔離することであっ
た。第２の方法は、水平偏向周波数とスイッチング周波
数とを同期させることであり、そしてこれは、１８Ｍテ
クニカル・ディスクロジャ・ブリティンの１９８７年２
月、第２９巻、第９号の第３９２１−３９２２頁の ”５ｗ１ｔｃｈ ｍｏｄｅ ｐｏｗｅｒ ５ｕｐｐｌｙ
ｆｏｒ ＣＲＴ ｄｉｓｐｌａｙ。
そして１８Ｍテクニカル・ディスクロジャ・ブリティン
の１９８７年４月、第２９巻、第１１号の第４９４８−
４９４９頁の”５ｗ１ｔｃｈｅｄ ｐｏｗｅｒｓｕｐｐ
ｌｙ ５ｙｎｃｈｒｏｎｉｚｅｄ ｔｏ ｄｉｓｐｌｙ
”に示されている。
の１９８７年４月、第２９巻、第１１号の第４９４８−
４９４９頁の”５ｗ１ｔｃｈｅｄ ｐｏｗｅｒｓｕｐｐ
ｌｙ ５ｙｎｃｈｒｏｎｉｚｅｄ ｔｏ ｄｉｓｐｌｙ
”に示されている。
前の論文では、スイッチ・モード電源は水平周波数の倍
数で動作する。後の論文では、スイッチ・モード電源は
水平走査率の半分で動作する。特願昭６３−２９４７２
７号は、第１及び第２スイツチング・レギュレータの入
力が整流及び平滑回路のＤＣバルク電圧出力に共通に接
続され、そして第２スイツチング・レギュレータが、第
１スイツチング・レギュレータのＮ倍若しくは１／Ｎ倍
（Ｎは１以上の整数）の周波数で動作する電源装置を示
している。
数で動作する。後の論文では、スイッチ・モード電源は
水平走査率の半分で動作する。特願昭６３−２９４７２
７号は、第１及び第２スイツチング・レギュレータの入
力が整流及び平滑回路のＤＣバルク電圧出力に共通に接
続され、そして第２スイツチング・レギュレータが、第
１スイツチング・レギュレータのＮ倍若しくは１／Ｎ倍
（Ｎは１以上の整数）の周波数で動作する電源装置を示
している。
最近、種々な文字表示モードで働くために例えば３１Ｋ
Ｈｚ、４８ＫＨｚ等の異なる水平同期周波数の複数モー
ドを有する複数周波数型のＣＲＴ表示装置が市場に出さ
れてきた。複数周波数型表示装置の殆どにおいて、水平
同期周波数と電源装置のスイッチング周波数とは互いに
独立しておりそして両回路を磁気的に隔離するためのシ
ールドが用いられた。最近の表示端末装置では、電源の
スイッチング周波数が水平同期周波数若しくはその倍数
に同期するように設計されている。実際には、電源の高
効率化及び小型化を実現するために倍数が用いられる０
例えば３１ＫＨｚと３８ＫＨｚの水平同期周波数が用い
られる場合には、９３ＫＨｚ （＝３１ＫＨｚＸ３ ）
と１４４ＫＨｚ（＝４８ＫＨｚｘ３ ）のスイッチング
周波数を有する電源装置が用いられる。即ち電源装置は
５１ＫＨｚ （＝１４４−９３ＫＨｚ ）の広いレンジ
をカバーするように設計されねばならない、一般に、ス
イッチング・モード電源装置を設計するためには、スイ
ッチング・レギュレータのスイッチング周波数即ち動作
周波数に従って次のような代表的パラメータが選択され
る。
Ｈｚ、４８ＫＨｚ等の異なる水平同期周波数の複数モー
ドを有する複数周波数型のＣＲＴ表示装置が市場に出さ
れてきた。複数周波数型表示装置の殆どにおいて、水平
同期周波数と電源装置のスイッチング周波数とは互いに
独立しておりそして両回路を磁気的に隔離するためのシ
ールドが用いられた。最近の表示端末装置では、電源の
スイッチング周波数が水平同期周波数若しくはその倍数
に同期するように設計されている。実際には、電源の高
効率化及び小型化を実現するために倍数が用いられる０
例えば３１ＫＨｚと３８ＫＨｚの水平同期周波数が用い
られる場合には、９３ＫＨｚ （＝３１ＫＨｚＸ３ ）
と１４４ＫＨｚ（＝４８ＫＨｚｘ３ ）のスイッチング
周波数を有する電源装置が用いられる。即ち電源装置は
５１ＫＨｚ （＝１４４−９３ＫＨｚ ）の広いレンジ
をカバーするように設計されねばならない、一般に、ス
イッチング・モード電源装置を設計するためには、スイ
ッチング・レギュレータのスイッチング周波数即ち動作
周波数に従って次のような代表的パラメータが選択され
る。
スイッチング変圧器のコア・サイズ
整流ダイオードのスイッチング速度のレンジ平滑コンデ
ンサのサイズ及び容量 回路素子の熱減少設計 従って、５１ＫＨｚの広いレンジをカバーする電源装置
の設計においては、全ての動作周波数において適正値と
なるように上記パラメータを選択するのが非常に困難で
あった。
ンサのサイズ及び容量 回路素子の熱減少設計 従って、５１ＫＨｚの広いレンジをカバーする電源装置
の設計においては、全ての動作周波数において適正値と
なるように上記パラメータを選択するのが非常に困難で
あった。
Ｃ０問題点を解決するための手段
本発明に従う電源装置は、
互いに周波数の異なる少なくとも２つの水平同期パルス
列を選択的に発生する第１手段と、上記第１手段に接続
され、一方の水平同期パルス列の周波数のＮ倍（Ｎは正
の整数）の周波数の第１スイッチング・パルス列及び他
方の水平同期パルス列の周波数のＭ倍（Ｍは正の整数）
の周波数の第２スイッチング・パルス列の１つを発生す
る手段と、 上記第２手段に接続され、上記第１及び第２スイッチン
グ・パルス列により定められたスイッチング周波数レン
ジを有するスイッチング・レギュレータ型の電源手段と
を有し、上記Ｎ及びＭは最も狭いスイッチング周波数レ
ンジを与えるように選択する。
列を選択的に発生する第１手段と、上記第１手段に接続
され、一方の水平同期パルス列の周波数のＮ倍（Ｎは正
の整数）の周波数の第１スイッチング・パルス列及び他
方の水平同期パルス列の周波数のＭ倍（Ｍは正の整数）
の周波数の第２スイッチング・パルス列の１つを発生す
る手段と、 上記第２手段に接続され、上記第１及び第２スイッチン
グ・パルス列により定められたスイッチング周波数レン
ジを有するスイッチング・レギュレータ型の電源手段と
を有し、上記Ｎ及びＭは最も狭いスイッチング周波数レ
ンジを与えるように選択する。
本発明に従う電源装置においては、上記第１手段は、第
１周波数の第１水平同期パルス列及び第２周波数の第２
水平同期パルス列を選択的に発生する表示制御回路であ
る。
１周波数の第１水平同期パルス列及び第２周波数の第２
水平同期パルス列を選択的に発生する表示制御回路であ
る。
本発明に従う電源装置においては、上記第２手段は、予
定の周波数の鋸歯状波を発生する発振回路と、上記鋸歯
状波及び上記第１及び第２水平同期パルス列の一方を受
けとり、上記予定の周波数を、上記第１水平同期パルス
列のＮ倍の周波数若しくは上記第２水平同期パルス列の
Ｍ倍の周波数に修正する同期回路とを含む。
定の周波数の鋸歯状波を発生する発振回路と、上記鋸歯
状波及び上記第１及び第２水平同期パルス列の一方を受
けとり、上記予定の周波数を、上記第１水平同期パルス
列のＮ倍の周波数若しくは上記第２水平同期パルス列の
Ｍ倍の周波数に修正する同期回路とを含む。
本発明に従う電源装置は、
互いに周波数の異なる複数の水平同期パルス列の１つを
選択的に発生する第１手段と、上記複数の水平同期パル
ス列の周波数を表わす情報に応答して、上記複数の水平
同期パルス列の全てが同期され得る最も広い周波数レン
ジを選択し、該レンジ内にある１つの基本周波数を決定
する周波数決定手段と、 上記基本周波数で動作しそして上記複数の水平同期パル
ス列の周波数の１つに応答して、上記複数の水平同期パ
ルス列の周波数の夫々の倍数に等しい複数のスイッチン
グ・パルス列の１つを発生する第２手段と、 該第２手段に接続され、上記倍数に夫々等しい複数の周
波数により定められるスイッチング周波数レンジで動作
するスイッチング・レギュレータ型の電源手段とを儂え
る。
選択的に発生する第１手段と、上記複数の水平同期パル
ス列の周波数を表わす情報に応答して、上記複数の水平
同期パルス列の全てが同期され得る最も広い周波数レン
ジを選択し、該レンジ内にある１つの基本周波数を決定
する周波数決定手段と、 上記基本周波数で動作しそして上記複数の水平同期パル
ス列の周波数の１つに応答して、上記複数の水平同期パ
ルス列の周波数の夫々の倍数に等しい複数のスイッチン
グ・パルス列の１つを発生する第２手段と、 該第２手段に接続され、上記倍数に夫々等しい複数の周
波数により定められるスイッチング周波数レンジで動作
するスイッチング・レギュレータ型の電源手段とを儂え
る。
本発明に従う電源装置においては、上記周波数決定手段
は、鋸歯状波の周波数を変える発振回路と、該発振回路
に接続され且つ互いに周波数の異なる上記複数の水平同
期パルス列の１つを受けとる同期回路と、上記発振回路
及び上記同期回路に接続され、上記鋸歯状波の周波数が
変えられるにつれて、ロック開始周波数、ロック周波数
及びロック終了周波数を夫々含む複数の周波数組を検出
する周波数検出回路とを有する。
は、鋸歯状波の周波数を変える発振回路と、該発振回路
に接続され且つ互いに周波数の異なる上記複数の水平同
期パルス列の１つを受けとる同期回路と、上記発振回路
及び上記同期回路に接続され、上記鋸歯状波の周波数が
変えられるにつれて、ロック開始周波数、ロック周波数
及びロック終了周波数を夫々含む複数の周波数組を検出
する周波数検出回路とを有する。
本発明に従う電源装置においては、上記周波数決定手段
は、水平同期パルス列毎に上記複数の周波数組を発生す
るように制御し、上記複数の水平同期パルス列え検出さ
れた周波数組を比較し、上記複数の水平同期パルス列の
全てが同期される最も広い周波数レンジを選択する。
は、水平同期パルス列毎に上記複数の周波数組を発生す
るように制御し、上記複数の水平同期パルス列え検出さ
れた周波数組を比較し、上記複数の水平同期パルス列の
全てが同期される最も広い周波数レンジを選択する。
Ｄ、実施例の説明
第１図は本発明に従う電源装置を示す０表示制御回路１
は、パーソナル・コンピュータ若しくはワークステーシ
ョンに含まれる。近年のパーソナル・コンピュータ若し
くはワークステーションの制御ユニットは、例えば６４
０ドツト／１水平ライン、１０５６ドツト／１水平ライ
ン、１２８０ドツト／１水平ラインを要求する複数の文
字表示モードを有し、従って複数種類の水平走査モード
が要求される。そして、パーソナル・コンピュータ若し
くはワークステーション制御ユニットに接続されて複数
の文字表示モードを表示するための複数水平走査周波数
型ＣＲＴ表示装置が開発されてきた。
は、パーソナル・コンピュータ若しくはワークステーシ
ョンに含まれる。近年のパーソナル・コンピュータ若し
くはワークステーションの制御ユニットは、例えば６４
０ドツト／１水平ライン、１０５６ドツト／１水平ライ
ン、１２８０ドツト／１水平ラインを要求する複数の文
字表示モードを有し、従って複数種類の水平走査モード
が要求される。そして、パーソナル・コンピュータ若し
くはワークステーション制御ユニットに接続されて複数
の文字表示モードを表示するための複数水平走査周波数
型ＣＲＴ表示装置が開発されてきた。
第１図の電源装置の表示制御回路１以外の回路ブロック
は、水平偏向回路、フライバック変圧器及び他のアナロ
グ回路（図示せず）と共にＣＲＴ表示装置内のスペース
に収容される。
は、水平偏向回路、フライバック変圧器及び他のアナロ
グ回路（図示せず）と共にＣＲＴ表示装置内のスペース
に収容される。
表示制御装置１は、文字表示モードの１つを表わす信号
に応答して例えば３１ＫＨｚ、３８ＫＨＺ ％ ４８
Ｋ Ｈｚ若しくは６４ＫＨｚの如き周波数の水平同期パ
ルス列と、垂直同期パルス列とＣＲ７表示装置に表示さ
れる文字又はイメージのビデオ信号とを発生するように
設計されている。
に応答して例えば３１ＫＨｚ、３８ＫＨＺ ％ ４８
Ｋ Ｈｚ若しくは６４ＫＨｚの如き周波数の水平同期パ
ルス列と、垂直同期パルス列とＣＲ７表示装置に表示さ
れる文字又はイメージのビデオ信号とを発生するように
設計されている。
選択された周波数の水平同期パルス列は、紛１１を介し
て波形整形回路２に供給される。線１１上の水平同期パ
ルス列３５は第２図に示されている。波形整形回路２は
第２図に示す如きパルス３６をＩｌｌ［１２に発生する
。自動周波数制御回路（ＡＦＣ）３は、発振回路３Ａ及
び同期回路３Ｂを含む。発振回路３Ａにより発生される
或る周波数の鋸歯状波は、同期回路３Ｂに印加される水
平同期パルス列の倍数の周波数に等しい周波数の鋸歯状
波に修正される。このため、同期回路３Ｂは、鋸歯状波
の正に向う部分のうちパルス３６の先縁により分けられ
る下側半分３７Ａをこの部分の上側半分３７Ｂに等しく
するように帰還信号を鯨１３Ａに発生する。
て波形整形回路２に供給される。線１１上の水平同期パ
ルス列３５は第２図に示されている。波形整形回路２は
第２図に示す如きパルス３６をＩｌｌ［１２に発生する
。自動周波数制御回路（ＡＦＣ）３は、発振回路３Ａ及
び同期回路３Ｂを含む。発振回路３Ａにより発生される
或る周波数の鋸歯状波は、同期回路３Ｂに印加される水
平同期パルス列の倍数の周波数に等しい周波数の鋸歯状
波に修正される。このため、同期回路３Ｂは、鋸歯状波
の正に向う部分のうちパルス３６の先縁により分けられ
る下側半分３７Ａをこの部分の上側半分３７Ｂに等しく
するように帰還信号を鯨１３Ａに発生する。
このようにしてＡＦＣ３は、線１２上のパルス３６に応
答して鋸歯状波の周波数を、波形３７により示す如く、
水平同期パルス列の周波数にロック即ち同期する。第１
図のスイッチ１５が位置Ｐ２に接続されているとする。
答して鋸歯状波の周波数を、波形３７により示す如く、
水平同期パルス列の周波数にロック即ち同期する。第１
図のスイッチ１５が位置Ｐ２に接続されているとする。
デユーティ制御回路７は第２図の波形３７を受けとりパ
ルス列３．８を発生する６ スイッチング・レギュレータ型の電源回路９のパワー制
御回路８は、線１６のパルス３８及び線１７上の帰還信
号を受けとり線１８にスイッチング・パルスを発生する
。スイッチン、り素子例えばスイッチング・トランジス
タ１９は線１８のパルスにより制御される。パワー制御
回路８はスイッチング・トランジスタ１９、変圧器２０
、ダイオード２１、コンデンサ２２韮びに抵抗Ｒ１およ
びＲ２はこの分野で周知であるので詳しい説明は行なわ
ない。
ルス列３．８を発生する６ スイッチング・レギュレータ型の電源回路９のパワー制
御回路８は、線１６のパルス３８及び線１７上の帰還信
号を受けとり線１８にスイッチング・パルスを発生する
。スイッチン、り素子例えばスイッチング・トランジス
タ１９は線１８のパルスにより制御される。パワー制御
回路８はスイッチング・トランジスタ１９、変圧器２０
、ダイオード２１、コンデンサ２２韮びに抵抗Ｒ１およ
びＲ２はこの分野で周知であるので詳しい説明は行なわ
ない。
回路ブロック１．２．７及び９はこの分野で周知である
０回路ブロック３．４．６及び１０が、本発明に従って
、波形整形回路２及びデユーティ制御回路７の間に接続
されている。
０回路ブロック３．４．６及び１０が、本発明に従って
、波形整形回路２及びデユーティ制御回路７の間に接続
されている。
初期設定期間に、制御装置１０はスイッチ１５を位置Ｐ
１に位置決めし、そして表示制御回路ｌが発生する水平
同期（Ｈ−３ＹＮＣ）パルス列の周波数のリスト即ち３
１ＫＨｚ、３８ＫＨｚ、４８ＫＨｚ及び６４ＫＨｚを回
路１に要求する。
１に位置決めし、そして表示制御回路ｌが発生する水平
同期（Ｈ−３ＹＮＣ）パルス列の周波数のリスト即ち３
１ＫＨｚ、３８ＫＨｚ、４８ＫＨｚ及び６４ＫＨｚを回
路１に要求する。
そして表示制御回路１は、第３図のブロック３０１で示
すように、制御装置１０にこれらの周波数３１ＫＨｚ、
３８ＫＨｚ、４８ＫＨｚ及び６４ＫＨｚを知らせ、そし
てこれらの周波数はレジスタ６Ｄに記憶される。
すように、制御装置１０にこれらの周波数３１ＫＨｚ、
３８ＫＨｚ、４８ＫＨｚ及び６４ＫＨｚを知らせ、そし
てこれらの周波数はレジスタ６Ｄに記憶される。
動作はブロック３０２に進み、ここで制御装置１０は次
式により表わされる周波数値を発生する。
式により表わされる周波数値を発生する。
３１ＫＨｚＸＫ
３８ＫＨｚＸＫ
４８ＫＨｚＸＫ
６４ＫＨｚＸＫ（ここでＫは正の整数）そして、制御装
置１０は第４図に示す如くテーブル６Ａにこれらの計算
値を記憶する。そして制御装置１０は、表示制御回路１
に、Ｎ番目即ちこの場合は第１番目の３１ＫＨｚｔＭ１
１上に発生させ、そして可変周波数発振回路３Ａに、例
えば３０ＫＨｚ ２８０ＫＨｚの周波数レンジで鋸歯
状波を発生させる。３０ＫＨｚから徐々に増大される周
波数の鋸歯状波が！１３を介して同期回路３Ｂに供給さ
れ、そして３１ＫＨｚの水平同期パルス列が回路３Ｂに
供給される。ＡＦＣ３の出力は第５図に示されている０
発振回１１３Ａからの鋸歯状波の周波数が５７ＫＨｚを
こえると、この場合プル・イン・レンジは±５ＫＨｚに
設定されているのでＡＦＣ３は発振周波数を水平周波数
の２倍である６２ＫＨｚに同期させることができ、そし
てその出力周波数は６２ＫＨｚにロックされる。
置１０は第４図に示す如くテーブル６Ａにこれらの計算
値を記憶する。そして制御装置１０は、表示制御回路１
に、Ｎ番目即ちこの場合は第１番目の３１ＫＨｚｔＭ１
１上に発生させ、そして可変周波数発振回路３Ａに、例
えば３０ＫＨｚ ２８０ＫＨｚの周波数レンジで鋸歯
状波を発生させる。３０ＫＨｚから徐々に増大される周
波数の鋸歯状波が！１３を介して同期回路３Ｂに供給さ
れ、そして３１ＫＨｚの水平同期パルス列が回路３Ｂに
供給される。ＡＦＣ３の出力は第５図に示されている０
発振回１１３Ａからの鋸歯状波の周波数が５７ＫＨｚを
こえると、この場合プル・イン・レンジは±５ＫＨｚに
設定されているのでＡＦＣ３は発振周波数を水平周波数
の２倍である６２ＫＨｚに同期させることができ、そし
てその出力周波数は６２ＫＨｚにロックされる。
出力周波数のロックは６７ＫＨｚの前に解除される。５
７ＫＨｚの周波数を本明細書ではロック開始周波数Ｆ８
と呼び、６２ＫＨｚの周波数をロック周波数ＦＬと呼び
そして６７ＫＨｚの周波数をロック終了周波数ＦＥと呼
ぶ。
７ＫＨｚの周波数を本明細書ではロック開始周波数Ｆ８
と呼び、６２ＫＨｚの周波数をロック周波数ＦＬと呼び
そして６７ＫＨｚの周波数をロック終了周波数ＦＥと呼
ぶ。
第５図に示す如く鋸歯状波の周波数が６７ＫＨｚから更
に増大されるにつれ、周波数のロックは９３ＫＨｚ、１
２４ＫＨｚ、１５５ＫＨｚ、１８６ＫＨｚ、２１７ＫＨ
ｚ及び２４８ＫＨｚで生じる。第３図のブロック３０３
において、各ロック周波数毎の周波数Ｆｓ、ＦＬ及びＦ
Ｅが周波数検出回路４により検出即ち判別されそして制
御装置１０に送られ、そして装置１０はこれらを第６図
のテーブル６Ｂに記憶する。
に増大されるにつれ、周波数のロックは９３ＫＨｚ、１
２４ＫＨｚ、１５５ＫＨｚ、１８６ＫＨｚ、２１７ＫＨ
ｚ及び２４８ＫＨｚで生じる。第３図のブロック３０３
において、各ロック周波数毎の周波数Ｆｓ、ＦＬ及びＦ
Ｅが周波数検出回路４により検出即ち判別されそして制
御装置１０に送られ、そして装置１０はこれらを第６図
のテーブル６Ｂに記憶する。
動作は第３図のブロック３０４に進み、ここで制御装置
１０は、水平同期パルス列の全周波数がテストされ終え
たか否かを調べる。この場合ブロック３０４の答はノー
であるので、動作はブロック３０２戻り、ここで制御装
置１０は、表示制御回路１に第２の水平同期周波数３８
ＫＨｚを発生させる。３１ＫＨｚの場合と同様に、周波
数Ｆｓ、ＦＬ及びＦＥが周波数検出回路４により検出さ
れ、そして検出された値は第６図に示す如くテーブル６
Ｂに記憶される。このようにして、水平同期周波数４８
ＫＨｚ及び６４ＫＨｚの周波数ＦＳ、 ＦＬ及びＦＥが
検出され、そしてテーブル６Ｂに記憶される。最後の水
平同期周波数６４ＫＨｚに対する周波数Ｆｓ、Ｆ、及び
ＦＥがテーブル６Ｂに記憶され終えた後、ブロック３０
４の答はイエスとなる。
１０は、水平同期パルス列の全周波数がテストされ終え
たか否かを調べる。この場合ブロック３０４の答はノー
であるので、動作はブロック３０２戻り、ここで制御装
置１０は、表示制御回路１に第２の水平同期周波数３８
ＫＨｚを発生させる。３１ＫＨｚの場合と同様に、周波
数Ｆｓ、ＦＬ及びＦＥが周波数検出回路４により検出さ
れ、そして検出された値は第６図に示す如くテーブル６
Ｂに記憶される。このようにして、水平同期周波数４８
ＫＨｚ及び６４ＫＨｚの周波数ＦＳ、 ＦＬ及びＦＥが
検出され、そしてテーブル６Ｂに記憶される。最後の水
平同期周波数６４ＫＨｚに対する周波数Ｆｓ、Ｆ、及び
ＦＥがテーブル６Ｂに記憶され終えた後、ブロック３０
４の答はイエスとなる。
動作は第３図のブロック３０５に進み、ここで制御装置
１０は水平同期周波数３１ＫＨｚ、３８ＫＨｚ、４８Ｋ
Ｈｚ及び６４ＫＨｚの一群の値を選択し、そして３１Ｋ
Ｈｚ、３８ＫＨｚ、４８ＫＨｚ及び６４ＫＨｚにおける
一群のロック開始周波数Ｆ８を比較し、そして３１ＫＨ
ｚ、３８ＫＨｚ、４８ＫＨｚ及び６４ＫＨｚにおける一
群の終了周波数を比較し、そして共通即ち基本周波数を
検出する。
１０は水平同期周波数３１ＫＨｚ、３８ＫＨｚ、４８Ｋ
Ｈｚ及び６４ＫＨｚの一群の値を選択し、そして３１Ｋ
Ｈｚ、３８ＫＨｚ、４８ＫＨｚ及び６４ＫＨｚにおける
一群のロック開始周波数Ｆ８を比較し、そして３１ＫＨ
ｚ、３８ＫＨｚ、４８ＫＨｚ及び６４ＫＨｚにおける一
群の終了周波数を比較し、そして共通即ち基本周波数を
検出する。
第５図を参照するに、制御装置１０は、最初値Ａ、Ｂ、
Ｃ及びＤを第１グループとして選択し、これらの値Ａ、
Ｂ、Ｃ及びＤのロック終了周波数６７ＫＨｚ、８１ＫＨ
ｚ、１０１ＫＨｚ及び１３３ＫＨｚを比較して最低のロ
ック終了周波数６７ＫＨｚを選択し、値Ａ、Ｂ、Ｃ及び
Ｄのロック開始周波数５７ＫＨｚ、７１ＫＨｚ、９１Ｋ
Ｈｚ及び１２３ＫＨｚを比較して、最高のロック開始周
波数（Ｆ３ｍａｘ） １２３ ＫＨｚを選択し、最低ロ
ック終了周波数（Ｆｔ：ｍ１ｎ）６７ＫＨｚから最高ロ
ック開始周波数（Ｆ３ｍａｘ）１２３ＫＨｚを弓いた差
である周波数−５６ＫＨｚを第７図のテーブル６Ｃの周
波数レンジ１に記憶する。
Ｃ及びＤを第１グループとして選択し、これらの値Ａ、
Ｂ、Ｃ及びＤのロック終了周波数６７ＫＨｚ、８１ＫＨ
ｚ、１０１ＫＨｚ及び１３３ＫＨｚを比較して最低のロ
ック終了周波数６７ＫＨｚを選択し、値Ａ、Ｂ、Ｃ及び
Ｄのロック開始周波数５７ＫＨｚ、７１ＫＨｚ、９１Ｋ
Ｈｚ及び１２３ＫＨｚを比較して、最高のロック開始周
波数（Ｆ３ｍａｘ） １２３ ＫＨｚを選択し、最低ロ
ック終了周波数（Ｆｔ：ｍ１ｎ）６７ＫＨｚから最高ロ
ック開始周波数（Ｆ３ｍａｘ）１２３ＫＨｚを弓いた差
である周波数−５６ＫＨｚを第７図のテーブル６Ｃの周
波数レンジ１に記憶する。
次に、制御装置１０は、第２グループとして値Ｅ、Ｂ、
Ｃ及びＤを選択し、これらの値のロック終了周波数９８
ＫＨｚ、８１ＫＨｚ、１０１ＫＨｚ及び１３３ＫＨｚを
比較して最低ロック終了周波数８１ＫＨｚを選択し、そ
して値Ｅ、Ｂ、Ｃ及びＤのロック開始周波数８８ＫＨｚ
、７１ＫＨｚ％ ９１ Ｋ Ｈｚ及び１２３ＫＨｚを比
較して最高のロック開始周波数１２３ＫＨｚを選択し、
そして値−４２ＫＨｚ＝８１ ＫＨｚ （Ｆ２ｍ１ｎ）
１２３ ＫＨｚ （Ｆ３ｍａｘ）を第７図のテーブル６
Ｃのレンジ２に記憶する。
Ｃ及びＤを選択し、これらの値のロック終了周波数９８
ＫＨｚ、８１ＫＨｚ、１０１ＫＨｚ及び１３３ＫＨｚを
比較して最低ロック終了周波数８１ＫＨｚを選択し、そ
して値Ｅ、Ｂ、Ｃ及びＤのロック開始周波数８８ＫＨｚ
、７１ＫＨｚ％ ９１ Ｋ Ｈｚ及び１２３ＫＨｚを比
較して最高のロック開始周波数１２３ＫＨｚを選択し、
そして値−４２ＫＨｚ＝８１ ＫＨｚ （Ｆ２ｍ１ｎ）
１２３ ＫＨｚ （Ｆ３ｍａｘ）を第７図のテーブル６
Ｃのレンジ２に記憶する。
次に、制御装置１０は、値Ｅ、Ｆ、Ｃ及びＤを第３グル
ープとして選択し、これら値Ｅ、Ｆ、Ｃ及びＤのロック
終了周波数９８ＫＨｚ、１１９ＫＨｚ、１０１ＫＨｚ及
び１３３ＫＨｚを比較して最低のロック終了周波数９８
ＫＨｚを選択し、そしてこれら値Ｅ、Ｆ、Ｃ及びＤのロ
ック開始周波数８８ＫＨｚ、１０９ＫＨｚ、９１ＫＨｚ
及び１２３ＫＨｚを比較して最高のロック開始周波数１
２３ＫＨｚを選択し、そして最低のロック終了周波数９
８ＫＨｚと最高のロック開始周波数１２３ＫＨｚとの間
の値−２５ＫＨｚを第７図のテーブル６Ｃのレンジ３に
記憶する。
ープとして選択し、これら値Ｅ、Ｆ、Ｃ及びＤのロック
終了周波数９８ＫＨｚ、１１９ＫＨｚ、１０１ＫＨｚ及
び１３３ＫＨｚを比較して最低のロック終了周波数９８
ＫＨｚを選択し、そしてこれら値Ｅ、Ｆ、Ｃ及びＤのロ
ック開始周波数８８ＫＨｚ、１０９ＫＨｚ、９１ＫＨｚ
及び１２３ＫＨｚを比較して最高のロック開始周波数１
２３ＫＨｚを選択し、そして最低のロック終了周波数９
８ＫＨｚと最高のロック開始周波数１２３ＫＨｚとの間
の値−２５ＫＨｚを第７図のテーブル６Ｃのレンジ３に
記憶する。
このようにして制御装置１０は、次のレンジの値を逐次
的に計算しそしてこれらを第７図のテーブル６Ｃに記憶
する。
的に計算しそしてこれらを第７図のテーブル６Ｃに記憶
する。
レンジ４（−２２ＫＨｚ）：値Ｇ、Ｆ、Ｃ及びＤレンジ
５ （−２０ＫＨｚ ）：値Ｇ、Ｆ、■及びＤレンジ６
（１８ＫＨｚ）：値Ｇ、Ｈ，Ｉ及びＤレンジ７（１７Ｋ
Ｈｚ）：値Ｊ、Ｈ，Ｉ及びＤレンジ８（２７ＫＨｚ）：
値Ｊ、Ｌ、Ｍ及びＮレンジ９（＋ ４ＫＨｚ）：値に
、 Ｌ７、Ｍ及びＮレンジ１０（−７０ＫＨｚ）：値に
、Ｐ、Ｑ及びＲレンジ１１ （−２９ＫＨｚ ）：値０
、Ｐ、Ｑ及びＲレンジ１２（−１８ＫＨｚ ）：値Ｓ、
Ｐ、Ｑ及びＲそして、制御装置１０は、第７図のテーブ
ル６Ｃの周波数レンジ１乃至１２の値を比較しそして正
の最大値４ＫＨｚを有するレンジ９を選択する。レンジ
９は、１８７ＫＨｚから１９１ＫＨｚの周波数を含むこ
と、そして条件Ｆ Ｅｍｉｎ −Ｆ ８ｍａＸ〉０が満
たされる場合に共通ロック周波数が存在することに注目
されたい。制御装置１０は、レンジ９内の中間周波数１
８９ＫＨｚをこの最も広いレンジ９の共通即ち基本周波
数として選択し、そしてこの周波数１８９ＫＨｚをレジ
スタ６Ｅに記憶する。基本周波数１８９ＫＨｚは、この
レンジ９内の全ての水平周期周波数の倍数に同期即ちロ
ックされることができる。即ち、ＡＦＣ３は、このレン
ジ９内の全ての水平同期周波数の倍数に同期されること
ができる。
５ （−２０ＫＨｚ ）：値Ｇ、Ｆ、■及びＤレンジ６
（１８ＫＨｚ）：値Ｇ、Ｈ，Ｉ及びＤレンジ７（１７Ｋ
Ｈｚ）：値Ｊ、Ｈ，Ｉ及びＤレンジ８（２７ＫＨｚ）：
値Ｊ、Ｌ、Ｍ及びＮレンジ９（＋ ４ＫＨｚ）：値に
、 Ｌ７、Ｍ及びＮレンジ１０（−７０ＫＨｚ）：値に
、Ｐ、Ｑ及びＲレンジ１１ （−２９ＫＨｚ ）：値０
、Ｐ、Ｑ及びＲレンジ１２（−１８ＫＨｚ ）：値Ｓ、
Ｐ、Ｑ及びＲそして、制御装置１０は、第７図のテーブ
ル６Ｃの周波数レンジ１乃至１２の値を比較しそして正
の最大値４ＫＨｚを有するレンジ９を選択する。レンジ
９は、１８７ＫＨｚから１９１ＫＨｚの周波数を含むこ
と、そして条件Ｆ Ｅｍｉｎ −Ｆ ８ｍａＸ〉０が満
たされる場合に共通ロック周波数が存在することに注目
されたい。制御装置１０は、レンジ９内の中間周波数１
８９ＫＨｚをこの最も広いレンジ９の共通即ち基本周波
数として選択し、そしてこの周波数１８９ＫＨｚをレジ
スタ６Ｅに記憶する。基本周波数１８９ＫＨｚは、この
レンジ９内の全ての水平周期周波数の倍数に同期即ちロ
ックされることができる。即ち、ＡＦＣ３は、このレン
ジ９内の全ての水平同期周波数の倍数に同期されること
ができる。
動作は第３図のブロック３０６に進み、ここで制御装置
１０はテスト期間を終了し、そして第１図の位置Ｐ２に
スイッチ１５を位置決めすることにより表示動作を開始
する。
１０はテスト期間を終了し、そして第１図の位置Ｐ２に
スイッチ１５を位置決めすることにより表示動作を開始
する。
通常動作において、制御装置１ｏは、第１図のレジスタ
６Ｅに記憶されている共通即ち基本周波数即ち１８９Ｋ
Ｈｚを用いて発振回路３Ａの周波数を制御する。即ち、
発振回路３Ａの周波数は、通常動作においては共通即ち
基本周波数１８９ＫＨｚに固定される。そして、この１
８９ＫＨｚは、水平同期周波数の倍数に同期される。第
８図は、発振回路３Ａにより発生されそして同期回路３
Ｂに印加される基本周波数１８９ＫＨｚの鋸歯状波８１
と、波形整形回路２を介して表示制御回路１から印加さ
れる水平同期パルス列の周波数即ち３１ＫＨｚ、３８Ｋ
Ｈｚ、４８ＫＨｚ若しくは５４ＫＨｚにより、１８９Ｋ
Ｈｚからシフト即ち修正された周波数の種々な鋸歯状波
とを示す。
６Ｅに記憶されている共通即ち基本周波数即ち１８９Ｋ
Ｈｚを用いて発振回路３Ａの周波数を制御する。即ち、
発振回路３Ａの周波数は、通常動作においては共通即ち
基本周波数１８９ＫＨｚに固定される。そして、この１
８９ＫＨｚは、水平同期周波数の倍数に同期される。第
８図は、発振回路３Ａにより発生されそして同期回路３
Ｂに印加される基本周波数１８９ＫＨｚの鋸歯状波８１
と、波形整形回路２を介して表示制御回路１から印加さ
れる水平同期パルス列の周波数即ち３１ＫＨｚ、３８Ｋ
Ｈｚ、４８ＫＨｚ若しくは５４ＫＨｚにより、１８９Ｋ
Ｈｚからシフト即ち修正された周波数の種々な鋸歯状波
とを示す。
表示制御回路１が、１０５６ドツト／１水平ラインを要
求する文字表示モードに対する３８ＫＨｚの水平同期（
Ｈ−５ＹＮＣ）パルス列８３を、波形整形回路２を介し
てＡＦＣ３へ供給する時、ＡＦＣ３は、鋸歯状波８１の
周波数を１９０ＫＨｚ （＝３８ＫＨｚＸ５ ）に自動
的にロックして鋸歯状波８２を発生する。即ち、水平同
期パルス８３の先縁が鋸歯状波８１の正に向かう部分の
中間点１００Ａ及び１００Ｂに整列するように、ＡＦＣ
３は鋸歯状波８１を鋸歯状波８２に修正する。
求する文字表示モードに対する３８ＫＨｚの水平同期（
Ｈ−５ＹＮＣ）パルス列８３を、波形整形回路２を介し
てＡＦＣ３へ供給する時、ＡＦＣ３は、鋸歯状波８１の
周波数を１９０ＫＨｚ （＝３８ＫＨｚＸ５ ）に自動
的にロックして鋸歯状波８２を発生する。即ち、水平同
期パルス８３の先縁が鋸歯状波８１の正に向かう部分の
中間点１００Ａ及び１００Ｂに整列するように、ＡＦＣ
３は鋸歯状波８１を鋸歯状波８２に修正する。
周波数１９０ＫＨｚの鋸歯状波は、位置Ｐ２にあるスイ
ッチ１５を介してデユーティ制御回路７へ供給される。
ッチ１５を介してデユーティ制御回路７へ供給される。
デユーティ制御回路７及びパワー制御回路８は、スイッ
チング・レギュレータのスイッチング・トランジスタ１
９を制御するための第２図に示す周波数１９０ＫＨｚの
スイッチング・パルス３９を発生する。
チング・レギュレータのスイッチング・トランジスタ１
９を制御するための第２図に示す周波数１９０ＫＨｚの
スイッチング・パルス３９を発生する。
６４０ドツト／１水平ラインを要求する文字表示モード
のための３１ＫＨｚの水平同期パルス８５を表示制御回
路１が、波形整形回′ｉ８２を介してＡＦＣ３へ供給す
る時、ＡＦＣ３は、鋸歯状波８１の周波数を周波数１．
８６ＫＨｚ（＝３１ＫＨ２×６）へロックして鋸歯状波
８４を発生する。
のための３１ＫＨｚの水平同期パルス８５を表示制御回
路１が、波形整形回′ｉ８２を介してＡＦＣ３へ供給す
る時、ＡＦＣ３は、鋸歯状波８１の周波数を周波数１．
８６ＫＨｚ（＝３１ＫＨ２×６）へロックして鋸歯状波
８４を発生する。
即ち水平同期パルス８５の先縁が鋸歯状波８１の正に向
う部分の中点１００Ａ及び１ｏｏｃに整列するように、
ＡＦＣ３は鋸歯状波８１を鋸歯状波８４に修正する。
う部分の中点１００Ａ及び１ｏｏｃに整列するように、
ＡＦＣ３は鋸歯状波８１を鋸歯状波８４に修正する。
周波数１８６ＫＨｚの鋸歯状波８４は、位置Ｐ２にある
スイッチ１５を介してデユーティ制御回路７へ供給され
る。デユーティ制御回路７及びパワー制御回路８は、ス
イッチング・レギュレータのスイッチング・トランジス
タ１９を制御するための周波数１８６ＫＨｚのスイッチ
ング・パルスを発生する。
スイッチ１５を介してデユーティ制御回路７へ供給され
る。デユーティ制御回路７及びパワー制御回路８は、ス
イッチング・レギュレータのスイッチング・トランジス
タ１９を制御するための周波数１８６ＫＨｚのスイッチ
ング・パルスを発生する。
１２８０ドツト／１水平ラインを必要とする文字表示モ
ードのための６４ＫＨｚの水平同期パルス列８７を表示
制御回路１が波形整形回路２を介してＡＦＣ３へ供給す
る時、ＡＦＣ３は、鋸歯状波８１の周波数を周波数１９
２ＫＨｚ（＝６４にＨｚＸ３）に自動的にロックして鋸
歯状波８６を発生する。即ち、水平同期パルス８７の先
縁が鋸歯状波８１の正に向かう部分の中点１００．１０
０Ｄ及び１００Ｃに整列するように、ＡＦＣ３は鋸歯状
波８１を修正して鋸歯状波８６を発生する。
ードのための６４ＫＨｚの水平同期パルス列８７を表示
制御回路１が波形整形回路２を介してＡＦＣ３へ供給す
る時、ＡＦＣ３は、鋸歯状波８１の周波数を周波数１９
２ＫＨｚ（＝６４にＨｚＸ３）に自動的にロックして鋸
歯状波８６を発生する。即ち、水平同期パルス８７の先
縁が鋸歯状波８１の正に向かう部分の中点１００．１０
０Ｄ及び１００Ｃに整列するように、ＡＦＣ３は鋸歯状
波８１を修正して鋸歯状波８６を発生する。
周波数１９２ＫＨｚの鋸歯状波８６は、位置Ｐ２にある
スイッチ１５を介してデユーティ制御回路７に供給され
る。デユーティ制御回路７及びパワー制御回路８は、ス
イッチング・レギュレータのスイッチング・トランジス
タ１９を制御するための周波数１９２ＫＨｚのスイッチ
ング・パルスを発生する。
スイッチ１５を介してデユーティ制御回路７に供給され
る。デユーティ制御回路７及びパワー制御回路８は、ス
イッチング・レギュレータのスイッチング・トランジス
タ１９を制御するための周波数１９２ＫＨｚのスイッチ
ング・パルスを発生する。
１０５６ドツト／１水平ラインを必要とする文字表示モ
ードに対する４８ＫＨｚの水平周期パルス列を表示制御
回路１が、波形整形回路２を介してＡＦＣ３へ供給する
時、ＡＦＣ３は、鋸歯状波８１の周波数を周波数１９２
ＫＨｚ （＝４８ＫＨｚＸ４）に自動的にロックして鋸
歯状波８６を発生する。即ち、水平同期パルス８８の先
縁が鋸歯状波８１の正に向かう部分の中点１００及び１
００Ｅと整列するようにＡＦＣ３は鋸歯状波８１を修正
して鋸歯状波８６を発生する。
ードに対する４８ＫＨｚの水平周期パルス列を表示制御
回路１が、波形整形回路２を介してＡＦＣ３へ供給する
時、ＡＦＣ３は、鋸歯状波８１の周波数を周波数１９２
ＫＨｚ （＝４８ＫＨｚＸ４）に自動的にロックして鋸
歯状波８６を発生する。即ち、水平同期パルス８８の先
縁が鋸歯状波８１の正に向かう部分の中点１００及び１
００Ｅと整列するようにＡＦＣ３は鋸歯状波８１を修正
して鋸歯状波８６を発生する。
周波数１９２ＫＨｚの鋸歯状波８６は、位置Ｐ２にある
スイッチ１５を介してデユーティ制御回路７に供給され
る。デユーティ制御回路７及びパワー制御回路８は、ス
イッチング・レギュレータのスイッチング・トランジス
タ１９を制御するための１９２ＫＨｚのスイッチング・
パルスを発生する。
スイッチ１５を介してデユーティ制御回路７に供給され
る。デユーティ制御回路７及びパワー制御回路８は、ス
イッチング・レギュレータのスイッチング・トランジス
タ１９を制御するための１９２ＫＨｚのスイッチング・
パルスを発生する。
上述の説明から明らかな如く、本発明に従う電源装置は
、周波数３１ＫＨｚ、３８ＫＨｚ、４８ＫＨｚ及び６４
ＫＨｚの周波数の水平同期パルス列に応答して周波数１
８６ＫＨｚ、１９０ＫＨｚ及び１９２ＫＨｚのスイッチ
ング・パルスを発生し、そしてスイッチング・レギュレ
ータに、対するスイッチング・パルスのこれらの周波数
は、非常に狭いレンジ即ち１９２ＫＨｚ １８６ＫＨ
ｚ＝６ＫＨｚに入る。
、周波数３１ＫＨｚ、３８ＫＨｚ、４８ＫＨｚ及び６４
ＫＨｚの周波数の水平同期パルス列に応答して周波数１
８６ＫＨｚ、１９０ＫＨｚ及び１９２ＫＨｚのスイッチ
ング・パルスを発生し、そしてスイッチング・レギュレ
ータに、対するスイッチング・パルスのこれらの周波数
は、非常に狭いレンジ即ち１９２ＫＨｚ １８６ＫＨ
ｚ＝６ＫＨｚに入る。
本発明により実現される、３１ＫＨｚ、３８ＫＨｚ、４
８ＫＨｚ及び６４ＫＨｚをカバーする６ＫＨｚをカバー
する６ＫＨｚのレンジと従来技術の項で説明した３１Ｋ
Ｈｚ及び４８ＫＨｚだけをカバーする５１ＫＨｚのレン
ジとを比較すると、スイッチング・レギュレータへ供給
されるスイッチング周波数のレンジは本発明により著し
く狭くされることができる。
８ＫＨｚ及び６４ＫＨｚをカバーする６ＫＨｚをカバー
する６ＫＨｚのレンジと従来技術の項で説明した３１Ｋ
Ｈｚ及び４８ＫＨｚだけをカバーする５１ＫＨｚのレン
ジとを比較すると、スイッチング・レギュレータへ供給
されるスイッチング周波数のレンジは本発明により著し
く狭くされることができる。
スイッチング周波数のレンジが狭くなると、次のパラメ
ータがスイッチング周波数に依存するというために電源
回路の設計が容易となり、又電源装置の全体的な動作効
率が高くなる。
ータがスイッチング周波数に依存するというために電源
回路の設計が容易となり、又電源装置の全体的な動作効
率が高くなる。
代表的なパラメータは
スイッチング変圧器２０のコア・サイズ整流ダイオード
２１のスイッチング速度のレンジ 平滑コンデンサ２２のサイズ及び容量 回路素子の熱減少設計 本発明に従う電源装置の実施例は、４つの周波数３１Ｋ
Ｈｚ、３８ＫＨｚ、４８ＫＨｚ及び６４ＫＨｚの水平同
期パルス列を選択的に発生し、そして３１ＫＨｚの水平
同期パルス列に対して１８６ＫＨｚのスイッチング・パ
ルスを、３８ＫＨｚの水平同期パルス列に対して１９Ｑ
ＫＨｚのスイッチング・パルスを、４８ＫＨｚ及び６４
ＫＨｚの水平同期パルス列に対して１９２ＫＨｚのスイ
ッチング・パルスを発生する。そして３１ＫＨｚに対し
て乗数６が、３８ＫＨｚに対して乗数５が４８ＫＨｚに
対して乗数４が、そして６４ＫＨｚに対して乗数３が、
最も狭いスイッチング周波数レンジ側即ち６ＫＨｚを得
るように選択される。スイッチング周波数レンジの選択
は第３図のブロック３０５の動作により行なわれる。
２１のスイッチング速度のレンジ 平滑コンデンサ２２のサイズ及び容量 回路素子の熱減少設計 本発明に従う電源装置の実施例は、４つの周波数３１Ｋ
Ｈｚ、３８ＫＨｚ、４８ＫＨｚ及び６４ＫＨｚの水平同
期パルス列を選択的に発生し、そして３１ＫＨｚの水平
同期パルス列に対して１８６ＫＨｚのスイッチング・パ
ルスを、３８ＫＨｚの水平同期パルス列に対して１９Ｑ
ＫＨｚのスイッチング・パルスを、４８ＫＨｚ及び６４
ＫＨｚの水平同期パルス列に対して１９２ＫＨｚのスイ
ッチング・パルスを発生する。そして３１ＫＨｚに対し
て乗数６が、３８ＫＨｚに対して乗数５が４８ＫＨｚに
対して乗数４が、そして６４ＫＨｚに対して乗数３が、
最も狭いスイッチング周波数レンジ側即ち６ＫＨｚを得
るように選択される。スイッチング周波数レンジの選択
は第３図のブロック３０５の動作により行なわれる。
表示制御回路１が３１ＫＨｚ及び３８ＫＨｚの２つの水
平同期モードを有する場合を第５図を参照して説明する
と、第３図のブロック３０５の動作は、３１ＫＨｚの水
平同期パルス・列に対してスイッチング周波数１５５Ｋ
Ｈｚを、そして３８ＫＨｚの水平同期パルス列に対して
スイッチング周波数１５２ＫＨｚを選択する。その理由
は、第５図から明らかな如く、３１ＫＨｚ及び３８ＫＨ
２の水平同期パルス列に対するレンジのうち、レンジ１
５７ＫＨｚ １５０ＫＨｚ＝７ＫＨｚが最も広い共通
のロック・レンジであるからである。
平同期モードを有する場合を第５図を参照して説明する
と、第３図のブロック３０５の動作は、３１ＫＨｚの水
平同期パルス・列に対してスイッチング周波数１５５Ｋ
Ｈｚを、そして３８ＫＨｚの水平同期パルス列に対して
スイッチング周波数１５２ＫＨｚを選択する。その理由
は、第５図から明らかな如く、３１ＫＨｚ及び３８ＫＨ
２の水平同期パルス列に対するレンジのうち、レンジ１
５７ＫＨｚ １５０ＫＨｚ＝７ＫＨｚが最も広い共通
のロック・レンジであるからである。
そして基本周波数１５３．５ＫＨｚが選択され、そして
３１ＫＨｚに対しては１５５ＫＨｚにそして３８ＫＨｚ
に対しては１５２ＫＨｚに修正される。基本周波数１５
３．５ＫＨｚは、この水平同期パルス列の特定な組合わ
せに対して使用される周波数としてレジスタ６Ｅに記憶
される。
３１ＫＨｚに対しては１５５ＫＨｚにそして３８ＫＨｚ
に対しては１５２ＫＨｚに修正される。基本周波数１５
３．５ＫＨｚは、この水平同期パルス列の特定な組合わ
せに対して使用される周波数としてレジスタ６Ｅに記憶
される。
スイッチング・パルスの周波数１５５ＫＨｚは、水平同
期パルス列の周波数３１ＫＨｚのＮ倍（Ｎは正の整数で
Ｎ＝５）であり、そしてスイッチング・パルスの周波数
１５２ＫＨｚは水平同期パルス列の周波数３８ＫＨｚの
Ｍ倍（Ｍは正の整数、Ｍ＝４）である、そして乗数Ｎ＝
５及びＭ＝４は最も狭いスイッチング周波数レンジ即ち
３ＫＨｚを与えるように選択される。
期パルス列の周波数３１ＫＨｚのＮ倍（Ｎは正の整数で
Ｎ＝５）であり、そしてスイッチング・パルスの周波数
１５２ＫＨｚは水平同期パルス列の周波数３８ＫＨｚの
Ｍ倍（Ｍは正の整数、Ｍ＝４）である、そして乗数Ｎ＝
５及びＭ＝４は最も狭いスイッチング周波数レンジ即ち
３ＫＨｚを与えるように選択される。
正の最大値を有する最も広いレンジ９を選択する理由は
、温度変動に基づく基本周波数のシフトに対する大きな
許容範囲を与えることであり、これにより電源装置の安
定性が著しく増大されることに注目されたい。レンジ９
即ち４ＫＨｚが広くなると、スイッチング・レギュレー
タ型の電源回路の結果的なスイッチング周波数レンジ即
ち６ＫＨｚは狭くなる。
、温度変動に基づく基本周波数のシフトに対する大きな
許容範囲を与えることであり、これにより電源装置の安
定性が著しく増大されることに注目されたい。レンジ９
即ち４ＫＨｚが広くなると、スイッチング・レギュレー
タ型の電源回路の結果的なスイッチング周波数レンジ即
ち６ＫＨｚは狭くなる。
上述の如く、水平同期パルス列の周波数即ち３１ＫＨｚ
、３８ＫＨｚ、４８ＫＨｚ及び６４ＫＨｚは初期設定期
間にレジスタ６Ｄに記憶され、そしてこの特定な水平同
期パルス列の組合わせに対する基本周波数１８９ＫＨｚ
が選択されそしてレジスタ６Ｅに記憶される。
、３８ＫＨｚ、４８ＫＨｚ及び６４ＫＨｚは初期設定期
間にレジスタ６Ｄに記憶され、そしてこの特定な水平同
期パルス列の組合わせに対する基本周波数１８９ＫＨｚ
が選択されそしてレジスタ６Ｅに記憶される。
基本周波数は水平同期周波数の組合わせに依存して選択
される。従って、制御装置１０は、表示制御回路１から
与えられる水平同期パルス列の周波数がレジスタ６Ｄの
周波数と等しいかどう、かを調べる。上述の如くに、レ
ジスタ６Ｄの周波数が３１ＫＨｚ、３８ＫＨｚ、４８Ｋ
Ｈｚ及び６４ＫＨｚでそしてレジスタ６Ｅの周波数が１
８９ＫＨｚであるとし、更に、新たに接続された表示制
御回路１が３１ＫＨｚ及び３８ＫＨｚを発生するとする
。この場合、３１ＫＨｚ、３８ＫＨｚ、４８ＫＨｚ及び
（３４ＫＨｚという古い組合わせは、３１ＫＨｚと３８
ＫＨｚとの新しい組合わせと異なる。従って制御装置１
０は、レジスタ６Ｄ及び６Ｅの古い値をリセットし、そ
して第３図のテスト動作を開始して、新たな組合わせ即
ち３１ＫＨｚ及び３８ＫＨｚに対する新たな値１５３．
５ＫＨｚを見い出す、レジスタ６Ｅの古い値１８９ＫＨ
ｚは新しい値１５３．５ＫＨｚに代えられ、そしてレジ
スタ６Ｄの古い値３１ＫＨｚ、３８ＫＨｚ、４８ＫＨｚ
及び６４ＫＨｚは新しい値３１ＫＨｚと３８ＫＨｚに代
えられる。
される。従って、制御装置１０は、表示制御回路１から
与えられる水平同期パルス列の周波数がレジスタ６Ｄの
周波数と等しいかどう、かを調べる。上述の如くに、レ
ジスタ６Ｄの周波数が３１ＫＨｚ、３８ＫＨｚ、４８Ｋ
Ｈｚ及び６４ＫＨｚでそしてレジスタ６Ｅの周波数が１
８９ＫＨｚであるとし、更に、新たに接続された表示制
御回路１が３１ＫＨｚ及び３８ＫＨｚを発生するとする
。この場合、３１ＫＨｚ、３８ＫＨｚ、４８ＫＨｚ及び
（３４ＫＨｚという古い組合わせは、３１ＫＨｚと３８
ＫＨｚとの新しい組合わせと異なる。従って制御装置１
０は、レジスタ６Ｄ及び６Ｅの古い値をリセットし、そ
して第３図のテスト動作を開始して、新たな組合わせ即
ち３１ＫＨｚ及び３８ＫＨｚに対する新たな値１５３．
５ＫＨｚを見い出す、レジスタ６Ｅの古い値１８９ＫＨ
ｚは新しい値１５３．５ＫＨｚに代えられ、そしてレジ
スタ６Ｄの古い値３１ＫＨｚ、３８ＫＨｚ、４８ＫＨｚ
及び６４ＫＨｚは新しい値３１ＫＨｚと３８ＫＨｚに代
えられる。
このようにして、初期セット・アップ期間に制御装置１
０は、表示制御回路１から与えられる水平同期パルス列
の周波数がレジスタ６Ｄ内の周波数と等しいか否かを調
べる。もしもイエスならば、制御装置１０は、新たなテ
スト動作を開始することなく、レジスタ６Ｅに記憶され
ている周波数を基本周波数として用いる。もしもノーで
あるならば、制御装置１０は、レジスタ６Ｄ及び６Ｅの
値をリセットし、そしてテスト動作を開始して、水平同
期周波数の新たな組合わせに対する新たな基本周波数を
見い出す。
０は、表示制御回路１から与えられる水平同期パルス列
の周波数がレジスタ６Ｄ内の周波数と等しいか否かを調
べる。もしもイエスならば、制御装置１０は、新たなテ
スト動作を開始することなく、レジスタ６Ｅに記憶され
ている周波数を基本周波数として用いる。もしもノーで
あるならば、制御装置１０は、レジスタ６Ｄ及び６Ｅの
値をリセットし、そしてテスト動作を開始して、水平同
期周波数の新たな組合わせに対する新たな基本周波数を
見い出す。
第９図は第１図に示す周波数検出回路４の詳細を示し、
そしてこの回路４は比較回路４１、レジスタ４２、ゲー
ト４３及び４４並びに論理回路４５を有する。第５図に
示す３１ＫＨｚの水平同期周波数を用いてこの回路４の
動作を説明すると、発振回路３Ａは、前述の如く、テス
ト期間に線１３上の鋸歯状波の周波数を徐々に増大する
０発振回路３Ａは又周波数を示す信号を線４６を介して
レジスタ４２に供給する。第５図に示す如く、周波数が
５７ＫＨｚを超えると、ＡＦＣ３の出力線１４上の鋸歯
状波の周波数は６２ＫＨｚにロック即ち同期される。こ
のロックされた収態は、比較回路４１により検出される
。更に具体的に言うと、第４図の表６Ａに記憶されてい
る３１ＫＨｚの倍数６２ＫＨｚ、９３ＫＨｚ、１２４Ｋ
Ｈｚ、１５５ＫＨｚ、１８６ＫＨｚ、２１７ＫＨｚ及び
２４８ＫＨｚがＡＦＣ３からの線１４上の出力周波数と
順番に比較される。出力周波数が６２ＫＨｚに等しくな
ると、比較回路４１は＆Ｉ４７にゲート・パルスを発生
する。この時、レジスタ４２は直前の周波数即ちこの場
合は５７ＫＨｚを記憶している。周波数６２ＫＨｚは又
、＄１４８を介してゲート４３に供給される。ロック開
始周波数（Ｆ８）５７ＫＨｚ及びロック周波数（ＦＬ）
の両方は、線４７上のゲート・パルスにより論理回路４
５に供給される。論理回路４５は、式ＦＥ＝ＦＬ＋（Ｆ
Ｌ−ＦＳ）を用いてロック終了周波数ＦＥを計算し、そ
して周波数Ｆｓ、ＦＬ及びＦＥを制御装置１０に供給し
、そしてこれはこれらの周波数を第６図のテーブル６Ｂ
に記憶する。発振回路３Ａの周波数が、ロック開始周波
数（Ｆｓ）８８ＫＨｚ、１１９ＫＨｚ、１５０ＫＨｚ、
１８１ＫＨｚ、２１２ＫＨｚ及び２４３ＫＨｚを夫々超
える時に上述と同じ動作が行なわれ、そして第６図のテ
ーブル６Ｂが完成される。
そしてこの回路４は比較回路４１、レジスタ４２、ゲー
ト４３及び４４並びに論理回路４５を有する。第５図に
示す３１ＫＨｚの水平同期周波数を用いてこの回路４の
動作を説明すると、発振回路３Ａは、前述の如く、テス
ト期間に線１３上の鋸歯状波の周波数を徐々に増大する
０発振回路３Ａは又周波数を示す信号を線４６を介して
レジスタ４２に供給する。第５図に示す如く、周波数が
５７ＫＨｚを超えると、ＡＦＣ３の出力線１４上の鋸歯
状波の周波数は６２ＫＨｚにロック即ち同期される。こ
のロックされた収態は、比較回路４１により検出される
。更に具体的に言うと、第４図の表６Ａに記憶されてい
る３１ＫＨｚの倍数６２ＫＨｚ、９３ＫＨｚ、１２４Ｋ
Ｈｚ、１５５ＫＨｚ、１８６ＫＨｚ、２１７ＫＨｚ及び
２４８ＫＨｚがＡＦＣ３からの線１４上の出力周波数と
順番に比較される。出力周波数が６２ＫＨｚに等しくな
ると、比較回路４１は＆Ｉ４７にゲート・パルスを発生
する。この時、レジスタ４２は直前の周波数即ちこの場
合は５７ＫＨｚを記憶している。周波数６２ＫＨｚは又
、＄１４８を介してゲート４３に供給される。ロック開
始周波数（Ｆ８）５７ＫＨｚ及びロック周波数（ＦＬ）
の両方は、線４７上のゲート・パルスにより論理回路４
５に供給される。論理回路４５は、式ＦＥ＝ＦＬ＋（Ｆ
Ｌ−ＦＳ）を用いてロック終了周波数ＦＥを計算し、そ
して周波数Ｆｓ、ＦＬ及びＦＥを制御装置１０に供給し
、そしてこれはこれらの周波数を第６図のテーブル６Ｂ
に記憶する。発振回路３Ａの周波数が、ロック開始周波
数（Ｆｓ）８８ＫＨｚ、１１９ＫＨｚ、１５０ＫＨｚ、
１８１ＫＨｚ、２１２ＫＨｚ及び２４３ＫＨｚを夫々超
える時に上述と同じ動作が行なわれ、そして第６図のテ
ーブル６Ｂが完成される。
Ｅ０発明の効果
本発明に従うと、電源装置は、複数の水平同期周波数の
数倍塩の高い周波数で動作されることができ、そして又
複数の水平同期周波数に同期されることができる。
数倍塩の高い周波数で動作されることができ、そして又
複数の水平同期周波数に同期されることができる。
式ＦＬ＝Ｆ、ＸＮ （ここでＦ、は水平同期パルス列の
周波数そしてＮは正の整数）により得られる互いに近接
した倍数が選択されるので、接続される電源回路に要求
される動作レンジは最小にされ、それにより前述の主要
設計パラメータは、全ての水平同期パルス列に対する動
作条件を最適化するように選択されることができる。更
に、スイッチング周波数が比較的高いので、電源装置の
全体的な効率は著しく改善されることができ、そしてそ
の大きさは小さくされることができる。
周波数そしてＮは正の整数）により得られる互いに近接
した倍数が選択されるので、接続される電源回路に要求
される動作レンジは最小にされ、それにより前述の主要
設計パラメータは、全ての水平同期パルス列に対する動
作条件を最適化するように選択されることができる。更
に、スイッチング周波数が比較的高いので、電源装置の
全体的な効率は著しく改善されることができ、そしてそ
の大きさは小さくされることができる。
第１図は本発明に従う電源装置の回路ブロック図、第２
図は第１図の回路の種々な接続点における波形を示す図
、第３図は第１図の回路により行なわれる動作のフロー
チャート、第４図はテーブル６Ａの内容を示す図、第５
図はＡＦＣの出力を示す図、第６図及び第７図はテーブ
ル６Ｂ及び６Ｃの内容を示す図、第８図はＡＦＣにより
発生される基本鋸歯試波及び修正された種々な鋸歯状波
を示す図、第９図は周波数検圧回路を示す図。 １・・・・表示制御回路、２・・・・波形整形回路、３
・・・・ＡＦＣ１４・・・・周波数検出回路、７・・・
・デユーティ制御回路、８・・・・パワー制御回路、
９・・・・スイッチング・レギュレータ型電源回路、
１０・・・・制御装置。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 岡 １） 次 生（外１名） 第５図 テーブル６Ｃ 第７図
図は第１図の回路の種々な接続点における波形を示す図
、第３図は第１図の回路により行なわれる動作のフロー
チャート、第４図はテーブル６Ａの内容を示す図、第５
図はＡＦＣの出力を示す図、第６図及び第７図はテーブ
ル６Ｂ及び６Ｃの内容を示す図、第８図はＡＦＣにより
発生される基本鋸歯試波及び修正された種々な鋸歯状波
を示す図、第９図は周波数検圧回路を示す図。 １・・・・表示制御回路、２・・・・波形整形回路、３
・・・・ＡＦＣ１４・・・・周波数検出回路、７・・・
・デユーティ制御回路、８・・・・パワー制御回路、
９・・・・スイッチング・レギュレータ型電源回路、
１０・・・・制御装置。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 岡 １） 次 生（外１名） 第５図 テーブル６Ｃ 第７図
Claims (1)
- 【特許請求の範囲】 （１）互いに周波数の異なる少なくとも２つの水平同期
パルス列を選択的に発生する第１手段と、該第１手段に
接続され、一方の水平同期パルス列の周波数のＮ倍（Ｎ
は正の整数）の周波数の第１スイッチング・パルス列及
び他方の水平同期パルス列の周波数のＭ倍（Ｍは正の整
数）の周波数の第２スイッチング・パルス列の一つを発
生する手段と、 該第２手段に接続され、上記第１及び第２スイッチング
・パルス列により定められたスイッチング周波数レンジ
で動作するスイッチング・レギュレータ型の電源手段と
を有し、上記Ｎ及びＭは最も狭いスイッチング周波数レ
ンジを与えるように選択して或る電源装置。（２）上記
第１手段は、第１周波数の第１水平同期パルス列及び第
２周波数の第２水平同期パルス列を選択的に発生する表
示制御回路である特許請求の範囲第（１）項記載の電源
装置。 （３）上記第２手段は、予定の周波数の鋸歯状波を発生
する発振回路と、上記鋸歯状波及び上記第１及び第２水
平同期パルス列の一方を受けとり、上記予定の周波数を
、上記第１水平同期パルス列のＮ倍の周波数若しくは上
記第２水平同期パルス列のＭ倍の周波数に修正する同期
回路とを含む特許請求の範囲第（２）項記載の電源装置
。 （４）互いに周波数の異なる複数の水平同期パルス列の
１つを選択的に発生する第１手段と、上記複数の水平同
期パルス列の周波数を表わす情報に応答して、上記複数
の水平同期パルス列の全てが同期され得る最も広い周波
数レンジを選択レ、該レンジ内にある１つの基本周波数
を決定する周波数決定手段と、 上記基本周波数で動作しそして上記複数の水平同期パル
ス列の周波数の１つに応答して、上記複数の水平同期パ
ルス列の周波数の夫々の倍数に等しい複数のスイッチン
グ・パルス列の１つを発生する第２手段と、 該第２手段に接続され、上記倍数に夫々等しい複数の周
波数により定められるスイッチング周波数レンジで動作
するスイッチング・レギュレータ型の電源手段とを備え
る電源装置。 （５）上記周波数決定手段は、鋸歯状波の周波数を変え
る発振回路と、該発振回路に接続され且つ互いに周波数
の異なる上記複数の水平同期パルス列の１つを受けとる
同期回路と、上記発振回路及び上記同期回路に接続され
、上記鋸歯状波の周波数が変えられるにつれて、ロック
開始周波数、ロック周波数及びロック終了周波数を夫々
含む複数の周波数組を検出する周波数検出回路とを有す
る特許請求の範囲第（４）項記載の電源装置。 （６）上記周波数決定手段は、水平同期パルス列毎に上
記複数の周波数組を発生するように制御し、上記複数の
水平同期パルス列え検出された周波数組を比較し、上記
複数の水平同期パルス列の全てが同期される最も広い周
波数レンジを選択する特許請求の範囲第（５）項記載の
電源装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2205273A JPH0769670B2 (ja) | 1990-08-03 | 1990-08-03 | 電源装置 |
| US07/722,462 US5132891A (en) | 1990-08-03 | 1991-06-27 | Power supply apparatus |
| EP91306914A EP0469821B1 (en) | 1990-08-03 | 1991-07-29 | Switch mode power supply |
| DE69105400T DE69105400T2 (de) | 1990-08-03 | 1991-07-29 | Schaltnetzteil. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2205273A JPH0769670B2 (ja) | 1990-08-03 | 1990-08-03 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0491579A true JPH0491579A (ja) | 1992-03-25 |
| JPH0769670B2 JPH0769670B2 (ja) | 1995-07-31 |
Family
ID=16504247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2205273A Expired - Lifetime JPH0769670B2 (ja) | 1990-08-03 | 1990-08-03 | 電源装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5132891A (ja) |
| EP (1) | EP0469821B1 (ja) |
| JP (1) | JPH0769670B2 (ja) |
| DE (1) | DE69105400T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004357645A (ja) * | 2003-06-09 | 2004-12-24 | Daisen Sangyo:Kk | 包装済みコンニャク |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5438245A (en) * | 1992-05-27 | 1995-08-01 | Sony Corporation | High-voltage generating circuit |
| KR970003439B1 (ko) * | 1994-05-19 | 1997-03-18 | 삼성전자 주식회사 | 모니터의 전원 제어회로 |
| US5721506A (en) * | 1994-12-14 | 1998-02-24 | Micron Technology, Inc. | Efficient Vccp supply with regulation for voltage control |
| US5940147A (en) * | 1995-06-01 | 1999-08-17 | U.S. Philips Corporation | Power supply synchronization |
| US5841313A (en) * | 1995-08-30 | 1998-11-24 | Cherry Semiconductor Corporation | Switch with programmable delay |
| US6111451A (en) * | 1997-05-19 | 2000-08-29 | Micron Technology, Inc. | Efficient VCCP supply with regulation for voltage control |
| KR100219659B1 (ko) * | 1997-08-27 | 1999-09-01 | 윤종용 | 인쇄기용 전원공급제어장치 |
| DE19859538A1 (de) * | 1997-12-26 | 1999-07-08 | Ricoh Kk | Energiezufuhreinrichtung bzw. Netzteil und Verfahren für ein elektrofotografisches Gerät |
| DE19912627A1 (de) | 1999-03-20 | 2000-09-28 | Thomson Brandt Gmbh | Schaltung zur Stabilisierung einer Hochspannung |
| KR100471058B1 (ko) * | 2001-10-23 | 2005-03-08 | 삼성전자주식회사 | 디스플레이장치 |
| CN1663234A (zh) * | 2002-06-18 | 2005-08-31 | 皇家飞利浦电子股份有限公司 | 控制如阴极射线管的偏转电路之类负载上电信号的控制电路和方法 |
| US20040090802A1 (en) * | 2002-11-01 | 2004-05-13 | Sierra Wireless, Inc., A Canadian Corporation | Noise suppression in switching power supplies |
| DE10329829A1 (de) * | 2003-07-02 | 2005-01-20 | Deutsche Thomson-Brandt Gmbh | Schaltnetzteil mit Synchronisierung |
| US7728571B2 (en) * | 2007-11-06 | 2010-06-01 | Richtek Technology Corporation, R.O.C. | Load-dependent frequency jittering circuit and load-dependent frequency jittering method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01269980A (ja) * | 1988-04-21 | 1989-10-27 | Hitachi Ltd | Ｃｒｔモニタの電源回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3706023A (en) * | 1969-10-03 | 1972-12-12 | Tokyo Shibaura Electric Co | High voltage regulation circuit for television receiver |
| JPS52100929A (en) * | 1976-02-20 | 1977-08-24 | Hitachi Ltd | High-voltage protection circuit of tv receiver |
| US4524411A (en) * | 1982-09-29 | 1985-06-18 | Rca Corporation | Regulated power supply circuit |
| US4516168A (en) * | 1982-11-30 | 1985-05-07 | Rca Corporation | Shutdown circuit for a switching regulator in a remote controlled television receiver |
| US4692852A (en) * | 1986-06-25 | 1987-09-08 | Rca Corporation | Switching power supply with raster width stabilization |
| JPH01189284A (ja) * | 1988-01-22 | 1989-07-28 | Fujitsu Ltd | 同期分離回路 |
-
1990
- 1990-08-03 JP JP2205273A patent/JPH0769670B2/ja not_active Expired - Lifetime
-
1991
- 1991-06-27 US US07/722,462 patent/US5132891A/en not_active Expired - Fee Related
- 1991-07-29 DE DE69105400T patent/DE69105400T2/de not_active Expired - Fee Related
- 1991-07-29 EP EP91306914A patent/EP0469821B1/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01269980A (ja) * | 1988-04-21 | 1989-10-27 | Hitachi Ltd | Ｃｒｔモニタの電源回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004357645A (ja) * | 2003-06-09 | 2004-12-24 | Daisen Sangyo:Kk | 包装済みコンニャク |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69105400T2 (de) | 1995-06-08 |
| US5132891A (en) | 1992-07-21 |
| JPH0769670B2 (ja) | 1995-07-31 |
| DE69105400D1 (de) | 1995-01-12 |
| EP0469821A3 (en) | 1992-05-06 |
| EP0469821A2 (en) | 1992-02-05 |
| EP0469821B1 (en) | 1994-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0491579A (ja) | 電源装置 | |
| CA1216667A (en) | Synchronized switching regulator for a multiple scanning frequency | |
| US6285402B1 (en) | Device and method for converting scanning | |
| JPS5834065B2 (ja) | 水平同期回路を有するテレビジヨン受像機 | |
| KR100214770B1 (ko) | 비디오 처리용 디스플레이 동기 타이밍 신호 발생 시스템 | |
| US6411267B1 (en) | Monitor adjustment by data manipulation | |
| US4833371A (en) | Picture display device with symmetrical deflection | |
| US5161022A (en) | Dc-dc converter for video apparatus | |
| JPH02142355A (ja) | 電源装置 | |
| JPH0566752A (ja) | ドツトクロツク再生回路 | |
| JP2794693B2 (ja) | 水平偏向回路 | |
| KR910017831A (ko) | 수평 편향 시스템 | |
| JPH07298163A (ja) | 電源回路 | |
| KR930015670A (ko) | 다중 주사 비율 동작을 위한 수평 블랭킹 신호 발생 장치 | |
| JP3030837B2 (ja) | 水平同期信号用ａｆｃ回路及び映像信号処理装置 | |
| JPS62141861A (ja) | スイツチング電源回路 | |
| JPS5827470A (ja) | ライン同期回路 | |
| JP3446221B2 (ja) | 高圧発生回路 | |
| JPH06205234A (ja) | 水平偏向回路及びそれを用いた陰極線管ディスプレイ | |
| JP2892438B2 (ja) | 現像バイアス回路 | |
| KR960004827Y1 (ko) | 수평동기 안정화 회로 | |
| KR200142415Y1 (ko) | 전하결합소자 카메라의 동기장치 | |
| JPS61133779A (ja) | 縦線曲がり補正回路 | |
| JPH08140012A (ja) | 電源回路 | |
| JPH01269980A (ja) | Ｃｒｔモニタの電源回路 |