JPH07298163A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH07298163A JPH07298163A JP6083092A JP8309294A JPH07298163A JP H07298163 A JPH07298163 A JP H07298163A JP 6083092 A JP6083092 A JP 6083092A JP 8309294 A JP8309294 A JP 8309294A JP H07298163 A JPH07298163 A JP H07298163A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- rectangular wave
- pulse
- output
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Receiver Circuits (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 本発明は、テレビジョンのスイッチング電源
とくにＣＲＴアノード電圧源として用いられる１次側に
矩形波を入力して定電圧を発生するトランスを用いた電
源回路に関するもので、水平同期パルスの無入力時に過
電流が長時間流れてトランスを駆動するスイッチング素
子が破壊しないようにすることを目的とする。 【構成】 水平同期パルスに同期したパルスを出力する
パルス発生回路１の出力と水平同期パルスに同期した水
平周期より長い負論理期間のパルスを出力する単安定マ
ルチバイブレータ回路２の出力の論理和を位相反転して
作成したパルスによりスイッチング素子６をオン／オフ
しトランスの１次側に矩形波を加えることにより、水平
同期パルスの無入力時にスイッチング素子６をオフにし
て過大な電流が長時間流れないようにすることができ
る。
とくにＣＲＴアノード電圧源として用いられる１次側に
矩形波を入力して定電圧を発生するトランスを用いた電
源回路に関するもので、水平同期パルスの無入力時に過
電流が長時間流れてトランスを駆動するスイッチング素
子が破壊しないようにすることを目的とする。 【構成】 水平同期パルスに同期したパルスを出力する
パルス発生回路１の出力と水平同期パルスに同期した水
平周期より長い負論理期間のパルスを出力する単安定マ
ルチバイブレータ回路２の出力の論理和を位相反転して
作成したパルスによりスイッチング素子６をオン／オフ
しトランスの１次側に矩形波を加えることにより、水平
同期パルスの無入力時にスイッチング素子６をオフにし
て過大な電流が長時間流れないようにすることができ
る。
Description
【０００１】
【産業上の利用分野】本発明は、テレビジョン、ＣＲＴ
ディスプレイ、ブラウン管方式ビデオプロジェクタなど
のスイッチング電源とくにＣＲＴアノードの電圧源とし
て用いられる１次側に矩形波を入力して定電圧を発生す
るトランスを用いた電源回路に関するものである。
ディスプレイ、ブラウン管方式ビデオプロジェクタなど
のスイッチング電源とくにＣＲＴアノードの電圧源とし
て用いられる１次側に矩形波を入力して定電圧を発生す
るトランスを用いた電源回路に関するものである。
【０００２】
【従来の技術】図７は従来の矩形波を入力して定電圧を
発生するトランスを２系統用いた電源回路のブロック
図、図８はそのタイムチャートである。図７において、
８１は一定周期の水平同期パルスＳＡを２分周してデュ
ーティ５０％の矩形波ＳＣを出力する２分周回路、８２
は２分周回路８１の出力矩形波ＳＣの立ち上がりもしく
は立ち下がりをトリガーのタイミングとし２分周回路８
１の出力矩形波に同期した一定のパルス幅のパルスＳ
Ｅ、ＳＦを出力するパルス発生回路、５及び６はパルス
発生回路８２の出力パルスＳＥ、ＳＦそれぞれによりス
イッチング素子をオン／オフして矩形波ＳＧ，ＳＨそれ
ぞれをトランスの１次側に出力してそれぞれのトランス
を駆動するトランス駆動回路、７及び８はトランス駆動
回路５及び６の出力矩形波ＳＧ、ＳＨそれぞれを１次側
に入力して２次側に誘導された矩形波を整流して定電圧
を出力するトランスである。
発生するトランスを２系統用いた電源回路のブロック
図、図８はそのタイムチャートである。図７において、
８１は一定周期の水平同期パルスＳＡを２分周してデュ
ーティ５０％の矩形波ＳＣを出力する２分周回路、８２
は２分周回路８１の出力矩形波ＳＣの立ち上がりもしく
は立ち下がりをトリガーのタイミングとし２分周回路８
１の出力矩形波に同期した一定のパルス幅のパルスＳ
Ｅ、ＳＦを出力するパルス発生回路、５及び６はパルス
発生回路８２の出力パルスＳＥ、ＳＦそれぞれによりス
イッチング素子をオン／オフして矩形波ＳＧ，ＳＨそれ
ぞれをトランスの１次側に出力してそれぞれのトランス
を駆動するトランス駆動回路、７及び８はトランス駆動
回路５及び６の出力矩形波ＳＧ、ＳＨそれぞれを１次側
に入力して２次側に誘導された矩形波を整流して定電圧
を出力するトランスである。
【０００３】
【発明が解決しようとする課題】しかしながら、上記構
成の回路では、２系統のトランスが同相で動作するため
に、２個のトランスの高圧誘導の相乗が起きたり、トラ
ンスの２次側の矩形波に同期してアース電位が振られた
り、また整流が不十分の場合は直接高圧出力にトランス
の２次側の矩形波の成分が重畳したりするので、例えば
走査線のｎラインではトランスの２次側の矩形波の負の
影響を受け、走査線のｎ＋１ラインではトランスの２次
側の矩形波の正の影響を受けて、走査線の１ライン毎に
影響の受ける方向が変わるために、走査線間隔の粗密が
起きたり、走査線の１ライン毎に走査開始位置がずれて
１本の縦線が２重に見えるというような妨害が起きると
いった問題点を有していた。
成の回路では、２系統のトランスが同相で動作するため
に、２個のトランスの高圧誘導の相乗が起きたり、トラ
ンスの２次側の矩形波に同期してアース電位が振られた
り、また整流が不十分の場合は直接高圧出力にトランス
の２次側の矩形波の成分が重畳したりするので、例えば
走査線のｎラインではトランスの２次側の矩形波の負の
影響を受け、走査線のｎ＋１ラインではトランスの２次
側の矩形波の正の影響を受けて、走査線の１ライン毎に
影響の受ける方向が変わるために、走査線間隔の粗密が
起きたり、走査線の１ライン毎に走査開始位置がずれて
１本の縦線が２重に見えるというような妨害が起きると
いった問題点を有していた。
【０００４】本発明は上記問題点を除去し、走査線間隔
の粗密や縦線が２重に見えるという妨害が起きないよう
な電源回路を提供することを目的とする。
の粗密や縦線が２重に見えるという妨害が起きないよう
な電源回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、上記課題を解
決するために、互いに逆相の２系統の矩形波を作り、そ
れぞれの矩形波を２系統のトランス駆動回路それぞれに
入力して、２系統のトランスのオン／オフの動作を交互
に行うことによって、２個のトランスの高圧誘導やアー
ス電位の振られや高圧出力に重畳する矩形波成分を小さ
くするとともにそれらが各走査線に及ぼす影響を同じレ
ベルにするようにしたものである。
決するために、互いに逆相の２系統の矩形波を作り、そ
れぞれの矩形波を２系統のトランス駆動回路それぞれに
入力して、２系統のトランスのオン／オフの動作を交互
に行うことによって、２個のトランスの高圧誘導やアー
ス電位の振られや高圧出力に重畳する矩形波成分を小さ
くするとともにそれらが各走査線に及ぼす影響を同じレ
ベルにするようにしたものである。
【０００６】
【作用】本発明によれば、上記のように、互いに逆相の
２系統の矩形波を作り、それぞれの矩形波を２系統のト
ランス駆動回路それぞれに入力するようにしたので、２
系統のトランスのオン／オフの動作を交互に行うことに
よって２個のトランスの高圧誘導やアース電位の振られ
や高圧出力に重畳する矩形波成分を小さくするとともに
それらが各走査線に及ぼす影響を同じレベルにすること
ができる。したがって、走査線間隔の粗密が起きたり縦
線が２重に見えるという妨害を防ぐことができる。
２系統の矩形波を作り、それぞれの矩形波を２系統のト
ランス駆動回路それぞれに入力するようにしたので、２
系統のトランスのオン／オフの動作を交互に行うことに
よって２個のトランスの高圧誘導やアース電位の振られ
や高圧出力に重畳する矩形波成分を小さくするとともに
それらが各走査線に及ぼす影響を同じレベルにすること
ができる。したがって、走査線間隔の粗密が起きたり縦
線が２重に見えるという妨害を防ぐことができる。
【０００７】
【実施例１】以下に、本発明の第１の実施例について、
図面を参照しながら説明する。
図面を参照しながら説明する。
【０００８】図１は本発明の請求項１及び２の実施例を
示す電源回路のブロック図である。図１において、図７
と同一の部分には同一の符号を付し、それ以外の部分の
構成について説明する。１は一定周期の水平同期パルス
の立ち上がりあるいは立ち下がりをトリガーのタイミン
グとしその水平同期パルスに同期した一定のパルス幅の
パルスを出力するパルス発生回路、２は同じ水平同期パ
ルスを２分周して、例えばデューティ５０％の互いに逆
相の２系統の矩形波を出力する２分周回路、３は２分周
回路２の２系統の出力矩形波のうちの１系統の矩形波と
パルス発生回路１の出力の論理積を出力する論理積演算
回路、４は２分周回路２の２系統の出力矩形波のうち論
理積演算回路３に入力された矩形波と逆相の矩形波とパ
ルス発生回路１の出力の論理積を出力する論理積演算回
路である。
示す電源回路のブロック図である。図１において、図７
と同一の部分には同一の符号を付し、それ以外の部分の
構成について説明する。１は一定周期の水平同期パルス
の立ち上がりあるいは立ち下がりをトリガーのタイミン
グとしその水平同期パルスに同期した一定のパルス幅の
パルスを出力するパルス発生回路、２は同じ水平同期パ
ルスを２分周して、例えばデューティ５０％の互いに逆
相の２系統の矩形波を出力する２分周回路、３は２分周
回路２の２系統の出力矩形波のうちの１系統の矩形波と
パルス発生回路１の出力の論理積を出力する論理積演算
回路、４は２分周回路２の２系統の出力矩形波のうち論
理積演算回路３に入力された矩形波と逆相の矩形波とパ
ルス発生回路１の出力の論理積を出力する論理積演算回
路である。
【０００９】又、５及び６はトランス駆動回路、７及び
８はトランスであり、トランス駆動回路５、６またはト
ランス７、８はそれぞれ同一の回路構成であるものとす
る。
８はトランスであり、トランス駆動回路５、６またはト
ランス７、８はそれぞれ同一の回路構成であるものとす
る。
【００１０】上記構成により、図２に示すように水平同
期パルスＳＡに同期したパルス発生回路１の出力ＳＢが
２系統ある論理積演算回路３及び４に入力される。一方
２分周回路２により水平同期パルスＳＡを２分周してデ
ューティ５０％の互いに逆相の２系統の矩形波ＳＣ及び
ＳＤがそれぞれ論理積演算回路３及び４に出力される。
従って、論理積演算回路３及び４はそれぞれ互いに逆相
の矩形波パルスＳＥ及びＳＦをＦＢＴ駆動回路５及び６
に出力するので、２系統あるトランス７及び８のオン／
オフの動作を交互に行わせることができる。トランス駆
動回路５及び６、トランス７及び８のそれぞれの動作は
従来の例と同じである。
期パルスＳＡに同期したパルス発生回路１の出力ＳＢが
２系統ある論理積演算回路３及び４に入力される。一方
２分周回路２により水平同期パルスＳＡを２分周してデ
ューティ５０％の互いに逆相の２系統の矩形波ＳＣ及び
ＳＤがそれぞれ論理積演算回路３及び４に出力される。
従って、論理積演算回路３及び４はそれぞれ互いに逆相
の矩形波パルスＳＥ及びＳＦをＦＢＴ駆動回路５及び６
に出力するので、２系統あるトランス７及び８のオン／
オフの動作を交互に行わせることができる。トランス駆
動回路５及び６、トランス７及び８のそれぞれの動作は
従来の例と同じである。
【００１１】なお、上記実施例においてトランスの代わ
りに矩形波を１次側に入力して高圧を発生するフライバ
ックトランスを用いた例えばＣＲＴアノード電圧のよう
な高圧を発生する電源回路についても同様の動作となる
ことは言うまでもない。
りに矩形波を１次側に入力して高圧を発生するフライバ
ックトランスを用いた例えばＣＲＴアノード電圧のよう
な高圧を発生する電源回路についても同様の動作となる
ことは言うまでもない。
【００１２】
【実施例２】図３は本発明の第２の実施例を示す電源回
路のブロック図である。
路のブロック図である。
【００１３】実施例１と同様に図３においても、図７と
同一の部分には同一の符号を付し、それ以外の部分の構
成について説明する。３１は一定周期の水平同期パルス
を２分周してデューティ５０％の互いに逆相の２系統の
矩形波を出力する２分周回路、３２は２分周回路３１の
出力矩形波の立ち上がりあるいは立ち下がりをトリガー
のタイミングとしその矩形波に同期した一定のパルス幅
のパルスを出力するパルス発生回路、３３は２分周回路
３１の２系統ある出力のうちパルス発生回路３２に入力
された矩形波と逆相の矩形波の立ち上がりと立ち下がり
のうちパルス発生回路３２と同じ方をトリガーのタイミ
ングとしその矩形波に同期したパルス発生回路３２の出
力と同じパルス幅のパルスを出力するパルス発生回路で
ある。
同一の部分には同一の符号を付し、それ以外の部分の構
成について説明する。３１は一定周期の水平同期パルス
を２分周してデューティ５０％の互いに逆相の２系統の
矩形波を出力する２分周回路、３２は２分周回路３１の
出力矩形波の立ち上がりあるいは立ち下がりをトリガー
のタイミングとしその矩形波に同期した一定のパルス幅
のパルスを出力するパルス発生回路、３３は２分周回路
３１の２系統ある出力のうちパルス発生回路３２に入力
された矩形波と逆相の矩形波の立ち上がりと立ち下がり
のうちパルス発生回路３２と同じ方をトリガーのタイミ
ングとしその矩形波に同期したパルス発生回路３２の出
力と同じパルス幅のパルスを出力するパルス発生回路で
ある。
【００１４】又、５及び６はトランス駆動回路、７及び
８はトランスであり、トランス駆動回路５、６またはト
ランス７、８はそれぞれ同一の回路構成であるものとす
る。
８はトランスであり、トランス駆動回路５、６またはト
ランス７、８はそれぞれ同一の回路構成であるものとす
る。
【００１５】上記構成により、図４に示すように２分周
回路３１により水平同期パルスＳＡを２分周してデュー
ティ５０％の互いに逆相の２系統の矩形波ＳＣ及びＳＤ
がそれぞれパルス発生回路３２及び３３に出力される。
パルス発生回路３２では入力された矩形波ＳＣの例えば
立ち上がりをトリガーのタイミングとし矩形波ＳＣに同
期した一定のパルス幅の矩形波パルスＳＥを出力する。
回路３１により水平同期パルスＳＡを２分周してデュー
ティ５０％の互いに逆相の２系統の矩形波ＳＣ及びＳＤ
がそれぞれパルス発生回路３２及び３３に出力される。
パルス発生回路３２では入力された矩形波ＳＣの例えば
立ち上がりをトリガーのタイミングとし矩形波ＳＣに同
期した一定のパルス幅の矩形波パルスＳＥを出力する。
【００１６】一方パルス発生回路３３では矩形波ＳＣと
逆相の矩形波ＳＤを入力し、パルス発生回路３２と同じ
く矩形波ＳＤの立ち上がりをトリガーのタイミングとし
矩形波ＳＤに同期した一定のパルス幅の矩形波パルスＳ
Ｆを出力する。従って、パルス発生回路３２及び３３は
それぞれ互いに逆相の矩形波パルスＳＥ及びＳＦをトラ
ンス駆動回路５及び６に出力するので、２系統あるトラ
ンス７及び８のオン／オフの動作を交互に行わせること
ができる。
逆相の矩形波ＳＤを入力し、パルス発生回路３２と同じ
く矩形波ＳＤの立ち上がりをトリガーのタイミングとし
矩形波ＳＤに同期した一定のパルス幅の矩形波パルスＳ
Ｆを出力する。従って、パルス発生回路３２及び３３は
それぞれ互いに逆相の矩形波パルスＳＥ及びＳＦをトラ
ンス駆動回路５及び６に出力するので、２系統あるトラ
ンス７及び８のオン／オフの動作を交互に行わせること
ができる。
【００１７】トランス駆動回路５及び６、トランス７及
び８のそれぞれの動作は従来の例と同じである。また実
施例１では矩形波パルスＳＥ及びＳＦのデューディを５
０％以下にしか設定できないのに対し、上記構成では矩
形波パルスＳＥ及びＳＦのデューディを０％から１００
％までの範囲で任意に設定できるとともに、矩形波パル
スＳＥ及びＳＦのデューディを独立に設定できるので１
次側の入力矩形波のデューティの最適値が異なるトラン
スをトランス７及び８に用いることができる。
び８のそれぞれの動作は従来の例と同じである。また実
施例１では矩形波パルスＳＥ及びＳＦのデューディを５
０％以下にしか設定できないのに対し、上記構成では矩
形波パルスＳＥ及びＳＦのデューディを０％から１００
％までの範囲で任意に設定できるとともに、矩形波パル
スＳＥ及びＳＦのデューディを独立に設定できるので１
次側の入力矩形波のデューティの最適値が異なるトラン
スをトランス７及び８に用いることができる。
【００１８】なお、上記実施例においてトランスの代わ
りに矩形波を１次側に入力して高圧を発生するフライバ
ックトランスを用いた例えばＣＲＴアノード電圧のよう
な高圧を発生する電源回路についても同様の動作となる
ことは言うまでもない。
りに矩形波を１次側に入力して高圧を発生するフライバ
ックトランスを用いた例えばＣＲＴアノード電圧のよう
な高圧を発生する電源回路についても同様の動作となる
ことは言うまでもない。
【００１９】
【実施例３】図５は本発明の請求項３及び４のもう一つ
の実施例を示す電源回路のブロック図である。
の実施例を示す電源回路のブロック図である。
【００２０】実施例１と同様に図５においても、図７と
同一の部分には同一の符号を付し、それ以外の部分の構
成について説明する。５１は一定周期の水平同期パルス
を２分周してデューティ５０％の矩形波を出力する２分
周回路、５２は２分周回路５１の出力矩形波の立ち上が
りをトリガーのタイミングとしその矩形波に同期した一
定のパルス幅のパルスを出力するパルス発生回路、５３
は２分周回路５１の出力矩形波の立ち下がりをトリガー
のタイミングとしその矩形波に同期した一定のパルス幅
のパルスを出力するパルス発生回路である。
同一の部分には同一の符号を付し、それ以外の部分の構
成について説明する。５１は一定周期の水平同期パルス
を２分周してデューティ５０％の矩形波を出力する２分
周回路、５２は２分周回路５１の出力矩形波の立ち上が
りをトリガーのタイミングとしその矩形波に同期した一
定のパルス幅のパルスを出力するパルス発生回路、５３
は２分周回路５１の出力矩形波の立ち下がりをトリガー
のタイミングとしその矩形波に同期した一定のパルス幅
のパルスを出力するパルス発生回路である。
【００２１】又、５及び６はトランス駆動回路、７及び
８はトランスであり、トランス駆動回路５、６またはト
ランス７、８はそれぞれ同一の回路構成であるものとす
る。
８はトランスであり、トランス駆動回路５、６またはト
ランス７、８はそれぞれ同一の回路構成であるものとす
る。
【００２２】上記構成は、図６に示すように２分周回路
５１により水平同期パルスＳＡを２分周してデューティ
５０％の矩形波ＳＣがパルス発生回路５２及び５３に出
力される。パルス発生回路５２では入力された矩形波Ｓ
Ｃの立ち上がりをトリガーのタイミングとし矩形波ＳＣ
に同期した一定のパルス幅の矩形波パルスＳＥを出力す
る。
５１により水平同期パルスＳＡを２分周してデューティ
５０％の矩形波ＳＣがパルス発生回路５２及び５３に出
力される。パルス発生回路５２では入力された矩形波Ｓ
Ｃの立ち上がりをトリガーのタイミングとし矩形波ＳＣ
に同期した一定のパルス幅の矩形波パルスＳＥを出力す
る。
【００２３】一方パルス発生回路５３では入力された矩
形波ＳＣの立ち下がりをトリガーのタイミングとし矩形
波ＳＣに同期した一定のパルス幅の矩形波パルスＳＦを
出力する。従って、パルス発生回路５２及び５３はそれ
ぞれ互いに逆相の矩形波パルスＳＥ及びＳＦをトランス
駆動回路５及び６に出力するので、前述した実施例２と
同様に２系統あるトランス７及び８のオン／オフの動作
を交互に行わせることができる。
形波ＳＣの立ち下がりをトリガーのタイミングとし矩形
波ＳＣに同期した一定のパルス幅の矩形波パルスＳＦを
出力する。従って、パルス発生回路５２及び５３はそれ
ぞれ互いに逆相の矩形波パルスＳＥ及びＳＦをトランス
駆動回路５及び６に出力するので、前述した実施例２と
同様に２系統あるトランス７及び８のオン／オフの動作
を交互に行わせることができる。
【００２４】トランス駆動回路５及び６、トランス７及
び８のそれぞれの動作は従来の例と同じである。また上
記構成では、実施例２と同様に矩形波パルスＳＥ及びＳ
Ｆのデューディを０％から１００％までの範囲で任意に
設定できるとともに、矩形波パルスＳＥ及びＳＦのデュ
ーディを独立に設定できるので１次側の入力矩形波のデ
ューティの最適値が異なるトランスをトランス７及び８
に用いることができる。
び８のそれぞれの動作は従来の例と同じである。また上
記構成では、実施例２と同様に矩形波パルスＳＥ及びＳ
Ｆのデューディを０％から１００％までの範囲で任意に
設定できるとともに、矩形波パルスＳＥ及びＳＦのデュ
ーディを独立に設定できるので１次側の入力矩形波のデ
ューティの最適値が異なるトランスをトランス７及び８
に用いることができる。
【００２５】なお、上記実施例においてトランスの代わ
りに矩形波を１次側に入力して高圧を発生するフライバ
ックトランスを用いた例えばＣＲＴアノード電圧のよう
な高圧を発生する電源回路についても同様の動作となる
ことは言うまでもない。
りに矩形波を１次側に入力して高圧を発生するフライバ
ックトランスを用いた例えばＣＲＴアノード電圧のよう
な高圧を発生する電源回路についても同様の動作となる
ことは言うまでもない。
【００２６】
【発明の効果】以上のように本発明は、２系統のトラン
スのオン／オフの動作を交互に行うことによって２個の
トランスの高圧誘導やアース電位の振られや高圧出力に
重畳する矩形波成分を小さくするとともにそれらが各走
査線に及ぼす影響を同じレベルにすることができる。し
たがって、走査線間隔の粗密が起きたり縦線が２重に見
えるという妨害を防ぐことができる。
スのオン／オフの動作を交互に行うことによって２個の
トランスの高圧誘導やアース電位の振られや高圧出力に
重畳する矩形波成分を小さくするとともにそれらが各走
査線に及ぼす影響を同じレベルにすることができる。し
たがって、走査線間隔の粗密が起きたり縦線が２重に見
えるという妨害を防ぐことができる。
【図１】本発明の請求項１及び２の一実施例における電
源回路のブロック図
源回路のブロック図
【図２】請求項１及び２の一実施例における電源回路の
パルス波形を示す図
パルス波形を示す図
【図３】本発明の請求項３及び４の一実施例における電
源回路のブロック図
源回路のブロック図
【図４】請求項３及び４の一実施例における電源回路の
パルス波形を示す図
パルス波形を示す図
【図５】本発明の請求項３及び４のもう一つの実施例に
おける電源回路のブロック図
おける電源回路のブロック図
【図６】請求項３及び４のもう一つの実施例における電
源回路のパルス波形を示す図
源回路のパルス波形を示す図
【図７】従来の電源回路のブロック図
【図８】従来の電源回路のパルス波形を示す図
１ パルス発生回路 ２ ２分周回路 ３，４ 論理積演算回路 ５，６ トランス駆動回路 ７，８ トランス ９ スイッチング素子 １０ ダンパダイオード １１，１２，１５ 共振コンデンサ １３，１６ クランプダイオード １４ 電源 １７ 整流ダイオード １８ 整流コンデンサ ３１ ２分周回路 ３２，３３ パルス発生回路 ５１ ２分周回路 ５２，５３ パルス発生回路
Claims (4)
- 【請求項１】 水平同期パルスに同期した一定のパルス
幅のパルスを出力するパルス発生回路と、前記水平同期
パルスを２分周して互いに逆相の２系統の矩形波を出力
する２分周回路と、前記２分周回路の２系統ある出力の
うちの一方の矩形波と前記パルス発生回路の出力の論理
積を出力する論理積演算回路と、前記２分周回路の２系
統ある出力のうち前記論理積演算回路に入力された矩形
波と逆相の矩形波と前記パルス発生回路の出力の論理積
を出力する論理積演算回路と、前記２系統の論理積演算
回路のそれぞれの出力によりスイッチング素子をオン／
オフしトランスの１次側に矩形波を出力してトランスを
駆動する２系統のトランス駆動回路と、前記２系統のト
ランス駆動回路の出力矩形波を１次側に入力して定電圧
を発生する２系統のトランスを有する電源回路。 - 【請求項２】 トランスはフライバックトランスである
ことを特徴とする請求項１記載の電源回路。 - 【請求項３】 一定周期の水平同期パルスを２分周して
互いに逆相の２系統の矩形波を出力する２分周回路と、
前記２分周回路の２系統ある出力のうちの一方の矩形波
の立ち上がりもしくは立ち下がりをトリガーのタイミン
グとし前記矩形波に同期した一定のパルス幅のパルスを
出力するパルス発生回路と、前記２分周回路の２系統あ
る出力のうち前記パルス発生回路に入力された矩形波と
逆相の矩形波の立ち上がりと立ち下がりのうち前記パル
ス発生回路と同じ方をトリガーのタイミングとし前記矩
形波に同期した前記パルス発生回路の出力と同じパルス
幅のパルスを出力するパルス発生回路と、前記２系統の
パルス発生回路のそれぞれの出力によりスイッチング素
子をオン／オフしトランスの１次側に矩形波を出力して
トランスを駆動する２系統のトランス駆動回路と、前記
２系統のトランス駆動回路の出力矩形波を１次側に入力
して定電圧を発生する２系統のトランスを有することを
特徴とする電源回路。 - 【請求項４】 トランスはフライバックトランスである
ことを特徴とする請求項３記載の電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6083092A JPH07298163A (ja) | 1994-04-21 | 1994-04-21 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6083092A JPH07298163A (ja) | 1994-04-21 | 1994-04-21 | 電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07298163A true JPH07298163A (ja) | 1995-11-10 |
Family
ID=13792545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6083092A Pending JPH07298163A (ja) | 1994-04-21 | 1994-04-21 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07298163A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH106273A (ja) * | 1996-06-20 | 1998-01-13 | Matsushita Electric Ind Co Ltd | 産業用ロボット |
-
1994
- 1994-04-21 JP JP6083092A patent/JPH07298163A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH106273A (ja) * | 1996-06-20 | 1998-01-13 | Matsushita Electric Ind Co Ltd | 産業用ロボット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09244611A (ja) | 映像信号の処理装置及びこれを用いた表示装置 | |
| GB2141564A (en) | Synchronized switching regulator for a display system | |
| JPH0491579A (ja) | 電源装置 | |
| CA1185357A (en) | Dual mode horizontal deflection circuit | |
| JPH07298163A (ja) | 電源回路 | |
| EP0658045B1 (en) | Timing of deflection waveform correction circuit | |
| KR940027481A (ko) | 수평 동기 장치 | |
| US6009006A (en) | Synchronized high voltage generator | |
| JPH05207327A (ja) | 水平同期回路 | |
| KR910009048A (ko) | 비디오 신호 처리 회로 및 선동기 회로를 포함하는 화상 디스플레이 장치 회로 | |
| JP3226464B2 (ja) | ３相クロックパルス発生回路 | |
| JP3324954B2 (ja) | 液晶表示パネル駆動装置 | |
| JPS61133779A (ja) | 縦線曲がり補正回路 | |
| KR930015670A (ko) | 다중 주사 비율 동작을 위한 수평 블랭킹 신호 발생 장치 | |
| KR960011230B1 (ko) | 동기회로 | |
| JPH042528Y2 (ja) | ||
| JPH06113234A (ja) | スイッチング電源 | |
| US4847539A (en) | Computer monitor | |
| JPS63173467A (ja) | 水平同期信号ブランキングパルス発生器 | |
| JPH03267993A (ja) | 表示装置 | |
| JPH08214232A (ja) | スイッチングレギュレータ電源装置 | |
| JP3022846B2 (ja) | 水平同期信号処理装置及び方法 | |
| JP3008382B2 (ja) | Ｐａｌ用信号変換回路およびそれを用いたｐａｌ用ビデオ信号生成方法 | |
| KR100480414B1 (ko) | 수평구동신호발생회로 | |
| SU1156121A1 (ru) | Устройство дл отображени информации на экране электронно-лучевой трубки типа "денситрон |