KR100480414B1 - 수평구동신호발생회로 - Google Patents

수평구동신호발생회로 Download PDF

Info

Publication number
KR100480414B1
KR100480414B1 KR1019970022612A KR19970022612A KR100480414B1 KR 100480414 B1 KR100480414 B1 KR 100480414B1 KR 1019970022612 A KR1019970022612 A KR 1019970022612A KR 19970022612 A KR19970022612 A KR 19970022612A KR 100480414 B1 KR100480414 B1 KR 100480414B1
Authority
KR
South Korea
Prior art keywords
horizontal
pulse
phase
output
drive signal
Prior art date
Application number
KR1019970022612A
Other languages
English (en)
Other versions
KR19980086306A (ko
Inventor
이상해
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970022612A priority Critical patent/KR100480414B1/ko
Publication of KR19980086306A publication Critical patent/KR19980086306A/ko
Application granted granted Critical
Publication of KR100480414B1 publication Critical patent/KR100480414B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Details Of Television Scanning (AREA)

Abstract

개시된 내용은 FBT로부터 위상 동기 루프에 입력되는 플라이백 펄스를 제거하여 수평 구동 신호의 지터를 줄인 수펑 구동 신호 발생 회로에 관한 것이다.
본 발명에 따른 수평 구동 신호 발생 회로는 위상 동기 루프를 통하여 수평 동기 신호를 입력받아 출력 주파수를 동기시키고, 라인 지연부를 통하여 위상 동기 루프의 출력 주파수를 외부의 수평 쉬프트 및 파라볼라파에 따라 지연시켜 지터를 제거한 소정의 수평 구동 신호를 출력시키며, 수평 발진기를 통하여 전술한 위상 동기 루프 및 라인 지연부에 소정의 발진 주파수를 공급하도록 한다. 또한, 전술한 위상 동기 루프는 수평 동기 신호와 전압 제어 발진기의 펄스 에지를 검출하여 비교하고, 소정의 펄스를 발생시켜 이를 적분함으로써 출력 주파수를 변환시켜 위상을 동기를 시킨다.
따라서, 수평 구동 신호 발생 회로에 입력되는 플라이백 펄스를 제거하여 수평 구동 신호의 지터를 줄일 수 있으며, 아울러 소프트웨어나 DSP 등으로 본 발명의 위상 동기 루프를 쉽게 구현할 수 있는 효과가 있다.

Description

수평 구동 신호 발생 회로
본 발명은 고압 발생 회로(Fly Back Transformer : 이하 FBT라 약칭함.)로부터 입력되는 플라이백 펄스를 제거하여 수평 구동 신호의 지터(Jitter)를 줄인 수평 구동 신호 발생 회로에 관한 것이다.
일반적으로 모니터는 음극선관(Cathode Ray Tube : 이하 CRT라 약칭함.)을 사용해서 영상신호의 세기에 따라 각기 다른 양의 전자빔이 음극선관의 표면에 입혀진 단색 또는 RGB(적,녹,청색)의 형광물질을 때려 각기 다른 밝기나 또는 각기 다른 색의 빛을 내게 하는 원리를 이용한 것으로서, 가격이나 표시 성능 면에서 우수하기 때문에 널리 사용되고 있다.
또한, 이와 같은 일반적인 모니터의 화면상에 소정의 화상이나 텍스트를 출력하기 위해서는 전술한 전자빔을 수직 및 수평 위치로 편향시키는 장치가 구비되어야 한다.
도 1 은 이러한 일반적인 수평 구동 신호 발생 회로가 적용된 모니터의 개략적인 구성도이다.
도시된 바와 같이 수평 동기 신호와 플라이백 펄스를 입력하여 소정의 수평 구동 신호를 발생시키는 수평 구동 신호 발생부(1)와, 수평 구동 신호에 의해 수평 출력부(3)를 구동시키는 수평 구동부(2)가 마련된다.
또한, 수평 출력부(3)의 출력 전류 변화에 의해 자계가 변화되어 CRT 화면(4)에 주사되는 전자빔을 수평 방향으로 편향시키는 수평 편향부(H-DY)와, 수평 출력부(3)의 출력 전류 주파수에 의해 고압을 발생시켜 CRT 화면(4)에 공급하고 아울러 전술한 수평 구동 신호 발생부(1)에 플라이백 펄스를 인가하는 FBT(5)로 구성된다.
또한, 도 2 는 종래 수평 구동 신호 발생 회로를 나타낸 구성도이고, 도 3 은 도 2에 적용된 종래 위상 동기 루프의 구성도이다.
도 2에 도시된 바와 같이 수평 구동 신호 발생 회로는 수평 동기 신호를 입력받아 출력 주파수를 동기 시키는 제 1 위상 동기 루프(PLL : Phase Locked Loop)(10)와, 이 위상 동기 루프(10)의 출력 주파수와 플라이백 펄스를 입력받아 화면상의 수평 쉬프트와 수평 편향의 파라볼라파를 구현하기 위한 소정의 수평 구동 신호를 출력하는 제 2 위상 동기 루프(12)가 마련된다.
또한, 각각의 제 1 및 제 2 위상 동기 루프(10)(12)에 소정의 발진 주파수를 공급하는 수평 발진기(Horizontal Oscillator)(11)가 마련된다.
일반적으로 위상 동기 루프란 기준이 되는 입력신호와 궤환된 전압제어 발진기(VCO : Voltage Controlled Oscillator)의 발진 출력의 위상차를 검출하여 전압제어 발진기의 주파수 및 위상을 동기 시키는 회로를 말한다.
따라서, 전술한 제 1 및 제 2 위상 동기 루프(10)(12)는 도 3에 도시된 바와 같이 기준입력신호(Vi(f))와 전압제어 발진기(103)의 출력으로부터 궤환된 신호(Vr(f))의 주파수와 위상을 비교·검출하는 위상 검출기(Phase Detector)(101)와, 이 위상 검출기(101)의 출력신호에 섞인 고주파 성분을 제거해 주는 저역통과필터(LPF : Low Pass Filter)(102)와, 상기 저역통과필터(102)의 직류 출력 전압에 비례하는 주파수를 발생시키는 전압제어 발진기(103), 그리고 이 전압제어 발진기(103)의 출력주파수를 N 분주하여 위상 검출기(101)로 궤환 시켜주는 N-분주기(104)로 구성된다.
이와 같이 구성된 종래의 수평 구동 신호 발생 회로는 전술한 도 2에 도시된 바와 같이 제 1 위상 동기 루프(10)를 통하여 수평 동기 신호를 입력받아 출력 주파수를 동기 시키고, 이 제 1 위상 동기 루프(10)의 출력 주파수와 FBT(5)의 플라이백 펄스를 제 2 위상 동기 루프(12)로 입력받아 화면상의 수평 쉬프트와 수평 편향의 파라볼라파를 구현하기 위한 소정의 수평 구동 신호를 출력한다.
이때, 수평 발진기(11)는 각각의 제 1 및 제 2 위상 동기 루프(10)(12)에 소정의 발진 주파수를 공급하고, 아울러 도시되지 않은 기준전압 공급부로부터 각각의 제 1 및 제 2 위상 동기 루프(10)(12)에 정확한 기준 전압을 설정하여 공급한다.
따라서, 전술한 제 2 위상 동기 루프(12)로부터 출력되는 수평 구동 신호에 의해 도 1에 도시된 수평 구동부(2)는 수평 출력부(3)를 구동시키며, 이 수평 출력부(3)의 출력 전류 변화에 의해 수평 편향부(H-DY)의 자계가 변화되어 CRT 화면(4)에 주사되는 전자빔을 수평 방향으로 편향시키는 것이다.
또한, FBT(5)는 수평 출력부(3)의 출력 전류 주파수에 의해 고압을 발생시켜 CRT 화면(4)에 공급하고 아울러 수평 구동 신호 발생부(1)의 제 2 위상 동기 루프(12)에 플라이백 펄스를 인가시킨다.
한편, 전술한 제 1 및 제 2 위상 동기 루프(10)(12)의 일반적인 동작을 좀더 상세히 설명하면 다음과 같다.
도 3에 도시된 바와 같이 소정 주파수의 기준입력신호 Vi(f)와 궤환 경로에서 N 분주된 전압제어 발진기(103)의 출력신호 Vr(f)가 위상 검출기(101)의 두 입력으로 가해지면, 위상 검출기(101)는 두 입력신호의 주파수와 위상의 차이를 비교하여 그 차이에 따른 전압을 출력하는 결과, 이 출력전압은 주파수·위상차에 대한 직류성분과 두 입력신호의 비교도중 발생하게 되는 고주파 성분으로 구성되어 있다.
전술한 위상 검출기(101)의 출력신호는 저역통과필터(102)로 입력되어, 고주파 성분이 제거되며, 직류성분만이 전압제어 발진기(103)의 입력으로 가해진다.
전압제어 발진기(103)는 직류입력전압에 비례하는 주파수를 출력해주는 회로단이며, 저역통과필터(102)를 통과한 위상 검출기(101)의 출력신호 성분 중 직류부분에 비례하는 주파수 Vo(f)를 출력해준다.
전압제어 발진기(103)의 출력주파수 Vo(f)는 궤환 경로에 포함된 N-분주기(104)에 의해 외부에서 설정조정이 가능한 N값으로 분주된 후, 기준입력신호 Vi(f)와 비교되기 위해 다시 위상 검출기(101)의 한 단자로 입력되게 된다.
상기와 같은 동작을 반복하게 되면, 결국은 소정 주파수의 기준입력신호 Vi(f)와 N-분주되어 궤환된 전압제어 발진기(103)의 출력주파수 신호의 위상은 동기가 이루어지게 되고, 기준입력신호 Vi(f)와 위상이 동기이며 주파수가 N 배인 출력신호 Vo(f)를 얻을 수 있게 된다.
그러나, 전술한 바와 같은 종래의 수평 구동 신호 발생 회로는 위상 동기 루프의 기준전압을 정확하게 설정하여야 하고, 아울러 노이즈가 낮은 부품을 사용하여 주의 깊게 설계되어야 함으로써, 정밀한 위상 동기 루프를 구현하기가 어려운 문제점이 있었다.
또한, FBT로부터 입력되는 플라이백 펄스의 영향을 받음으로써, 위상 동기 루프로부터 출력되는 수평 구동 신호에 순간적으로 파형이 흐트러지는 지터가 발생되는 문제점도 있었다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위하여, FBT로부터 위상 동기 루프에 입력되는 플라이백 펄스를 제거하여 수평 구동 신호의 지터를 줄인 수평 구동 신호 발생 회로를 제공함에 그 목적이 있다.
본 발명에 따른 수평 구동 신호 발생 회로의 특징은 수평 동기 신호를 입력받아 출력 주파수를 동기 시키는 위상 동기 루프와, 외부로부터 입력되는 수평 쉬프트 및 파라볼라파를 토대로 위상 동기 루프로부터 입력되는 동기화된 출력 신호를 지연시켜 지터가 제거된 소정의 수평 구동 신호를 출력하는 라인 지연부와, 전술한 위상 동기 루프 및 라인 지연부에 소정의 발진 주파수를 공급하는 수평 발진기로 구성된다.
이하, 본 발명이 적용된 수평 구동 신호 발생 회로의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
도 4는 본 발명에 따른 수평 구동 신호 발생 회로의 바람직한 실시예를 보인 구성도이고, 도 5는 도 4에 적용된 본 발명이 적용된 위상 동기 루프의 개략적인 구성도이다.
도 5에 도시된 바와 같이 위상 동기 루프(20)는 수평 동기 신호를 입력받아 출력 주파수를 동기 시키고, 라인 지연부(22)는 위상 동기 루프(20)로부터 입력되는 동기화된 출력 신호를 외부에서 제공되는 수평 쉬프트 및 파라볼라파를 토대로 지연시켜 지터가 제거된 소정의 수평 구동 신호를 출력시키며, 수평 발진기(21)는 전술한 위상 동기 루프(20) 및 라인 지연부(22)에 소정의 발진 주파수를 공급한다.
또한, 전술한 위상 동기 루프(20)는 수평 동기 신호와 전압 제어 발진기(204)의 펄스 에지를 검출하여 비교하는 에지 검출 및 비교기(201)와, 상기 에지 검출 및 비교기(201)의 비교 결과에 따라 소정의 펄스를 가변하여 출력하는 펄스 발생기(202)와, 이 펄스 발생기(202)의 출력 펄스를 적분하는 적분기(203)와, 그리고 이 적분기(203)의 출력 펄스에 의해 소정의 주파수가 가변된 펄스를 출력하는 전압 제어 발진기(204)로 구성된다.
이와 같이 구성된 본 발명에 따른 수평 구동 신호 발생 회로의 작용을 상세히 설명한다.
먼저, 위상 동기 루프(20)는 외부로부터 입력되는 수평 동기 신호에 출력 주파수를 동기 시킨다. 이때, 전술한 위상 동기 루프(20)의 동작 과정을 좀더 상세히 설명하면 다음과 같다.
도 5에 도시된 에지 검출 및 비교기(201)는 수평 동기 신호와 전압 제어 발진기(204)의 펄스 에지를 검출하여 비교한다.
이후, 펄스 발생기(202)는 상기 에지 검출 및 비교기(201)의 비교 결과에 따라 소정의 펄스를 가변하여 출력하는데, 이때 전압 제어 발진기(204)의 펄스 에지 보다 수평 동기 신호의 위상이 빠르면 정(+)의 펄스를 출력하고, 그렇지 않으면 부(-)의 펄스를 출력한다.
한편, 전술한 펄스 발생기(202)에 일종의 PWM(Pulse Width Modulation) 방식을 적용하여 전압 제어 발진기(204)의 펄스 에지 보다 수평 동기 신호의 위상이 빠르면 정(+)의 펄스 폭을 크게하여 출력하고, 그렇지 않으면 이 정(+)의 펄스 폭을 작게하여 출력하는 것도 가능하다.
이와 같이 출력된 펄스 발생기(202)의 출력 펄스는 적분기(203)로 인가되어 적분되고, 전압 제어 발진기(204)를 통하여 전술한 적분기(203)의 출력 펄스는 소정의 주파수로 가변된 펄스로 출력되어 에지 검출 및 비교기(201)로 궤환 입력된다.
따라서, 전술한 동작을 반복하게 됨으로써, 결국 소정의 수평 동기 신호와 궤환된 전압제어 발진기(204)의 출력 펄스가 상호 동기 되어 소정의 신호를 출력하는 것이다.
따라서, 라인 지연부(22)는 외부로부터 입력되는 수평 쉬프트 및 파라볼라파를 토대로 수평 발진기(21)로부터 입력되는 위상 동기 루프(20)를 통해 동기화된 출력 신호를 지연시켜 출력함으로써, 지터가 제거된 소정의 수평 구동 신호를 발생하게 된다.
한편, 수평 발진기(21)는 전술한 위상 동기 루프(20) 및 라인 지연부(22)에 소정의 발진 주파수를 공급한다.
이와 같이 본 발명의 수평 구동 신호 발생 회로에 따르면, 수평 동기 신호와 전압 제어 발진기의 펄스 에지를 검출 비교하여 소정의 펄스를 발생시키고, 이를 적분하여 출력 주파수를 변환시켜 위상을 동기를 시킴으로써, 소프트웨어나 DSP(Digital Signal Processing)등으로 본 발명의 위상 동기 루프를 쉽게 구현할 수 있는 효과가 있다.
또한, FBT로부터 수평 구동 신호 발생 회로에 입력되는 플라이백 펄스를 제거함으로써, 출력되는 수평 구동 신호에 혼입되어 순간적으로 파형이 흐트러지는 지터를 줄일 수 있는 다른 효과도 있다.
도 1 은 일반적인 수평 구동 신호 발생 회로가 적용된 모니터의 개략적인 구성도,
도 2 는 종래의 수평 구동 신호 발생 회로를 나타낸 구성도,
도 3 은 도 2에 적용된 종래 위상 동기 루프의 구성도,
도 4 는 본 발명에 따른 수평 구동 신호 발생 회로의 바람직한 실시예를 보인 구성도,
도 5 는 도 4에 적용된 본 발명에 적용된 위상 동기 루프의 개략적인 구성도이다.
* 도면의 주요부분에 사용된 부호의 설명
20 : 위상 동기 루프 21 : 수평 발진기,
22 : 라인 지연부 201 : 에지 검출 및 비교기,
202 : 펄스 발생기 203 : 적분기,
204 : 전압 제어 발진기

Claims (4)

  1. 수평 동기 신호를 입력받아 출력 주파수를 동기 시키는 위상 동기 루프;
    외부로부터 입력되는 수평 쉬프트 및 파라볼라파를 토대로 상기 위상 동기 루프로부터 입력되는 동기화된 출력 신호를 지연시켜 지터가 제거된 소정의 수평 구동 신호를 출력하는 라인 지연부; 및
    상기 위상 동기 루프 및 라인 지연부에 소정의 발진 주파수를 공급하는 수평 발진기로 구성됨을 특징으로 하는 수평 구동 신호 발생 회로.
  2. 제 1 항에 있어서, 위상 동기 루프는,
    수평 동기 신호와 전압 제어 발진기의 펄스 에지를 검출하여 비교하는 에지 검출 및 비교기;
    상기 에지 검출 및 비교기의 비교 결과에 따라 펄스를 가변하여 출력하는 펄스 발생기;
    상기 펄스 발생기의 출력 펄스를 적분하는 적분기; 및
    상기 적분기의 출력 펄스에 의해 주파수가 가변된 펄스를 출력하는 전압 제어 발진기로 구성됨을 특징으로 하는 수평 구동 신호 발생 회로.
  3. 제 2 항에 있어서, 펄스 발생기는,
    전압 제어 발진기의 펄스 에지 보다 수평 동기 신호의 위상이 빠르면 정의 펄스를 출력하고, 그렇지 않으면 부의 펄스를 출력함을 특징으로 하는 수평 구동 신호 발생 회로.
  4. 제 2 항에 있어서, 펄스 발생기는,
    전압 제어 발진기의 펄스 에지 보다 수평 동기 신호의 위상이 빠르면 정의 펄스 폭을 크게하여 출력하고, 그렇지 않으면 정의 펄스 폭을 작게하여 출력함을 특징으로 하는 수평 구동 신호 발생 회로.
KR1019970022612A 1997-05-31 1997-05-31 수평구동신호발생회로 KR100480414B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970022612A KR100480414B1 (ko) 1997-05-31 1997-05-31 수평구동신호발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970022612A KR100480414B1 (ko) 1997-05-31 1997-05-31 수평구동신호발생회로

Publications (2)

Publication Number Publication Date
KR19980086306A KR19980086306A (ko) 1998-12-05
KR100480414B1 true KR100480414B1 (ko) 2005-08-09

Family

ID=37303951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970022612A KR100480414B1 (ko) 1997-05-31 1997-05-31 수평구동신호발생회로

Country Status (1)

Country Link
KR (1) KR100480414B1 (ko)

Also Published As

Publication number Publication date
KR19980086306A (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
US6188258B1 (en) Clock generating circuitry
US4679005A (en) Phase locked loop with frequency offset
JPS5834065B2 (ja) 水平同期回路を有するテレビジヨン受像機
KR100315246B1 (ko) 디지털 표시 장치용 위상 동기 루프 회로
KR100376631B1 (ko) 동기화장치및동기화방법
CA2123971C (en) Horizontal synchronizing apparatus
KR100480414B1 (ko) 수평구동신호발생회로
US5438245A (en) High-voltage generating circuit
US4814671A (en) Convergence circuit
JPH08279927A (ja) 同期回路
US4268857A (en) Beam index color television receiver apparatus
US6590620B1 (en) CRT display image horizontal distortion correction device
US4261010A (en) Beam index color television receiver apparatus
US4280134A (en) Beam index color television receiver apparatus
JPS62216588A (ja) 水平位相シフト回路
CZ281573B6 (cs) Zapojení pro synchronizované horizontální rozmítání na násobcích horizontálního kmitočtu
US5463475A (en) Semiconductor delay line driven by an input signal-derived reference signal
US6894731B2 (en) Raster distortion correction arrangement
JPH06276089A (ja) Pll回路
US4316216A (en) Beam index color television receiver
KR100884526B1 (ko) 수평주사개시 영역을 최소화한 빔 인덱스 칼라 음극선관텔레비전
JP2000175069A (ja) 歪み補正回路
JPH0350979A (ja) デジタルテレビジョン受像機
KR960013564B1 (ko) 티브이(tv)의 크로스 색/휘도 비트억압장치
KR100224579B1 (ko) 위상 고정 루프를 이용하는 영상 시스템의 수평동기 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090226

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee