JPH0481389B2

JPH0481389B2 -

Info

Publication number: JPH0481389B2
Application number: JP60223161A
Authority: JP
Inventors: Koichi Kido; Yasutoshi Matsuo
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1985-10-07
Filing date: 1985-10-07
Publication date: 1992-12-22
Also published as: JPS6282786A

Description

【発明の詳細な説明】産業上の利用分野本発明は輝度信号記録再生装置に係り、特に輝
度信号をプリエンフアシスして磁気記録媒体に記
録し、再生時は再生輝度信号をデイエンフアシス
して画面垂直方向又は斜め方向の輝度信号の高域
ノイズを低減する輝度信号再生装置に関する。

従来の技術従来より、高域周波数のＳ／Ｎ改善のために輝
度信号記録系及び再生系にプリエンフアシス回路
及びデイエンフアシス回路を各々設けて、記録時
は輝度信号にプリエンフアシスを行なつて、その
高域周波数成分を強調して磁気記録媒体に記録
し、再生時は再生輝度信号にプリエンフアシス特
性とは相補的なデイエンフアシス特性を付与する
輝度信号記録再生装置がある。かかるプリエンフ
アシス回路及びデイエンフアシス回路として所謂
トランスバーサルフイルタ等が用いられている。

上記トランスバーサルフイルタは、遅延回路、
乗算器及び加算器等で構成されており、画面上の
画素情報信号に対し、同じ水平走査線上の少しず
つ位置的に遅れた複数の信号を差し引いたり、又
は加算したりして、１水平走査線内の信号間でプ
リエンフアシス又はデイエンフアシスを行なつて
いた（これを便宜上、「水平エンフアシス」とい
うものとする）。このため、画面水平方向の高周
波数の雑音を低減できるのであつた。

そこで、画面垂直方向の高周波数の雑音を低減
するため、１水平走査期間（1H）遅延する1H遅
延回路及び乗算器及び演算器等で構成されたプリ
エンフアシス回路及びデイエンフアシス回路が設
けられた他の輝度信号記録再生装置が従来より提
案されていた（例えば、本出願人が先に提案した
特開昭60−30285号公報）。かかるプリエンフアシ
ス回路及びデイエンフアシス回路では、第１１図
に示す画面上のＰ点の信号に対し、同図中P′及び
P″点等の1Hの整数倍前の複数の信号を差し引い
たり又は加算したりして、画面上の垂直方向上の
信号間でプリエンフアシス及びデイエンフアシス
を行なつていた（これを便宜上、「垂直エンフア
シス」というものとする）。

発明が解決しようとする問題点一般に、VTRのノイズ低減回路はノイズをラ
ンダムノイズと考えて論理的解析が行なわれてい
る。しかしながらVTRにより記録されたビデオ
信号には、画面上横方向、縦方向あるいはフレー
ム方向に強い相関性がある。従つて、ノイズにも
相関性があると考えられる。

このため、上記垂直エンフアシスを行なうと、
前記第１１図に示す如く画素間の縦方向の相関性
のため、回路構成上、ノイズが縦方向に並び、視
聴者にあたかも画面に雨がふるような印象を与え
てしまう。また、ふだんからモニタ画面の横引き
ノイズは見慣れているが、縦方向のノイズは目新
しいため目立つてしまう等の問題点があつた。

そこで、本発明は前記1H遅延回路に代えて、
１水平走査期間よりも一定時間長い第１の遅延時
間と１水平走査期間よりも一定時間短い第２の遅
延時間をその入力信号に別々に付与した後加算す
る構成とされた遅延回路を用いて、輝度信号のプ
リエンフアシス及びデイエンフアシスを画面垂直
方向に対し所要の角度傾斜した方向に行なうよう
構成することにより、上記問題点を解決した輝度
信号記録再生装置を提供することを目的とする。

問題点を解決するための手段本発明になる輝度信号記録再生装置は、プリエ
ンフアシス回路及びデイエンフアシス回路を夫々
遅延回路を有する巡回形フイルタで構成すると共
に、遅延回路を１水平走査期間よりもΔt（但し、
Δtは１水平走査期間よりも小なる一定時間）長
い第１の遅延時間と１水平走査期間よりもΔt短
い第２の遅延時間を入力信号に別々に付与した後
加算する構成とされている。また、上記第１及び
第２の遅延時間に加えて１水平走査期間に等しい
第３の遅延時間を入力信号に別々に付与した後加
算するよう上記遅延回路を構成してもよい。

作用上記遅延回路は、その入力信号に第１の遅延時
間（1H＋Δt）、第２の遅延時間（1H−Δt）及び
第３の遅延時間1Hを別々に付与した後加算する
ため、前記1H遅延回路を用いた垂直エンフアシ
スに比べて、そのエンフアシスの方向がΔt分左
右に傾斜する。すなわち、本発明装置により、画
面垂直方向に対し角度θ（但し、0°≦θ≦90°）傾
斜した方向に輝度信号のプリエンフアシス及びデ
イエンフアシスが行なわれる。

これにより、前記ノイズの相関性も画面の縦方
向に対し上記角度θ傾斜した方向に発生して、ノ
イズの相関方向が拡散されて、結局略ノイズ相関
性のない再生画像が得られる。

実施例第１図は、本発明になる輝度信号記録再生装置
の第１実施例のブロツク系統図を示す。この第１
実施例は前記プリエンフアシス回路及びデイエン
フアシス回路の両回路機能を共用できる構成とな
つている。この第１実施例の動作について第２図
に示す信号波形図と共に説明する。まず、プリエ
ンフアシス回路として動作する場合について説明
するに、入力端子１に入来する第２図Ａに示す如
き輝度信号ａ（説明の便宜上、１垂直走査期間
（1V）の信号として表現した。）は演算器２を通
して遅延回路３に供給される。

第３図は第１図図示ブロツク系統中本発明装置
の主要部である遅延回路３の第１実施例の詳細な
ブロツク系統図を示す。ここで、上記演算器２を
通して供給される輝度信号ａは遅延線４に供給さ
れる。遅延線４は１水平走査期間t_H及び微少時間
Δtからなる（t_H−Δt）の遅延時間特性を有して
おり、入来する輝度信号ａを上記時間（t_H−Δt）
遅延させた後、遅延時間２×Δtを有する遅延線
５及び加算器６の一方の入力端子へ夫々供給す
る。遅延線５は入来する信号を時間２×Δt遅延
させた後、加算器６の他方の入力端子へ供給し、
ここで遅延線４よりの信号と加算する。

従つて、例えば第４図に示す画面上P₁点の信
号は、上記時間（t_H−Δt）前のP₂点の信号と、
P₂点の信号よりもさらに時間２×Δt前、すなわ
ち、上記P₁点の信号に対して時間（T_H＋Δt）前
のP₃点の信号とを加算した信号となつている。

再び第１図に戻つて説明するに、演算器７は前
記入力端子１よりの輝度信号ａから上記加算器６
の出力輝度信号を差し引いて、第２図Ｂに示す如
き信号ｂとし、係数k₁（例えば0.5）を乗ずる係数
回路８を介して演算器２へ供給する。演算器２は
入力端子１よりの輝度信号ａから上記係数回路８
から供給される信号を差し引いて得た信号を再び
遅延回路３に供給する。

一方、係数回路９は前記演算器７の出力信号ｂ
に係数k₂（例えば、0.65）を乗じて加算器１０へ
供給し、ここで前記入力端子１よりの輝度信号ａ
と加算して得た第２図Ｃに示す如き信号ｃを出力
端子１１へ出力する。

この出力端子１１へ出力される輝度信号ｃは、
前記第４図に示す画面上の例えば画面最上部の水
平走査線から数えてｎ番目の水平走査線上のP₁
点の信号に対して、その1H前の（ｎ−１）番目
の水平走査線上の信号中、前記時間（t_H−Δt）前
のP₂点及び時間（t_H＋Δt）前のP₃点の夫々の信
号を少しずつ加算し、さらに、2H前の（ｎ−２）
番目の水平走査線上の信号中では、P₄，P₅及び
P₆点の信号を少しずつ加算し、同様に、3H，
4H，…，nH前の水平走査線上の所定の点の信号
を少しずつ加算して得た信号である。このように
して、画面の垂直方向及び斜め方向の空間周波数
の高域成分が低域成分に比しレベル増強されたプ
リエンフアシス特性が前記入力端子１に入来する
輝度信号ａに付与された輝度信号ｃが得られる。
ところで、同じフイールドの相隣る２本の水平走
査線の画面上での垂直方向の距離（間隔）だけ水
平方向に走査するのに要する時間は180nsであり、
1H（＝63.5μs）に比し僅かな時間である。ここ
で、前記微小時間Δtを例えば200nsに設定する
と、第４図図示の画面垂直方向に対するプリエン
フアシスの行なわれる傾斜角度θは50°程度とな
る。

次に、第１図図示ブロツク系統がデイエンフア
シス回路として動作する場合につき説明するに、
上記演算器７の出力信号ｂは計数k₂／（k₂＋１）
（例えば、0.65／（0.65＋１）≒0.394）を乗ずる
係数回路１２を介して演算器１３に供給される。
演算器１３は、入力端子１より入来する前記輝度
信号ａから係数回路１２の出力信号を差し引いて
得た第２図Ｄに示す如き輝度信号ｄを出力端子１
４へ出力する。

この出力端子１４へ出力される輝度信号ｄは、
前記と同様に、その1H，2H，…，nH前の水平
走査線上の所定の信号を少しずつ減算して得た信
号である。このようにして、画面の垂直方向及び
斜め方向の空間周波数の高域成分が低域成分に比
しレベル減衰されたデイエンフアシス特性を有す
る輝度信号ｄが得られる。

上記輝度信号ｃ及びｄは第２図に示す如く互い
に相補的な特性を有している。従つて、再生時に
第１図において、入力端子１にプリエンフアシス
特性が付与された輝度信号ｃを供給すると、出力
端子１４より、デイエンフアシス特性が付与され
て、元の特性に再現された第２図Ａに示す如き輝
度信号ａが得られる。このようにして、本発明装
置により、前記第４図に示すｎ番目の水平走査線
上のP₁点の信号は、同図中、P₂〜P₆点等に示す
如き1Hの整数倍前の水平走査線上の所定の点の
信号と夫々加算又は減算されるプリエンフアシス
とデイエンフアシスを行なわれる（以下、これを
便宜上、「拡散垂直エンフアシス」というものと
する）。これにより、第４図に示す如く情報の流
れが拡散され、前記第１１図に示す如きノイズの
縦方向の相関性が軽減される。

また、上記拡散垂直エンフアシスを行なうと、
例えば前記（ｎ−２）番目の水平走査線上のP₅
点の信号は、その画面垂直方向2H後のP₁点の信
号に影響が与えられる如く、例えばｎライン目の
情報は（ｎ＋２），（ｎ＋４），…等のライン目に
効果が表われるので、上記のプリエンフアシス及
びデイエンフアシスをオープンループの回路構成
としたときの相補性の悪さにも効果がある。

また上記拡散垂直エンフアシスによるＳ／Ｎの
改善効果は前記係数k₁及びk₂の如きエンフアシス
の設定定数が同一である限り前記垂直エンフアシ
スと同一である。しかしながら、実際に拡散垂直
エンフアシスを行なつた画面はノイズが目立たず
視覚的にすばらしくＳ／Ｎが良く、今まで見たこ
とのない印象の画面となつた。すなわち、拡散垂
直エンフアシスは視覚的又はデータ的にノイズを
低減し、Ｓ／Ｎを向上させるのに非常に有効な手
段と言える。

第５図は第１図図示ブロツク系統中遅延回路３
の第２実施例の詳細なブロツク系統図を示す。同
図中、遅延線１５は前記遅延線４と同様に（t_H−
Δt）の遅延時間特性を有し、また、1H遅延線１
６はt_Hの遅延時間特性を有し、さらに遅延線１７
は前記遅延線５と同様に２×Δtの遅延時間特性
を有している。ここで、遅延線１５は入来する前
記輝度信号ａを時間（t_H−Δt）遅延させた後、遅
延線１７及び加算器１８へ夫々供給する遅延線１
７は入来する信号を時間２×Δt遅延させた後、
加算器１８へ出力する。一方、1H遅延線１６は
入来する上記輝度信号ａを時間t_H遅延させた後、
加算器１８へ出力する。加算器１８は入来する上
記の３入力信号を夫々加算出力する。上記加算器
１８の出力加算信号は、前記加算器６の出力信号
に1H遅延線１６の出力信号を加えた信号である
ため、この出力加算信号を第１図に示す演算器７
に供給して、前記と同様にプリエンフアシス及び
デイエンフアシスを行なうと、その再生画面は第
６図に示す如く、前記第４図に示す拡散垂直エン
フアシスによる画面に、更に前記第１１図に示し
た垂直エンフアシスによる画面を加えたような再
生画面となる。このようにして、前記ノイズの相
関性が複雑に拡散された再生画面が得られる。

次に本発明装置の第２〜第５実施例を第７図〜
第１０図と共に説明する。これらの実施例は前記
本発明装置の第１実施例と同様に、前記プリエン
フアシス回路及びデイエンフアシス回路の両回路
機能を共用できる構成となつており、その主要部
である遅延回路３の構成を前記第３図及び第５図
に示す如き構成とすることにより、前記第４図及
び第６図に示す如き拡散垂直エンフアシスが行な
われた再生画面を得ることができる。なお、第７
図〜第１０図中第１図と同一構成部分には同一の
符号を付しその説明を適宜省略する。

第７図及び第８図は夫々本発明装置の第２及び
第３実施例のブロツク系統図を示す。この第２及
び第３実施例は前記プリエンフアシス回路及びデ
イエンフアシス回路の一方を任意に選択する切換
スイツチ１９を設けた点に特徴を有する。従つ
て、回路の大部分はプリエンフアシス回路とデイ
エンフアシス回路に共用できる。

いま、第７図図示ブロツク系統をプリエンフア
シス回路として動作させる場合、上記切換スイツ
チ１９を端子１９ａ側に接続する。ここで、入力
端子２０に入来する入力輝度信号は演算器２１及
び遅延回路３を介して演算器２２へ供給される。
演算器２２は上記入力輝度信号から上記遅延回路
３の出力信号を差し引いて得た信号に係数k₃，k₄
を夫々乗ずる係数回路２３及び２４を並列に介し
て切換スイツチ１９の端子１９ａ及び１９ｂに
夫々供給する。上記切換スイツチ１９は端子１９
ａ側に接続されているので、係数回路２３の出力
信号が切換スイツチ１９の端子１９ａを介して演
算器２１へ供給される。演算器２１は上記入力輝
度信号から上記係数回路２３の出力信号を差し引
いて得た信号を再び遅延回路３へ供給する。

一方、係数回路２５は演算器２２の出力信号に
係数k₅を乗算して得た信号を加算器２６に供給
し、ここで上記入力輝度信号と加算し、出力端子
２７へ出力する。

次に上記第２実施例をデイエンフアシス回路と
して動作させる場合、上記切換スイツチ１９を端
子１９ｂ側に接続する。これにより、前記演算器
２１は端子２０に供給される入力再生輝度信号か
ら係数回路２４の出力信号を差し引いて得た信号
を前記遅延回路３に供給する。この場合、係数回
路２５の出力信号は演算器２８へ供給され、ここ
で上記入力再生輝度信号と夫々減算された後、出
力端子２９へ出力される。

上記の如く、出力端子２７及び２９から、プリ
エンフアシス特性が付与された輝度信号及びデイ
エンフアシス特性が付与された再生輝度信号が
夫々得らる。

次に、第３実施例について説明するに、第８図
中、上記第７図と同一構成部分には同一の符号を
付し、その説明を適宜省略する。この第３実施例
は第２実施例に比べて、前記係数回路２３，２４
及び２５を係数k₆，k₇及びk₈を夫々有する係数回
路３０，３１及び３２とし、さらに、前記演算器
２２と加算器２６との間に係数k₉を有する係数回
路３３を新たに設けて、加算器６が入力輝度信号
と係数回路３３の出力信号とを加算するよう構成
している点において異なる。

すなわち、上記第３実施例がプリエンフアシス
回路として動作する場合、演算器２２の出力信号
は係数回路３０及び切換スイツチ１９の端子１９
ａを介して演算器２１へ供給される一方、係数回
路３３を介して加算器２６へ供給されて、ここで
入力輝度信号と加算された後、プリエンフアシス
特性が付与された輝度信号として出力端子２７へ
出力される。次に、上記第３実施例がデイエンフ
アシス回路として動作する場合、演算器２２の出
力信号は係数回路３１及び切換スイツチ１９の端
子１９ｂを介して演算器２１へ供給される一方、
係数回路３２を介して演算器２８に供給され、こ
こで入力再生輝度信号と夫々減算が行なわれた
後、デイエンフアシス特性が付与された再生輝度
信号として出力端子２９へ出力される。

第９図及び第１０図は夫々本発明装置の第４及
び第５実施例のブロツク系統図を示す。この第４
及び第５実施例は前記プリエンフアシス回路及び
デイエンフアシス回路としての機能切換用開閉成
スイツチ（以下、「スイツチ」と称す）３４を設
けたことに特徴を有し、前記第２及び第３実施例
に比べてスイツチの接点数が少なく簡素な構成と
なつている。

いま、第９図図示ブロツク系統をプリエンフア
シス回路として動作させる場合、上記スイツチ３
４をオンとする。ここで、入力端子３５に入来す
る入力輝度信号は加算器３６及び演算器３７を通
して前記遅延回路３に供給され、前記の如く1H
及びその近傍の所定時間遅延された後演算器３８
に供給される。演算器３８は、加算器３６の出力
信号から遅延回路３の出力信号を差し引いて得た
信号を係数k₁₀を乗ずる係数回路３９を介して演
算器３７に供給する。演算器３７は加算器３６の
出力信号から上記係数回路３９の出力信号を差し
引いて得た信号を再び遅延回路３に供給する。一
方、上記演算器３８の出力信号は係数k₁₁を乗ず
る係数回路４０及びスイツチ３４を夫々介して加
算器３６に供給される。加算器３６は前記入力輝
度信号と上記係数回路４０の出力信号とを夫々加
算して得た加算出力信号を再び演算器３７及び３
８に夫々供給すると共に、出力端子４１へ出力す
る。このようにして、プリエンフアシスが行なわ
れた輝度信号が出力端子４１より得られる。

次に、第４実施例をデイエンフアシス回路とし
て動作させる場合は、上記スイツチ３４をオフと
し、これにより、加算器３６は上記のような加算
動作を行なわない。この場合、入力端子３５に入
来する入力再生輝度信号は加算器３６を通して演
算器３７，３８及び４２に夫々供給される。演算
器４２は、入力再生輝度信号から係数回路４０の
出力信号を差し引いて得た信号を出力端子４３に
出力する。このようにして、デイエンフアシスが
行なわれた再生輝度信号が出力端子４３より得ら
れる。

次に第５実施例について説明するに、第１０図
中上記第９図と同一構成部分には同一の符号を付
し、その説明を適宜省略する。この第５実施例は
第４実施例において使用した係数回路４０に代え
て係数k₁₂を乗ずる係数回路４４を用い、更に、
係数回路３９を上記演算器３８の出力端から演算
器３７への帰還路に設けず、演算器３８と上記係
数回路４４との間に配したことに特徴を有する。
ここで、演算器３８の出力信号は、係数回路３９
を介して演算器３７に供給される一方、係数回路
３９及び４４を直列に介して演算器４２に供給さ
れる。上記係数回路４４の乗ずる係数はk₁₂＝
（k₁₁／k₁₀）なので、係数回路４４出力信号は演
算器３８の出力信号をk₁₀×k₁₂＝k₁₁倍した信号
となり、結局、第５実施例の機能は前記第４実施
例と同一となる。

なお、前記遅延回路３の構成は前記第３図及び
第５図図示の構成に限定されるものではなく、ま
た、本発明装置の構成も上記第１実施例〜第５実
施例に限定されず、係数回路、演算器及び加算器
の組合せを変えることにより種々の構成をとりう
る。従つて、上記の本発明装置の実施例では、拡
散の方向が左、右であるが、前記角度θは0°〜
90°の範囲で任意でよく、また前記第６図に示す
如き左右方向＋縦方向の組合せ、縦方向＋左右方
向どちらか一方向の組合せ等の構成も可能であ
る。

発明の効果上述の如く、本発明によれば、拡散垂直エンフ
アシスを行なつているので、従来の垂直エンフア
シスによる再生画面上縦方向のノイズを低減で
き、かつ、ノイズの横及び縦方向の相関性が拡散
されるため、視覚的にＳ／Ｎを大幅に向上するこ
とができる等の特長を有する。

【図面の簡単な説明】

第１図は本発明になる輝度信号記録再生装置の
第１実施例を示すブロツク系統図、第２図は第１
図図示ブロツク系統の動作説明用信号波形図、第
３図及び第５図は夫々本発明装置の主要部になる
遅延回路の第１及び第２実施例を示すブロツク系
統図、第４図及び第６図は夫々本発明装置による
拡散垂直エンフアシスの方法の一例を示す図、第
７図〜第１０図は各々本発明装置の第２実施例〜
第５実施例を示すブロツク系統図、第１１図は従
来の垂直エンフアシスの方法の一例を示す図であ
る。１，２０，３５……輝度信号又は再生輝度信号
入力端子、２，７，１３，２１，２２，２８，３
７，３８，４２……演算器、３……遅延回路、
４，５，１５，１７……遅延線、６，１０，１
８，２６，３６……加算器、８，９，１２，２３
〜２５，３０〜３３，３９，４０，４４……係数
回路、１１，２７，４１……輝度信号出力端子、
１４，２９，４３……再生輝度信号出力端子、１
６……1H遅延線、１９……切換スイツチ、３４
……開閉成スイツチ。

Claims

【特許請求の範囲】１プリエンフアシス回路を通した輝度信号を周
波数変調して得た被変調波を記録媒体に記録し、
該記録媒体から再生した被変調波をFM復調した
後デイエンフアシス回路を通して再生輝度信号を
得る輝度信号記録再生装置において、該プリエン
フアシス回路及び該デイエンフアシス回路を夫々
遅延回路を有する巡回形フイルタで構成すると共
に、該遅延回路を１水平走査期間よりもΔt（但
し、Δtは１水平走査期間よりも小なる一定時間）
長い第１の遅延時間と１水平走査期間よりもΔt
短い第２の遅延時間を入力信号に別々に付与した
後加算する構成としたことを特徴とする輝度信号
記録再生装置。２プリエンフアシス回路を通した輝度信号を周
波数変調して得た被変調波を記録媒体に記録し、
該記録媒体から再生した被変調波をFM復調した
後デイエンフアシス回路を通して再生輝度信号を
得る輝度信号記録再生装置において、該プリエン
フアシス回路及び該デイエンフアシス回路を夫々
遅延回路を有する巡回形フイルタで構成すると共
に、該遅延回路を１水平走査期間よりもΔt（但
し、Δtは１水平走査期間よりも小なる一定時間）
長い第１の遅延時間と１水平走査期間よりもΔt
短い第２の遅延時間と１水平走査期間に等しい第
３の遅延時間とを入力信号に別々に付与した後加
算する構成としたことを特徴とする輝度信号記録
再生装置。