JPS6282786A - 輝度信号記録再生装置 - Google Patents
輝度信号記録再生装置Info
- Publication number
- JPS6282786A JPS6282786A JP60223161A JP22316185A JPS6282786A JP S6282786 A JPS6282786 A JP S6282786A JP 60223161 A JP60223161 A JP 60223161A JP 22316185 A JP22316185 A JP 22316185A JP S6282786 A JPS6282786 A JP S6282786A
- Authority
- JP
- Japan
- Prior art keywords
- luminance signal
- circuit
- signal
- delay
- emphasis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は輝度信号記録再生装置に係り、特に輝度信号を
プリエンファシスして磁気記録媒体に記録し、再生時は
再生輝度信号をディエンファシスして画面垂直方向又は
斜め方向の輝度信号の高域ノイズを低減する輝度信号再
生装置に関する。
プリエンファシスして磁気記録媒体に記録し、再生時は
再生輝度信号をディエンファシスして画面垂直方向又は
斜め方向の輝度信号の高域ノイズを低減する輝度信号再
生装置に関する。
従来の技術
従来より、高域周波数のＳ／Ｎ改善のために輝面信号配
録系及び再生系にプリエンファシス回路及びディエンフ
ァシス回路を各々設けて、記録時は輝度信号にプリエン
ファシスを行なって、その高域周波数成分を強調して磁
気記録媒体に記録し、再生時は再生輝度信号にプリエン
ファシス特性とは相補的なディエンファシス特性を付与
する輝度信号記録再生装置がある。かかるプリエンファ
シス回路及びディエンファシス回路として所謂トランス
バーサルフィルタ等が用いられている。
録系及び再生系にプリエンファシス回路及びディエンフ
ァシス回路を各々設けて、記録時は輝度信号にプリエン
ファシスを行なって、その高域周波数成分を強調して磁
気記録媒体に記録し、再生時は再生輝度信号にプリエン
ファシス特性とは相補的なディエンファシス特性を付与
する輝度信号記録再生装置がある。かかるプリエンファ
シス回路及びディエンファシス回路として所謂トランス
バーサルフィルタ等が用いられている。
上記トランスバーサルフィルタは、遅延回路。
乗算器及び加算器等で構成されており、画面上の画素情
報信号に対し、同じ水平走査線」二の少しずつ位置的に
遅れた複数の信号を差し引いたり、又は加算したりして
、１水平走査線内の信号間でプリエンファシス又はディ
エンファシスを行なっていた（これを便宜上、「水平エ
ンファシス」というものとする）。このため、画面水平
方向の高周波数の雑富を低減できるのであった。
報信号に対し、同じ水平走査線」二の少しずつ位置的に
遅れた複数の信号を差し引いたり、又は加算したりして
、１水平走査線内の信号間でプリエンファシス又はディ
エンファシスを行なっていた（これを便宜上、「水平エ
ンファシス」というものとする）。このため、画面水平
方向の高周波数の雑富を低減できるのであった。
そこで、画面垂直方向の高周波数の雑音を低減するため
、１水平走査期間（１Ｈ）遅延する１日遅延回路及び東
口器及び演算器等で構成されたプリエンファシス回路及
びディエンファシス回路が設けられた他の輝度信号記録
再生装置が従来より提案されていたく例えば、本出願人
が先に提案した特開昭６０−３０２８５号公報）。かか
るプリエンファシス回路及びディエンファシス回路では
、第１１図に示す画面上のＰ点の信号に対し、同図中Ｐ
′及びｐ ｎ点等の１Ｈの整数倍前の複数の信号を差し
引いたり又は加算したりして、画面上の垂直方向上の信
号間でプリエンファシス及びディエンファシスを行なっ
ていた（これを便宜上、「垂直エンファシス」というも
のとする）。
、１水平走査期間（１Ｈ）遅延する１日遅延回路及び東
口器及び演算器等で構成されたプリエンファシス回路及
びディエンファシス回路が設けられた他の輝度信号記録
再生装置が従来より提案されていたく例えば、本出願人
が先に提案した特開昭６０−３０２８５号公報）。かか
るプリエンファシス回路及びディエンファシス回路では
、第１１図に示す画面上のＰ点の信号に対し、同図中Ｐ
′及びｐ ｎ点等の１Ｈの整数倍前の複数の信号を差し
引いたり又は加算したりして、画面上の垂直方向上の信
号間でプリエンファシス及びディエンファシスを行なっ
ていた（これを便宜上、「垂直エンファシス」というも
のとする）。
発明が解決しようとする問題点
一般に、ＶＴＲのノイズ低減回路はノイズをランダムノ
イズと考えて論理的解析が行なわれている。しかしなが
らＶＴＲにより記録されたビデオ信号には、画面上横方
向、縦方向あるいはフレーム方向に強い相関性がある。
イズと考えて論理的解析が行なわれている。しかしなが
らＶＴＲにより記録されたビデオ信号には、画面上横方
向、縦方向あるいはフレーム方向に強い相関性がある。
従って、ノイズにも相関性があると考えられる。
このため、上記垂直エンファシスを行なうと、前記第１
１図に示す如く画素間の縦方向の相ｐＡ性のため、回路
構成上、ノイズが縦方向に並び、視聴者にあたかも両面
に雨がふるような印象を与えてしまう。また、ふだんか
らモニタ画面の横引きノイズは見慣れているが、縦方向
のノイズは目新しいため目立ってしまう等の問題点があ
った。
１図に示す如く画素間の縦方向の相ｐＡ性のため、回路
構成上、ノイズが縦方向に並び、視聴者にあたかも両面
に雨がふるような印象を与えてしまう。また、ふだんか
らモニタ画面の横引きノイズは見慣れているが、縦方向
のノイズは目新しいため目立ってしまう等の問題点があ
った。
そこで、本発明は前記１日遅延回路に代えて、１水平走
査期間よりも一定時間長い第１の遅延時間と１水平走査
期間よりも一定時間短い第２の遅延時間をその入力信号
に別々に付与した後加算する構成とされた遅延回路を用
いて、輝度信号のプリエンファシス及びディエンファシ
スを画面垂直方向に対し所要の角度傾斜した方向に行な
うよう構成することにより、上記問題点を解決した輝度
信号記録再生装置を提供することを目的とする。
査期間よりも一定時間長い第１の遅延時間と１水平走査
期間よりも一定時間短い第２の遅延時間をその入力信号
に別々に付与した後加算する構成とされた遅延回路を用
いて、輝度信号のプリエンファシス及びディエンファシ
スを画面垂直方向に対し所要の角度傾斜した方向に行な
うよう構成することにより、上記問題点を解決した輝度
信号記録再生装置を提供することを目的とする。
問題点を解決するための手段
本発明になる輝度信号記録再生装置は、プリエンファシ
ス回路及びディエンファシス回路を夫々Ｒ延回路を有す
る巡回形フィルタで構成すると共に、遅延回路を１水平
走査期間よりもΔｔ（但し、Δｔは１水平走査期間より
も小なる一定時間）長い第１の遅延時間と１水平走査期
間よりもΔｔ短い第２の遅延時間を入力信号に別々にイ
４与した後加算する構成とされている。また、上記第１
及び第２の遅延時間に加えて１水平走査期間に等しい第
３の遅延時間を入力信号に別々に付与した後加算するよ
う上記遅延回路を構成してもよい。
ス回路及びディエンファシス回路を夫々Ｒ延回路を有す
る巡回形フィルタで構成すると共に、遅延回路を１水平
走査期間よりもΔｔ（但し、Δｔは１水平走査期間より
も小なる一定時間）長い第１の遅延時間と１水平走査期
間よりもΔｔ短い第２の遅延時間を入力信号に別々にイ
４与した後加算する構成とされている。また、上記第１
及び第２の遅延時間に加えて１水平走査期間に等しい第
３の遅延時間を入力信号に別々に付与した後加算するよ
う上記遅延回路を構成してもよい。
作用
上記遅延回路は、その入力信号に第１の遅延時間＜ＩＨ
＋Δｔ）、第２の遅延時間（ＩＨ−Δｔ）及び第３の遅
延時間１Ｈを別々に付与した後加算するため、前記１Ｈ
ｉａ延回路を用いた垂直エンファシスに比べて、そのエ
ンファシスの方向がΔｔ分左右に傾斜する。すなわち、
本発明装置により、画面垂直方向に対し角度θ（但し、
０°≦θ≦９０°）傾斜した方向に輝度信号のプリエン
ファシス及びディエンファシスが行なわれる。
＋Δｔ）、第２の遅延時間（ＩＨ−Δｔ）及び第３の遅
延時間１Ｈを別々に付与した後加算するため、前記１Ｈ
ｉａ延回路を用いた垂直エンファシスに比べて、そのエ
ンファシスの方向がΔｔ分左右に傾斜する。すなわち、
本発明装置により、画面垂直方向に対し角度θ（但し、
０°≦θ≦９０°）傾斜した方向に輝度信号のプリエン
ファシス及びディエンファシスが行なわれる。
これにより、前記ノイズの相関性も画面の縦方向に対し
上記角度θ傾斜した方向に発生して、ノイズの相関方向
が拡散されて、結局略ノイズ相関性のない再生画像が得
られる。
上記角度θ傾斜した方向に発生して、ノイズの相関方向
が拡散されて、結局略ノイズ相関性のない再生画像が得
られる。
実施例
第１図は、本発明になる輝度信号記録再生装置の第１実
施例のブロック系統図を示す。この第１実施例は前記プ
リエンファシス回路及びディエンファシス回路の両回路
Ｎ能を共用できる構成となっている。この第１実施例の
動作について第２図に示す信号波形図と銭に説明する。
施例のブロック系統図を示す。この第１実施例は前記プ
リエンファシス回路及びディエンファシス回路の両回路
Ｎ能を共用できる構成となっている。この第１実施例の
動作について第２図に示す信号波形図と銭に説明する。
まず、プリエンファシス回路として動作する場合につい
て説明するに、入力端子１に入来する第２図（Ａ）に示
す如き輝度信号ａ（説明の便宜上、１垂直走査期間（１
Ｖ）の信号として表現した。）は演算器２を通して遅延
回路３に供給される。
て説明するに、入力端子１に入来する第２図（Ａ）に示
す如き輝度信号ａ（説明の便宜上、１垂直走査期間（１
Ｖ）の信号として表現した。）は演算器２を通して遅延
回路３に供給される。
第３図は第１図図示ブロック系統中本発明装置の主要部
である遅延回路３の第１実施例の詳細なブロック系統図
を示す。ここで、上記演算器２を通して供給される輝度
信号ａは遅延線４に供給される。遅延１４は１水平走査
期間ｔＨ及び微少時間Δｔからなる（１日−Δｔ）の遅
延時間特性を有してａ３す、入来する輝度信号ａを上記
時間（ｔ）」−Δｔ）遅延さけた後、遅延時間２×Δｔ
を有する遅延線５及び加算器６の一方の入力端子へ夫々
供給づ−る。遅延線５は入来する信号を時間２×Δｔ遅
延させた後、加算ムロの他方の入力端子へ供給し、ここ
で遅延線４よりの信号と加ｃ−’ｘ ′！ｌ−る。
である遅延回路３の第１実施例の詳細なブロック系統図
を示す。ここで、上記演算器２を通して供給される輝度
信号ａは遅延線４に供給される。遅延１４は１水平走査
期間ｔＨ及び微少時間Δｔからなる（１日−Δｔ）の遅
延時間特性を有してａ３す、入来する輝度信号ａを上記
時間（ｔ）」−Δｔ）遅延さけた後、遅延時間２×Δｔ
を有する遅延線５及び加算器６の一方の入力端子へ夫々
供給づ−る。遅延線５は入来する信号を時間２×Δｔ遅
延させた後、加算ムロの他方の入力端子へ供給し、ここ
で遅延線４よりの信号と加ｃ−’ｘ ′！ｌ−る。
従って、例えば第４図に示す画面上Ｐ＋点の信号は、上
記時間（１＋−Δｔ）菊の２２点の信号と、２２点の信
号よりもさらに時間２×Δｔ前、すなわち、上記２１点
の信号に対して時間（Ｔ ＋−＋＋Δｔ）前の１３点の
信号とを加算した信号となっている。
記時間（１＋−Δｔ）菊の２２点の信号と、２２点の信
号よりもさらに時間２×Δｔ前、すなわち、上記２１点
の信号に対して時間（Ｔ ＋−＋＋Δｔ）前の１３点の
信号とを加算した信号となっている。
再び第１図に戻って説明するに、演算器７は前記入力端
子１よりの輝度信号ａからＦ２加算器６の出力輝度信号
を差し引いて、第２図（Ｂ）に示す如き信号すとし、係
数に＋ （例えば０．５）を乗する係数回路８を介し
て演算器２へ供給する。
子１よりの輝度信号ａからＦ２加算器６の出力輝度信号
を差し引いて、第２図（Ｂ）に示す如き信号すとし、係
数に＋ （例えば０．５）を乗する係数回路８を介し
て演算器２へ供給する。
演算器２は入力端子１よりの輝度信号ａから上記係数回
路８から供給される信号を差し引いて得た信号を再び遅
延回路３に供給する。
路８から供給される信号を差し引いて得た信号を再び遅
延回路３に供給する。
一方、係数回路９は前記演算器７の出力信号すに係数に
２ （例えば、０．６５ ）を乗じて加算器１０へ供給
し、ここで前記入力端子１よりの輝度信号ａと加算して
得た第２図ＣＣ）に示す如き信号Ｃを出力端子１１へ出
力する。
２ （例えば、０．６５ ）を乗じて加算器１０へ供給
し、ここで前記入力端子１よりの輝度信号ａと加算して
得た第２図ＣＣ）に示す如き信号Ｃを出力端子１１へ出
力する。
この出力端子１１へ出力される輝度信号Ｃは、前記第４
図に丞ず画面上の例えば画面最上部の水平走査線から数
えてｎ番目の水平走査線上のＰ＋点の信号に対して、そ
の１Ｈ前の（ｎ−１）番目の水平走査線上の信号中、前
記時間（Ｌ＋−＋−Δｔ）前の２２点及び時間（１日＋
Δｔ）前の１３点の人々の信号を少しずつ加算し、さら
に、２Ｈ前の＜ｎ−２）番目の水平走査線上の信号中で
は、Ｐ４ 、Ｐ５及びＰ６点の信号を少しずつ加算し、
Ｆ１様に、３Ｈ，４Ｈ，・・・、ｎＨ前の水平走査線上
の所定の点の信号を少しずつ加算して得た信号である。
図に丞ず画面上の例えば画面最上部の水平走査線から数
えてｎ番目の水平走査線上のＰ＋点の信号に対して、そ
の１Ｈ前の（ｎ−１）番目の水平走査線上の信号中、前
記時間（Ｌ＋−＋−Δｔ）前の２２点及び時間（１日＋
Δｔ）前の１３点の人々の信号を少しずつ加算し、さら
に、２Ｈ前の＜ｎ−２）番目の水平走査線上の信号中で
は、Ｐ４ 、Ｐ５及びＰ６点の信号を少しずつ加算し、
Ｆ１様に、３Ｈ，４Ｈ，・・・、ｎＨ前の水平走査線上
の所定の点の信号を少しずつ加算して得た信号である。
このようにして、画面の垂直方向及び斜め方向の空間周
波数の高望成分が低域成分に比しレベル増強されたプリ
エンファシス特性が前記入力端子１に入来する輝度信号
ａに付与された輝度信号Ｃが得られる。ところで、同じ
フィールドの相隣る２本の水平走査線の画面１での垂直
方向の距離（間隔）だけ水平方向に走査するのに要する
時間は１８０ｎＳであり、Ｉ Ｈ（＝ ６３．５，１ｉ
ｓ）に比し僅かな時間である。ここで、前記微小時間Δ
ｔを例えば２００ｎｓに設定すると、第４図図示の画面
垂直方向に対するプリエンファシスの行なわれる傾斜角
度θは５０’程度となる。
波数の高望成分が低域成分に比しレベル増強されたプリ
エンファシス特性が前記入力端子１に入来する輝度信号
ａに付与された輝度信号Ｃが得られる。ところで、同じ
フィールドの相隣る２本の水平走査線の画面１での垂直
方向の距離（間隔）だけ水平方向に走査するのに要する
時間は１８０ｎＳであり、Ｉ Ｈ（＝ ６３．５，１ｉ
ｓ）に比し僅かな時間である。ここで、前記微小時間Δ
ｔを例えば２００ｎｓに設定すると、第４図図示の画面
垂直方向に対するプリエンファシスの行なわれる傾斜角
度θは５０’程度となる。
次に、第１図図示ブロック系統がディエンファシス回路
として動作する場合につき説明するに、−ト記演ｑ器７
の出力信号すは計数ｋ ２ ／（ｋ２＋ １ ）（例え
ば、０．６５ ／ （０，６５＋ １ ）→０．３９４
）を乗する係数回路１２を介して演算器１３に供給され
る。演算器１３は、入力端子１より入来する前記輝度信
号ａから係数回路１２の出力信号を差し引いて得た第２
図（Ｄ）に示す如き輝度信号ｄを出力端子１４へ出力す
る。
として動作する場合につき説明するに、−ト記演ｑ器７
の出力信号すは計数ｋ ２ ／（ｋ２＋ １ ）（例え
ば、０．６５ ／ （０，６５＋ １ ）→０．３９４
）を乗する係数回路１２を介して演算器１３に供給され
る。演算器１３は、入力端子１より入来する前記輝度信
号ａから係数回路１２の出力信号を差し引いて得た第２
図（Ｄ）に示す如き輝度信号ｄを出力端子１４へ出力す
る。
この出力端子１４へ出力される輝度信号ｄは、前記と同
様に、そのＩＨ，２Ｈ，・・・、ｒｌ＋−１前の水平走
査線上の所定の信号を少しずつ減蓮して得た信号である
。このようにして、画面の垂直方向及び斜め方向の空間
周波数の高域成分が低域成分に比しレベル減衰されたデ
ィエンファシス特性を有する輝度信号ｄが得られる。
様に、そのＩＨ，２Ｈ，・・・、ｒｌ＋−１前の水平走
査線上の所定の信号を少しずつ減蓮して得た信号である
。このようにして、画面の垂直方向及び斜め方向の空間
周波数の高域成分が低域成分に比しレベル減衰されたデ
ィエンファシス特性を有する輝度信号ｄが得られる。
上記輝度信号Ｃ及びｄは第２図に示す如く互いに相補的
な特性を有している。従って、再生時に第１図において
、入力端子１にプリエンファシス特性が付与された輝度
信号Ｃを供給づ′ると、出力端子１４より、ディエンフ
ァシス特性が付与されて、元の特性に再現された第２図
（Ａ）に示す如き輝度信＠ａ１ｆｉ得られる。このよう
にして、本発明装置により、前記第４図に示すｎ番目の
水平走査線上の２１点の信号は、同図中、２２〜２６点
等に示す如き１Ｈの整数倍前の水平走査線上の所定の点
の信号と夫々加尊又は減算されるプリエンファシスとデ
ィエンファシスを行なわれる（以下、これを便宜上、「
拡散垂直エンファシス」というものとする）。これによ
り、第４図に示す如く情報の流れが拡散され、前記第１
１図に示す如きノイズの縦方向の相関性が軽減される。
な特性を有している。従って、再生時に第１図において
、入力端子１にプリエンファシス特性が付与された輝度
信号Ｃを供給づ′ると、出力端子１４より、ディエンフ
ァシス特性が付与されて、元の特性に再現された第２図
（Ａ）に示す如き輝度信＠ａ１ｆｉ得られる。このよう
にして、本発明装置により、前記第４図に示すｎ番目の
水平走査線上の２１点の信号は、同図中、２２〜２６点
等に示す如き１Ｈの整数倍前の水平走査線上の所定の点
の信号と夫々加尊又は減算されるプリエンファシスとデ
ィエンファシスを行なわれる（以下、これを便宜上、「
拡散垂直エンファシス」というものとする）。これによ
り、第４図に示す如く情報の流れが拡散され、前記第１
１図に示す如きノイズの縦方向の相関性が軽減される。
また、上記拡散垂直エンファシスを行なうと、例えば前
記（ｎ−２）番目の水平走査線上の２５点の信号は、そ
の画面垂直方向２１の２１点の信号に影響が与えられる
如く、例λぼｎライン目の情報は（ｎ＋２）、（ｎ＋４
）、・・・等のライン目に効果が表われるので、上記の
プリエンファシス及びディエンファシスをオーブンルー
プの回路構成としたときの相補性の悪さにも効果がある
。
記（ｎ−２）番目の水平走査線上の２５点の信号は、そ
の画面垂直方向２１の２１点の信号に影響が与えられる
如く、例λぼｎライン目の情報は（ｎ＋２）、（ｎ＋４
）、・・・等のライン目に効果が表われるので、上記の
プリエンファシス及びディエンファシスをオーブンルー
プの回路構成としたときの相補性の悪さにも効果がある
。
また上記拡散垂直エンファシスによるＳ／Ｎの改善効果
は前記係数に、及びに２の如きエンファシスの設定定数
が同一である限り前記垂直エンファシスと同一である。
は前記係数に、及びに２の如きエンファシスの設定定数
が同一である限り前記垂直エンファシスと同一である。
しかしながら、実際に拡散垂直エンファシスを行なった
画面はノイズが目立たず視覚的にすばらしくＳ／Ｎが良
く、今まで見たことのない印象の画面となった。すなわ
ち、拡散垂直エンファシスは視覚的又はデータ的にノイ
ズを低減し、Ｓ／Ｎを向上させるのに非常に有効な手段
と言える。
画面はノイズが目立たず視覚的にすばらしくＳ／Ｎが良
く、今まで見たことのない印象の画面となった。すなわ
ち、拡散垂直エンファシスは視覚的又はデータ的にノイ
ズを低減し、Ｓ／Ｎを向上させるのに非常に有効な手段
と言える。
第５図は第１図図示プロツク系統中遅延回路３の第２実
施例の詳細なブロック系統図を示す。同図中、遅延線１
５Ｇ、を前記遅延線４と同様に（Ｌ＋−＋−Δｔ）の遅
延時間特性を有し、また、１Ｈ遅延線１６は１＋の遅延
時間特性を有し、さらに遅延線１７は前記遅延線５と同
様に２×△ｔの遅延時間特性を有している。ここで、遅
延線１５は入来する前記輝度信号ａを時間（１＋−＋−
Δｔ）遅延さゼた後、遅延線１７及び加算器１８へ夫々
供給する遅延線１７は入来する信号を時間２×ΔｔＨ延
させた後、加ｒｉ嘉ｉｓへ出力する。一方、１Ｈ遅延線
１６は入来する上記輝度信号ａを時間１＋遅延させた後
、加算器１８へ出力する。加算器１８は入来する上記の
３人力信号を夫々加算出力する。
施例の詳細なブロック系統図を示す。同図中、遅延線１
５Ｇ、を前記遅延線４と同様に（Ｌ＋−＋−Δｔ）の遅
延時間特性を有し、また、１Ｈ遅延線１６は１＋の遅延
時間特性を有し、さらに遅延線１７は前記遅延線５と同
様に２×△ｔの遅延時間特性を有している。ここで、遅
延線１５は入来する前記輝度信号ａを時間（１＋−＋−
Δｔ）遅延さゼた後、遅延線１７及び加算器１８へ夫々
供給する遅延線１７は入来する信号を時間２×ΔｔＨ延
させた後、加ｒｉ嘉ｉｓへ出力する。一方、１Ｈ遅延線
１６は入来する上記輝度信号ａを時間１＋遅延させた後
、加算器１８へ出力する。加算器１８は入来する上記の
３人力信号を夫々加算出力する。
上記加算器１８の出力加算信号は、前記加算器６の出力
信号に１８Ｍ延線１６の出力信号を加えた信号であるた
め、この出ノｊ加算信号を第１図に示す演粋器７に供給
しで、前記と同様にプリエンファシス及びディエンファ
シスを行なうと、その再生画面は第６図に示す如く、前
記第４図に示す拡散垂直エンファシスによる画面に、更
に前記第１１図に示した垂直エンファシスによる画面を
加えたような再生画面となる。このようにして、前記ノ
イズの相関性が複雑に拡散された再生画面が得られる。
信号に１８Ｍ延線１６の出力信号を加えた信号であるた
め、この出ノｊ加算信号を第１図に示す演粋器７に供給
しで、前記と同様にプリエンファシス及びディエンファ
シスを行なうと、その再生画面は第６図に示す如く、前
記第４図に示す拡散垂直エンファシスによる画面に、更
に前記第１１図に示した垂直エンファシスによる画面を
加えたような再生画面となる。このようにして、前記ノ
イズの相関性が複雑に拡散された再生画面が得られる。
次に本発明装置の第２〜第５実施例を第７図〜第１０図
と共に説明する。これらの実施例は前記本発明装置の第
１実施例と同様に、前記プリエンファシス回路及びディ
エンファシス回路の両回路機能を共用できる構成となっ
ており、その主要部である遅延回路３の構成を前記第３
図及び第５図に示す如き構成とすることにより、前記第
４図及び第６図に示す如き拡散垂直１ンフアシスが行な
われた再生画面を得ることができる。なお、第７図〜第
１０図中第１図と同一構成部分には同一の符号を付しそ
の説明を適宜省略する。
と共に説明する。これらの実施例は前記本発明装置の第
１実施例と同様に、前記プリエンファシス回路及びディ
エンファシス回路の両回路機能を共用できる構成となっ
ており、その主要部である遅延回路３の構成を前記第３
図及び第５図に示す如き構成とすることにより、前記第
４図及び第６図に示す如き拡散垂直１ンフアシスが行な
われた再生画面を得ることができる。なお、第７図〜第
１０図中第１図と同一構成部分には同一の符号を付しそ
の説明を適宜省略する。
第７図及び第８図は夫々本発明装置の第２及び第３実施
例のブロック系統図を示す。この第２及び第３実施例は
前記１９１２７１９２回路及びディエンファシス回路の
一方を任意に選択する切換スイッチ１９を設けた点に特
徴を右する。従って、回路の大部分はプリエンファシス
回路とディエンファシス回路に共用できる。
例のブロック系統図を示す。この第２及び第３実施例は
前記１９１２７１９２回路及びディエンファシス回路の
一方を任意に選択する切換スイッチ１９を設けた点に特
徴を右する。従って、回路の大部分はプリエンファシス
回路とディエンファシス回路に共用できる。
いま、第９図図示ブロック系統をプリエンフアシス回路
として動作させる場合、上記切換スイッチ１９を端子１
９ａ側に接続する。ここで、入力端子２０に入来する入
力輝度信号は演算器２１及び遅延回路３を介して演算器
２２へ供給される。
として動作させる場合、上記切換スイッチ１９を端子１
９ａ側に接続する。ここで、入力端子２０に入来する入
力輝度信号は演算器２１及び遅延回路３を介して演算器
２２へ供給される。
演算器２２は上記入力輝度信号から上記遅延回路３の出
力信号を差し引いて得た信号に係数ｋｆｆ。
力信号を差し引いて得た信号に係数ｋｆｆ。
ｋ４を夫々乗する係数回路２３及び２４を並列に介して
切換スイッチ１９の端子１９ａ及び１９ｂに夫々供給す
る。上記切換スイッチ１９は端子１９ａ側に接続されて
いるので、係数回路２３の出力信号が切換スイッチ１９
の端子１９ａを介して演算器２１へ供給される。演算器
２１はト記入力輝度信号から上記係数回路２３の出力信
号を差し引いて得た信号を再び遅延回路３へ供給する。
切換スイッチ１９の端子１９ａ及び１９ｂに夫々供給す
る。上記切換スイッチ１９は端子１９ａ側に接続されて
いるので、係数回路２３の出力信号が切換スイッチ１９
の端子１９ａを介して演算器２１へ供給される。演算器
２１はト記入力輝度信号から上記係数回路２３の出力信
号を差し引いて得た信号を再び遅延回路３へ供給する。
一方、係数回路２５は演紳番２２の出力信号に係数に５
を乗算して得た信号を加算器２６に供給し、ここで上記
入力輝度信号と加算し、出力端子２７へ出力する。
を乗算して得た信号を加算器２６に供給し、ここで上記
入力輝度信号と加算し、出力端子２７へ出力する。
次に上記第２実施例をディエンファシス回路として動作
させる場合、上記切換スイッチ１９を端子１９ｂ側に接
続する。これにより、前記演算器２１は端子２０に供給
される入力再生輝度信号から係数回路２４の出力信号を
差し引いて得た信号を前記遅延回路３に供給する。この
場合、係数回路２５の出力信号は演ｎ器２８へ供給され
、ここで上記入力再生輝度信号と夫々減算された後、出
力端子２９へ出力される。
させる場合、上記切換スイッチ１９を端子１９ｂ側に接
続する。これにより、前記演算器２１は端子２０に供給
される入力再生輝度信号から係数回路２４の出力信号を
差し引いて得た信号を前記遅延回路３に供給する。この
場合、係数回路２５の出力信号は演ｎ器２８へ供給され
、ここで上記入力再生輝度信号と夫々減算された後、出
力端子２９へ出力される。
上記の如く、出力端子２７及び２９から、プリエンファ
シス特性が付与された輝度信号及びディエンファシス特
性が付与された再生輝度信号が夫々得らる。
シス特性が付与された輝度信号及びディエンファシス特
性が付与された再生輝度信号が夫々得らる。
次に、第３実施例について説明するに、第８図中、上記
第７図と同一構成部分には同一の符号を付し、その説明
を適宜省略する。この第３実施例は第２実施例に比べて
、前記係数回路２３．２４及び２５を係数に６．ｋｙ及
びに８を夫々有する係数回路３０．３１及び３２とし、
さらに、前記演算器２２と加算器２６との間に係数に９
を有する係数回路３３を新たに設けて、加算器６が入力
輝度信号と係数回路３３の出力信号とを加算するよう構
成している点において異なる。
第７図と同一構成部分には同一の符号を付し、その説明
を適宜省略する。この第３実施例は第２実施例に比べて
、前記係数回路２３．２４及び２５を係数に６．ｋｙ及
びに８を夫々有する係数回路３０．３１及び３２とし、
さらに、前記演算器２２と加算器２６との間に係数に９
を有する係数回路３３を新たに設けて、加算器６が入力
輝度信号と係数回路３３の出力信号とを加算するよう構
成している点において異なる。
寸なわら、上記第３実施例がプリエンファシス回路とし
て動作する場合、演算器２２の出力信号は係数回路３０
及び切換スイッチ１つの端子１９ａを介して演算器２１
へ供給される一方、係数回路３３を介して加算器２６へ
供給されて、ここで入力輝度信号と加算された後、プリ
エンファシス特性が伺与された輝度信号として出力端子
２７へ出力される。次に、上記第３実施例がディエンフ
ァシス回路として動作する場合、演算器２２の出力信号
は係数回路３１及び切換スイッチ１９の端子１９ｂを介
して演算器２１へ供給される一方、係数回路３２を介し
て演算器２８に供給され、ここで入力再生輝度信号と夫
々減算が行なわれた復、ディエンファシス特性が付与さ
れた再生輝度信号として出力端子２つへ出力される。
て動作する場合、演算器２２の出力信号は係数回路３０
及び切換スイッチ１つの端子１９ａを介して演算器２１
へ供給される一方、係数回路３３を介して加算器２６へ
供給されて、ここで入力輝度信号と加算された後、プリ
エンファシス特性が伺与された輝度信号として出力端子
２７へ出力される。次に、上記第３実施例がディエンフ
ァシス回路として動作する場合、演算器２２の出力信号
は係数回路３１及び切換スイッチ１９の端子１９ｂを介
して演算器２１へ供給される一方、係数回路３２を介し
て演算器２８に供給され、ここで入力再生輝度信号と夫
々減算が行なわれた復、ディエンファシス特性が付与さ
れた再生輝度信号として出力端子２つへ出力される。
第９図及び第１０図は夫々本発明装置の第４及び第５実
施例のブロック系統図を示ず。この第４及び第５実施例
は前記プリエンファシス回路及びディエンファシス回路
としての機能切換用開閉成スイッチ（以下、「スイッチ
」と称す）３４を設【プたことに特徴を有し、前記第２
及び第３実施例に比べてスイッチの接点数が少なく簡素
な構成となっている。
施例のブロック系統図を示ず。この第４及び第５実施例
は前記プリエンファシス回路及びディエンファシス回路
としての機能切換用開閉成スイッチ（以下、「スイッチ
」と称す）３４を設【プたことに特徴を有し、前記第２
及び第３実施例に比べてスイッチの接点数が少なく簡素
な構成となっている。
いま、第９図図示ブロック系統をプリエンファシス回路
として動作させる場合、上記スイッチ３４をオンとする
。ここで、入力端子３５に入来する入力輝度信号は加算
器３６及び演算器３７を通して前記遅延回路３に供給さ
れ、前記の如く１Ｈ及びその近傍の所定時間遅延された
後演算器３８に供給−される。演算器３８は、加算器３
６の出力信号から遅延回路３の出力信号を差し引いて得
た信号を係数ｋｌＯを乗する係数回路３９を介して演算
器３７に供給する。演算器３７は加の器３６の出力信号
から上記係数回路３９の出力信号を差し引いて得た信号
を再び遅延回路３に供給する。一方、上記演算器３８の
出力信号は係数ｋｌ＋を乗する係数回路４０及びスイッ
チ３４を夫々介して加算器３６に供給される。加→器３
６は前記入力輝度信号と上記係数回路４０の出力信号と
を夫々加算して得た加体出力信号を再び演算器３７及び
３８に夫々供給すると共に、出力端子４１へ出力する。
として動作させる場合、上記スイッチ３４をオンとする
。ここで、入力端子３５に入来する入力輝度信号は加算
器３６及び演算器３７を通して前記遅延回路３に供給さ
れ、前記の如く１Ｈ及びその近傍の所定時間遅延された
後演算器３８に供給−される。演算器３８は、加算器３
６の出力信号から遅延回路３の出力信号を差し引いて得
た信号を係数ｋｌＯを乗する係数回路３９を介して演算
器３７に供給する。演算器３７は加の器３６の出力信号
から上記係数回路３９の出力信号を差し引いて得た信号
を再び遅延回路３に供給する。一方、上記演算器３８の
出力信号は係数ｋｌ＋を乗する係数回路４０及びスイッ
チ３４を夫々介して加算器３６に供給される。加→器３
６は前記入力輝度信号と上記係数回路４０の出力信号と
を夫々加算して得た加体出力信号を再び演算器３７及び
３８に夫々供給すると共に、出力端子４１へ出力する。
このようにして、プリエンファシスが行なわれた輝度信
号が出力端子４１より得られる、。
号が出力端子４１より得られる、。
次に、第４実施例をディエンファシス回路として動作さ
せる場合は、上記スイッチ３４をオノとし、これにより
、加算器３６は上記のような加算動作を行なわない。こ
の場合、入力端子３５に入来する入力再生輝度信号は加
算器３６を通して演算器３７．３８及び４２に夫々供給
される。演算器４２は、入力再生輝度信号から係数回路
４０の出力信号を差し引いて得た信号を出力端子４３に
出力する。このようにして、ディエンフアシスが行なわ
れた再生輝度信号が出力端子４３より得られる。
せる場合は、上記スイッチ３４をオノとし、これにより
、加算器３６は上記のような加算動作を行なわない。こ
の場合、入力端子３５に入来する入力再生輝度信号は加
算器３６を通して演算器３７．３８及び４２に夫々供給
される。演算器４２は、入力再生輝度信号から係数回路
４０の出力信号を差し引いて得た信号を出力端子４３に
出力する。このようにして、ディエンフアシスが行なわ
れた再生輝度信号が出力端子４３より得られる。
次に第５実施例について説明するに、第１０図中上記第
９図と同一構成部分には同一の符号を付し、その説明を
適宜省略する。この第５実施例は第４実施例にＡ３いで
使用した係数回路４０に代えて係数ｋ１２を乗する係数
回路４４を用い、更に、係数回路３９を１−記演笥器３
８の出力端から演ｎ器３７への帰還路に設けず、演算器
３８と上記係数回路４４との間に配したことに特徴を有
する。
９図と同一構成部分には同一の符号を付し、その説明を
適宜省略する。この第５実施例は第４実施例にＡ３いで
使用した係数回路４０に代えて係数ｋ１２を乗する係数
回路４４を用い、更に、係数回路３９を１−記演笥器３
８の出力端から演ｎ器３７への帰還路に設けず、演算器
３８と上記係数回路４４との間に配したことに特徴を有
する。
ここで、洟σ器３８の出力信号は、係数回路３９を介し
て演８９５３７に供給される一方、係数回路３９及び４
４を直列に介して演算器４２に供給される。上記係数回
路４４の乗する係数はｋ １２ ’−（ｋｔ＋ ／ ｋ
＋ｏ ）なので、係数回路４４出力信号は演睦器３８の
出力信号をに＋ｏ Ｘ ｋ１？＝ ｋｎ倍した信号とな
り、結局、第５実施例の機能は前記第４実施例と同一と
なる。
て演８９５３７に供給される一方、係数回路３９及び４
４を直列に介して演算器４２に供給される。上記係数回
路４４の乗する係数はｋ １２ ’−（ｋｔ＋ ／ ｋ
＋ｏ ）なので、係数回路４４出力信号は演睦器３８の
出力信号をに＋ｏ Ｘ ｋ１？＝ ｋｎ倍した信号とな
り、結局、第５実施例の機能は前記第４実施例と同一と
なる。
なお、前記遅延回路３の構成は前記第３図及び第５図図
示の構成に限定されるものではなく、また、本発明装置
の構成も上記第１実施例〜第５実施例に限定されず、係
数回路、演算器及び加算器の組合せを変λることにより
種々の構成をとりうる。従って、上記の本発明装置の実
施例では、拡散の方向が左、右であるが、前記角度θは
０°〜９０’の範囲で任意でよく、また前記第６図に示
す如き左右方向＋縦り向の組合せ、縦方向＋左右方向ど
ちらか一方向の組合せ等の構成も可能である。
示の構成に限定されるものではなく、また、本発明装置
の構成も上記第１実施例〜第５実施例に限定されず、係
数回路、演算器及び加算器の組合せを変λることにより
種々の構成をとりうる。従って、上記の本発明装置の実
施例では、拡散の方向が左、右であるが、前記角度θは
０°〜９０’の範囲で任意でよく、また前記第６図に示
す如き左右方向＋縦り向の組合せ、縦方向＋左右方向ど
ちらか一方向の組合せ等の構成も可能である。
発明の効果
上述の如く、本発明によれば、拡散垂直エンファシスを
行なっているので、従来の垂直エンファシスによる再生
画面上縦方向のノイズを低減でき、かつ、ノイズの横及
び縦方向の相関性が拡散されるため、視覚的にＳ／Ｎを
大幅に向上することができる等の特長を有する。
行なっているので、従来の垂直エンファシスによる再生
画面上縦方向のノイズを低減でき、かつ、ノイズの横及
び縦方向の相関性が拡散されるため、視覚的にＳ／Ｎを
大幅に向上することができる等の特長を有する。
第１図は本発明になる輝度信号記録再生装置の第１実施
例を示すブロック系統図、第２図は第１図図示ブロック
系統の動作説明用信号波形図、第３図及び第５図は夫々
本発明装置の主要部になる遅延回路の第１及び第２実施
例を示す１０ツク系統図、第４図及び第６図は夫々本発
明装置による拡散垂直エンファシスの方法の一例を示す
図、第７図〜第１０図は各々本発明装置の第２実施例〜
第５実施例を示すブロック系統図、第１１図は従来の垂
直エンファシスの方法の一例を示づ図である。 １．２０．３５・・・輝度１３号又は再生輝度信号入力
端子、２，７，１３．２１．２２，２８．３７゜３８．
４２・・・演算器、３・・・遅延回路、４，５゜１５．
１７・・・遅延線、６．１０．１８．２６゜３６・・・
加算器、８．９，１２．２３〜２５．３０〜３３．３９
．４０．４４・・・係数回路、１１゜２７．４１・・・
輝度信号出力端子、１４，２９゜４３・・・再生輝度信
号入力端子、１６・・・１日遅延線、１９・・・切換ス
イッチ、３４・・・開閉成スイッチ。 特許出願人 日本ビクター株式会社 第１図 第２図 □吟ｒＩＪ１１ 第３図 ユ 木千次’！ＬｔＪ向−
例を示すブロック系統図、第２図は第１図図示ブロック
系統の動作説明用信号波形図、第３図及び第５図は夫々
本発明装置の主要部になる遅延回路の第１及び第２実施
例を示す１０ツク系統図、第４図及び第６図は夫々本発
明装置による拡散垂直エンファシスの方法の一例を示す
図、第７図〜第１０図は各々本発明装置の第２実施例〜
第５実施例を示すブロック系統図、第１１図は従来の垂
直エンファシスの方法の一例を示づ図である。 １．２０．３５・・・輝度１３号又は再生輝度信号入力
端子、２，７，１３．２１．２２，２８．３７゜３８．
４２・・・演算器、３・・・遅延回路、４，５゜１５．
１７・・・遅延線、６．１０．１８．２６゜３６・・・
加算器、８．９，１２．２３〜２５．３０〜３３．３９
．４０．４４・・・係数回路、１１゜２７．４１・・・
輝度信号出力端子、１４，２９゜４３・・・再生輝度信
号入力端子、１６・・・１日遅延線、１９・・・切換ス
イッチ、３４・・・開閉成スイッチ。 特許出願人 日本ビクター株式会社 第１図 第２図 □吟ｒＩＪ１１ 第３図 ユ 木千次’！ＬｔＪ向−
Claims (2)
- （１）プリエンファシス回路を通した輝度信号を周波数
変調して得た被変調波を記録媒体に記録し、該記録媒体
から再生した被変調波をＦＭ復調した後ディエンファシ
ス回路を通して再生輝度信号を得る輝度信号記録再生装
置において、該プリエンファシス回路及び該ディエンフ
ァシス回路を夫々遅延回路を有する巡回形フィルタで構
成すると共に、該遅延回路を１水平走査期間よりもΔｔ
（但し、Δｔは１水平走査期間よりも小なる一定時間）
長い第１の遅延時間と１水平走査期間よりもΔｔ短い第
２の遅延時間を入力信号に別々に付与した後加算する構
成としたことを特徴とする輝度信号記録再生装置。 - （２）プリエンファシス回路を通した輝度信号を周波数
変調して得た被変調波を記録媒体に記録し、該記録媒体
から再生した被変調波をＦＭ復調した後ディエンファシ
ス回路を通して再生輝度信号を得る輝度信号記録再生装
置において、該プリエンファシス回路及び該ディエンフ
ァシス回路を夫々遅延回路を有する巡回形フィルタで構
成すると共に、該遅延回路を１水平走査期間よりもΔｔ
（但し、Δｔは１水平走査期間よりも小なる一定時間）
長い第１の遅延時間と１水平走査期間よりもΔｔ短い第
２の遅延時間と１水平走査期間に等しい第３の遅延時間
とを入力信号に別々に付与した後加算する構成としたこ
とを特徴とする輝度信号記録再生装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60223161A JPS6282786A (ja) | 1985-10-07 | 1985-10-07 | 輝度信号記録再生装置 |
| US06/915,816 US4750037A (en) | 1985-10-07 | 1986-10-06 | Noise reduction system for video signal |
| EP86307726A EP0221684B1 (en) | 1985-10-07 | 1986-10-07 | Noise reduction system for video signal |
| DE8686307726T DE3679027D1 (de) | 1985-10-07 | 1986-10-07 | Anordnung zur verminderung des rauschens bei einem videosignal. |
| DE198686307726T DE221684T1 (de) | 1985-10-07 | 1986-10-07 | Anordnung zur verminderung des rauschens bei einem videosignal. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60223161A JPS6282786A (ja) | 1985-10-07 | 1985-10-07 | 輝度信号記録再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6282786A true JPS6282786A (ja) | 1987-04-16 |
| JPH0481389B2 JPH0481389B2 (ja) | 1992-12-22 |
Family
ID=16793748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60223161A Granted JPS6282786A (ja) | 1985-10-07 | 1985-10-07 | 輝度信号記録再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6282786A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01103084A (ja) * | 1987-10-16 | 1989-04-20 | Nippon Hoso Kyokai <Nhk> | エンファシス・ディエンファシス回路 |
-
1985
- 1985-10-07 JP JP60223161A patent/JPS6282786A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01103084A (ja) * | 1987-10-16 | 1989-04-20 | Nippon Hoso Kyokai <Nhk> | エンファシス・ディエンファシス回路 |
| JPH053197B2 (ja) * | 1987-10-16 | 1993-01-14 | Japan Broadcasting Corp |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0481389B2 (ja) | 1992-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0253997B2 (ja) | ||
| JPS6030296A (ja) | 映像信号記録装置及び映像信号記録再生装置 | |
| JPH026271B2 (ja) | ||
| US4750037A (en) | Noise reduction system for video signal | |
| JPS6282786A (ja) | 輝度信号記録再生装置 | |
| US4758900A (en) | Field/frame conversion method for magnetic picture recording with demodulation, interpolation and de-emphasis after conversion | |
| JPS6282787A (ja) | 輝度信号記録再生装置 | |
| JPH0221200B2 (ja) | ||
| JP2551113B2 (ja) | ノイズ低減装置 | |
| JPH0224308Y2 (ja) | ||
| JPS62222791A (ja) | 搬送色信号の再生装置 | |
| KR910002937B1 (ko) | 반송색신호의 화질 개선회로 | |
| JPH0139274B2 (ja) | ||
| JPS63292796A (ja) | 再生搬送色信号処理回路 | |
| JPH01258579A (ja) | 映像信号再生装置 | |
| JPH0438196B2 (ja) | ||
| JPH0548928A (ja) | 映像信号処理装置 | |
| JPS62128293A (ja) | クロマ信号の垂直方向エンフアシス回路 | |
| JPS61247193A (ja) | くし形フイルタ | |
| JPH011158A (ja) | エンファシス回路 | |
| JPH0225597B2 (ja) | ||
| JPS6118290A (ja) | 色信号再生回路 | |
| JPH046317B2 (ja) | ||
| JPS647553B2 (ja) | ||
| JPH04216289A (ja) | 色信号再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |