JPS6282787A

JPS6282787A - 輝度信号記録再生装置

Info

Publication number: JPS6282787A
Application number: JP60223162A
Authority: JP
Inventors: Koichi Kido; 耕一木戸; Yasutoshi Matsuo; 泰俊松尾
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1985-10-07
Filing date: 1985-10-07
Publication date: 1987-04-16
Also published as: JPH0481390B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は輝度信号記録再生装置に係り、特にノンリニア
・プリエンファシス回路及びノンリニア・ディエンファ
シス回路のうち少なくともいずれか一方を具備した輝度
信号記録再生装置に関する。

従来の技術従来より、高域周波数のＳ／Ｎａ善のために輝度信号記
録系及び再生系にノンリニア・プリエンファシス回路及
びノンリニア・ディエンファシス回路を各々設けて、記
録時は輝度信号にノンリニア・プリエンファシスを行な
って、その高域周波数成分を強調して磁気記録媒体に記
録し、再生時は再生輝度信号にノンリニア・プリエンフ
ァシス特性とは相補的なノンリニア・ディエンファシス
特性を付与する輝度信号記録再生Ｖｔ＠がある。かかる
ノンリニア・プリエンファシス回路及びノンリニア・デ
ィエンファシス回路として所謂トランスバーサルフィル
タ等が用いられている。

上記トランスバーサルフィルタは、遅延回路。

乗算器及び加算器等で構成されており、画面上の画素情
報信号に対し、同じ水平走査線上の少しずつ位置的に遅
れた複数の信号を差し引いたり、又は加算したりして、
１水平走査線内の信号間でプリエンファシス又はディエ
ンファシスを行なっていた（これを便宜上、「水平エン
ファシス」というものとする）。このため、画面水平方
向の高周波数の雑音を低減できるのみであった。

そこで、画面垂直方向の高周波数の雑音を低減するため
、１水平走査期間（１Ｈ）遅延する１日遅延回路及び乗
算器及び演算器等で構成されたノンリニア・プリエンフ
ァシス回路及びノンリニア・ディエンファシス回路が設
けられた他の輝度信号記録再生装置が従来より提案され
ていたく例えば、特開昭６０−３０２８５号公報）。か
かるノンリニア・プリエンファシス回路及びノンリニア
・ディエンファシス回路では、第１１図に丞す画面上の
Ｐ点の信号に対し、同図中Ｐ′及びｐ　ｎ点等の１Ｈの
整数倍前の複数の信号を差し引いたり又は加算したりし
て、画面上の垂直方向十の信号間でプリエンファシス及
びディエンファシスを行なっていた（これを便宜上、「
垂直エンファシス」というものとする）。

発明が解決しようとする問題点一般に、ＶＴＲのノイズ低減回路はノイズをランダムノ
イズと考えて論理的解析が行なわれている。しかしなが
らＶＴＲにより記録されたビデオ信号には、画面上横方
向、縦方向あるいはフレーム方向に強い相関性がある。

従って、ノイズにも相関性があると考えられる。

このため、上記垂直エンファシスを行なうと、前記第１
１図に示す如く画素間の縦方向の相関性のため、回路構
成上、ノイズが縦方向に並び、視聴者゛にあたかも画面
に雨がふるような印象を与えてしまう。また、ふだんか
らモニタ画面の横引きノイズは見慣れているが、縦方向
のノイズは目新しいため目立ってしまう等の問題点があ
った。

そこで、本発明は前記１日遅延回路に代えて、１水平走
査期間よりも一定時間長い第１の遅延時間と１水平走査
期間よりも一定時間短い第２の遅延時間をその入力信号
に別々に付与した後加算する構成とされた遅延回路を用
い、かつ、非線形回路を具備して、輝度信号の非直線的
なプリエンファシス及びディエンファシスを画面１直方
向に対し所要の角度傾斜した方向に行なうよう構成する
ことにより、上記問題点を解決した輝度信号記録再生装
置を提供することを目的とする。

問題点を解決するための手段本発明になる輝度信号記録再生装置は、遅延回路及び非
線形回路を有する巡回形フィルタで構成されたノンリニ
ア・プリエンファシス回路及びノンリニア・ディエンフ
ァシス回路のうち少なくともいずれか一方を具備した輝
度信号記録再生装置であって、遅延回路を１水平走査期
間よりもΔｔ（但し、Δｔは１水平走査期間よりも小な
る一定時間）長い第１の遅延時間と１水平走査期間より
もΔｔ短い第２の遅延時間を入力信号に別々に付与した
後加算する構成としている。また、上記第１及び第２の
遅延時間に加えて１水平走査期間に等しい第３の遅延時
間を入力信号に別々に付与した後加算するよう構成して
もよい。

作用上記遅延回路は、その入力信号に第１の遅延時間（ＩＨ
＋Δｔ）、第２の遅延時間（ＩＨ−Δｔ）及び第３の遅
延時間１日を別々に付与した後加符するため、前記１日
遅延回路を用いた垂直エンファシスに比べて、そのエン
ファシスの方向がΔｔ分左右に傾斜する。すなわち、上
記遅延回路及び非線形回路を具備した本発明装置により
、画面垂直方向に対し角度θ（但し、０°≦θ≦９０゛
）傾斜した方向に輝度信号の非直線的なプリエンファシ
ス及びディエンファシスが行なわれる。

これにより、前記ノイズの相関性も画面の縦方向に対し
１２角度θ傾斜した方向に発生して、ノイズの相関方向
が拡散されて、結局略ノイズ相関性のない再生画像が得
られる。

実施例第１図は、本発明になる輝度信号記録再生装置の第１実
施例のブロック系統図を示す。この第１実施例は前記ノ
ンリニア・プリエンファシス回路及びノンリニア・ディ
エンファシス回路の自回路機能を共用できる構成となっ
ている。この第１実施例の動作について第２図に示す信
号波形図と共に説明する。まず、ノンリニア・プリエン
ファシス回路として動作する場合について説明するに、
入力端子１に入来する第２図（Ａ）に示す如き輝度信号
ａ（説明の便宜上、１垂直走査期間（１ｖ）の信号とし
て表現した。）は演ｎ器２を通して遅延回路３に供給さ
れる。

第３図は第１図図示ブロック系統中本発明装置の主要部
である遅延回路３の第１実施例の詳細なブロック系統図
を示す。ここで、上記演ｎ器２を通して供給される輝度
信号ａ　Ｇ、を遅延線４に供給される。遅延線４は１水
平走査期間ｔ　Ｉ−１及び微少時間Δむからなる（１＋
−Δｔ）の遅延時間特性を有しており、入来する輝度信
号ａを上記時間（を目−Δｔ）遅延させた後、遅延時間
２×Δｔを有する遅延４９５及び加算器６の一方の入力
端子へ夫々供給する。遅延線５は入来する信号を時間２
×Δｔ遅延させた後、加算器６の他方の入力端子へ供給
し、ここで遅延線４よりの信号と加算する。

従って、例えば第４図に示す画面上１１点の信号は、上
記時間（１＋−Δｔ）前の９２点の信号と、９２点の信
号よりもさらに時間２Δｔ前、すなわち、上記Ｐ＋点の
信号に対して時間（ＴＨ＋Δｔ）前の２３点の信号とを
加算した信号となっている。

再び第１図に戻って説明するに、演算器７は前記入力端
子１よりの輝度信号ａから上記加算器６の出力輝度信号
を差し引いて、第２図（Ｂ）に示す如き信号すとした後
、所定の振幅特性を付与するリミッタ８を介して同図（
Ｃ）に示す如き信号Ｃとし、係数に＋　　（例えば０．
５）を乗する係数回路９を介して演算器２へ供給する。

演算器２は入力端子１よりの輝度信号ａから上記係数回
路９から供給される信号を差し引いて得た信号を再び遅
延回路３に供給する。

一方、係数回路１０は前記リミッタ８の出力信号Ｃに計
数に２　（例えば、０．６５　）を乗じて加算器１１へ
供給し、ここで前記入力端子１よりの輝度信号ａと加算
して得た第２図（Ｄ）に示す如き信号ｄを出力端子１２
へ出力する。

この出力端子１２へ出力される輝度信号ｄは、前記第４
図に示す両面上の例えば画面最上部の水平走査線から数
えてｎ番目の水平走査線上の１１点の信号に対して、そ
の１Ｈ前の（ｎ−１）番目の水平走査線上の信号中、前
記時間（１日−Δｔ）前の９２点及び時間（１＋＋Δｔ
）前の２３点の夫々の信号を少しずつ加算し、さらに、
２日前の（ｎ−２）番目の水平走査線Ｆの信号中では、
Ｐａ　、Ｐ５及び１６点の信号を少しずつ加算し、同様
に、３Ｈ，４，Ｈ，・・・、ｎｌ−１前の水平走査線上
の所定の点の信号を少しずつ加算して得た信号である。

このようにして、画面の垂直方向及び斜め方向の空間周
波数の高域成分が低域成分に比しレベル増強されたノン
リニア・プリエンファシス特性が前記入力端子１に入来
する輝度信号ａに付与された輝度信号ｄが得られる。と
ころで、同じフィールドの相隣る２本の水平走査線の画
面上での垂直方向の距離（間隔）だけ水平方向に走査す
るノニＩｔル時闇Ｇ、ｔ１８０ｎｓ　”Ｃ”あり、１　
Ｈ（−６３，５ＩＩｓ）に比し僅かな時間である。ここ
で、前記微小時間Δｔを例えば２０ＱｎＳに設定すると
、第４図図示の画面垂直方向に対するノンリニア・ブリ
エンフ戸シスの行なわれる傾斜角度θは５０°程度とな
る。

次に、第１図図示ブロック系統がノンリニア・ディエン
ファシス回路として動作する場合につき説明するに、上
記リミッタ８の出力信号Ｃは係数に２／（ｋ２　＋１）
（例えば、０゜６５　／　（０，６５＋１）→０．３９
４）を乗する係数回路１３を介して演算器１４に供給さ
れる。演算器１４は、入力端子１より入来する前記輝度
信号ａから係数回路１３の出力信号を差し引いて得た第
２図（Ｅ）に示覆如き輝度信号ｅを出力端子１５へ出力
する。

この出力端子１５へ出力される輝度信号ｅは、前記と同
様に、そのＩＨ，２Ｈ，・・・、ｎＨ前の水平走査線上
の所定の信号を少しずつ減粋して得た信号である。この
ようにして、画面の垂直方向及び斜め方向の空間周波数
の高域成分が低域成分に比しレベル減衰されたノンリニ
ア・ディエンファシス特性を有する輝度信号ｅが得られ
る。

上記ｔｉ度倍信号及びｅは第２図に示す如く互いに相補
的な特性を有している。従って、再生時に第１図におい
て、入力端子１にノンリニア・プリエンファシス特性が
付与された輝度信号ｄを供給すると、出力端子１５より
、ノンリニア・ディエンファシス特性が付与されて、元
の特性に再現された第２図（Ａ＞に示す如き輝度信＠ａ
が得られる。このようにして、本発明装置により、前記
第４図に示すｎ番目の水平走査線上の２１点の信号は、
同図中、８２〜２６点等に示す如き１Ｈの整数倍前の水
平走査線上の所定の点の信号と夫々加算又は減算される
ノンリニア・プリエンファシスとノンリニア・ディエン
ファシスを行なわれる（以下、これを便宜ト、「ノンリ
ニア拡散垂直エンファシス」というものとする）。これ
により、第４図に示す如く情報の流れが拡散され、前記
第１１図に示す如きノイズの縦方向の相関性が軽減され
る。

また、上記ノンリニア拡散垂直エンファシスを行なうと
、例えば前記（ｎ−２）番目の水平走査線上の２５点の
信号は、その画面垂直方向２日後の２１点の信号に影響
が与えられる如く、例えばｎライン目の情報は（ｎ＋２
）、（ｎ＋４）、・・・等のライン目に効果が表われる
ので、を記のノンリニア・プリエンファシス及びノンリ
ニア・ディエンファシスをオーブンループの回路構成と
したときの相補性の悪さにも効果がある。

また上記ノンリニア拡散垂直エンファシスによるＳ／へ
の改善効果は前記係数ｋｌ及びに２の如きエンファシス
の設定定数が同一である限り前記垂直エンファシスと同
一である。しかしながら、実際にノンリニア拡散垂直エ
ンファシスを行なつた画面はノイズが目立たず視覚的に
すばらしくＳ／へが良く、今まで見たことのない印象の
画面となった。すなわち、ノンリニア拡散垂直エンファ
シスは視覚的又はデータ的にノイズを低減し、Ｓ／へを
向上させるのに非常に有効な手段と言える。

第５図は第１図図示プロツク系統中遅延回路３の第２実
施例の詳細なブロック系統図を示す。同図中、遅延線１
６は前記遅延線４と同様に（１日−Δｔ）の遅延時間特
性を有し、また、１日遅延！！１７は１Ｈの遅延時間特
性を有し、さらに遅延線１８は前記遅延線５と同様に２
ＸΔｔの遅延時間特性を有している。ここで、遅延線１
６は入来する前記輝度信号ａを時間（ｔＨ−Δｔ）遅延
させた後、遅延線１８及び加算器１つへ夫々供給する。

遅延線１８は入来する信号を時間２×Δｔπ延させた後
、加算器１９へ出力する。一方、１Ｈ遅延線１７は入来
する上記輝度信号ａを時間ｉ　Ｈ遅延させた後、加算器
１９へ出力する。加算器１９は入来する上記の３人力信
号を夫々加算出力する。上記加算器１９の出力信号は、
前記加算器６の出力信号にＩ　Ｈｆｆｔ［１１７の出力
信号を加えた信号であるため、この出力加算信号を第１
図に示す演算器７に供給して、前記と同様にノンリニア
・プリエンファシス及びノンリニア・ディエンファシス
を行なうと、その再生画面は第６図に示す如く、前記第
４図に示すノンリニア拡散垂直エンファシスによる画面
に、更に前記第１１図に示した垂直エンファシスによる
画面を加えたような再生両面となる。このようにして、
前記ノイズの相関性が複雑に拡散された再生画面が得ら
れる。

次に本発明装置の第２〜第５実施例を第７図〜第１０図
と共に説明する。これらの実施例は前記本発明装置の第
１実施例と同様に、前記ノンリニア・プリエンフアシス
回路及びノンリニア・ディエンファシス回路の両回路機
能を共用できる構成となっており、その主要部である遅
延回路３の構成を前記第３図及び第５図に示す如き構成
とすることにより、前記第４図及び第６図に示す如き拡
散垂直エンファシスが行なわれた再生画面を得ることが
できる。なお、第７図〜第１０図中第１図と同一構成部
分には同一の符号を付しその説明を適宜省略する。

第７図及び第８図は夫々本発明装置の第２及び第３実施
例のブロック系統図を示す。この第２及び第３実施例は
前記ノンリニア・プリエンファシス回路及びノンリニア
・ディエンファシス回路の一方を任意に選択する切換ス
イッチ２０を設けた点に特徴を有する。従って、回路の
大部分はノンリニア・プリエンファシス回路とノンリニ
ア・７１１２７７２２回路に共用できる。

いま、第７図図示ブロック系統をノンリニア・プリエン
ファシス回路として動作させる場合、上記切換スイッチ
２０を端子２Ｏａ側に接続する。

ここで、入力端子２１に入来する入力輝度信号は演算５
２２及び遅延回路３を介して演算器２３へ供給される。

演算器２３は上記入力輝度信号から上記遅延回路３の出
力信号を差し引いて得た信号をリミッタ２４を介して振
幅制限した後、係数に３　、に４を夫々乗する係数回路
２５及び２６を並列に介して切換スイッチ２０の端子２
０ａ及び２０ｂに夫々供給する。−Ｆ記切換スイッヂ２
０は端子２０ａ側に接続されているので、係数回路２５
の出力信号が切換スイッチ２０の端子２０ａを介して演
０お２２へ供給される。演１Ｚ２２は上記人力輝度信号
から上記係数回路２５の出力信号を差し引いて得た信号
を再びπ風回路３へ供給する。

一方、係数回路２７はリミッタ２４の出力信号に係数に
５を乗算して得た信号を加算器２８に供給し、ここで上
記入力輝度信号と加算し、出力端子２９へ出力する。

次に上記第２実施例をノンリニア・ディエンファシス回
路として動作させる場合、上記切換スイッチ２０を端子
２Ｏｂ側に接続する。これにより、前記演算器２２は端
子２１に供給される入力再生輝度信号から係数回路２６
の出ツノ信号を差し引いて得た信号を前記遅延回路３に
供給する。この場合、係数回路２７の出力信号は演ｎ器
３０へ供給され、こて上記入力再生輝度信号と夫々減算
された後、出力端子３１へ出力される。

上記の如く、出力端子２９及び３１から、ノンリニア・
プリエンファシス特性が付与された輝度信号及びノンリ
ニア・ディエンファシス特性が付与された再生輝度信号
が夫々得らる。

次に、第３実施例について説明するに、第８図中、上記
第７図と同一構成部分には同一の符号を付し、その説明
を適宜省略する。なお、リミッタ２４ａは前記リミッタ
２４と同一の機能を有する。

この第３実施例は第２実施例に比べて、前記係数回路２
５．２６及び２７を係数に６　、に７及びに８を夫々有
する係数回路３２．３３及び３４とし、さらに、前記演
算器２３と加蓮器２８との間にリミッタ２４ｂと係数に
９を有づる係数回路３５を新たに設けて、加口器２８が
入力輝度信号と係数回路３５の出力信号とを加算するよ
う構成している点において異なる。

すなわち、上記第３実施例がノンリニア・プリエンファ
シス回路として動作する場合、演算器２３の出力信号は
係数回路３２及び切換スイッチ２０の端子２０ａを介し
て演算器２２へ供給される一方、リミッタ２４ｂ及び係
数回路３５を介して加算器２８へ供給されて、ここで入
力輝度信号と加算された後、ノンリニア・プリエンファ
シス特性が付与された輝度信号として出力端子２つへ出
力される。次に、上記第３実施例がノンリニア・ディエ
ンファシス回路として動作する場合、演算器２３の出力
信号はリミッタ２４ａ、係数回路３３及び切換スイッチ
２０の端子２０ｂを介して演算器２２へ供給される一方
、リミッタ２４ａ及び係数回路３４を介して演算器３０
に供給され、ここで入力再生輝度信号と夫々減算が行な
われた後、ノンリニア・ディエンファシス特性が付与さ
れた再生輝度信号として出力端子３１へ出力される。

第９図及び第１０図は夫々本発明装置の第４及び第５実
施例のブロック系統図を丞す。この第４及び第５実施例
は前記ノンリニア・プリエンファシス回路及びノンリニ
ア・ディエンファシス回路としての機能切換用量開成ス
イッチ（以下、「スイッチ」と称す。）３６を設けたこ
とに特徴を有し、前記第２及び第３実施例に比べてスイ
ッチの接点数が少なく簡素４ｆ描成となっている。

いま、第９図図示ブロック系統をノンリニア・プリエン
フアシス回路として動作させる場合、上記スイッチ３６
をオンとする。ここで、入力端子３７に入来する入力輝
度信号は加算器３８及び演算器３つを通し−Ｃ前記遅延
回路３に供給され、前記の如＜ＩＨ及びその近傍の所定
時間遅延された後演算器４０に供給される。演ｎ器４０
は、加算器３８の出力信号から遅延回路３の出力信号を
差し引いて得た信号をリミッタ４１を介して振幅１１＋
１限した後、係数ｋＩＯを乗する係数回路４２を介して
演０器３９に供給ケる。演算器３９は加咋鼎３８の出力
信号から上記係数回路４２の出力信号を差し引いて得た
信号を再び遅延回路３に供給する。一方、上記リミッタ
４１の出力信号は係数ｋｌ＋を乗する係数回路４３及び
スイッチ３６を夫々介して加算器３８に供給される。加
算器３８は前記入力輝度信号と上記係数回路４３の出力
信号とを加算して（ｑた加算出力信号を再び演算器３９
及び４０に大々供給すると共に、出力端子４４へ出力Ｊ
る３、このようにして、ノンリニア・プリエンファシス
が行なわれた輝度信号が出力端子４４より得られる。

次に、第４実施例をノンリニア・ディエンファシス回路
として動作される場合は、」−記スイッチ３６をオフと
し、これにより、加算器３８は十５Ｃのような加ｐ動作
を行なわない。この場合、入ツノ端子３３７に入来する
入力再生輝度信号は加８３３３８を通して演算器３９，
４０及び４５に夫々供給される。演算器４５は、入力再
生輝度信号から係数回路４３の出力信号を差し引いて得
た信号を出力端子４６に出力する。このようにして、ノ
ンリニア・ディエンファシスが行なわれた再生輝度信号
が出力端子４６より得られる。

次に第５実施例について説明するに、第１０図中上記第
９図と同一構成部分には同一の符号を付し、その説明を
適宜省略する。この第５実施例は第４実施例において使
用した係数回路４３に代えて係数に＋２を乗する係数回
路４７を用い、更に、係数回路４２をリミッタ４１から
演算器３９へ帰還ループに設けず、演算器４０と上記リ
ミッタ４１との間に配置したことに特徴を有する。ここ
で、演算器４０の出力信号は、係数回路４２及びリミッ
タ４１を直列に介して演算器３つに供給される一方、係
数回路４２．リミッタ４１及び係数回路４７を直列に介
して演算器４５に供給される。

上記係数回路４５の乗する係数はに＋２＝ｋｎ／ｋｌＯ
なので、係数回路４７出力信号は演算器４０の出力信号
をに＋ｏ　Ｘ　ｋＨｚ　＝　ｋｎ倍した信号となり、結
局、第５実施例の機能は前記第４実施例と同一どなる。

なお、前記遅延回路３の構成は前記第３図及び第５図図
示の構成に限定されるものではなく、また、本発明装置
の構成も上記第１実施例〜第５実施例に限定されず、係
数回路、演算器及び加算器の組合せを代えることにより
種々の構成をとりうる。従って、上記の本発明装置の実
施例では、拡散の方向が左、右であるが、前記角度θは
Ｏ°〜９０”の範囲で任意でよく、また前記第６図に示
す如き左右方向＋縦方向の組合せ、縦方向＋左右方向ど
ちらか一方向の組合せ等の構成も可能である。

また、上記リミッタ８，２４．２４ａ、２４ｂ及び４１
は夫々他の非線形回路でもよい。また、ノンリニア・プ
リエンファシス回路とノンリニア・ディエンファシス回
路のいずれか一方のみを備えたＶＴＲにおいては、ビデ
オ信号（すなわち、輝度信号）の振幅はそれほど強調さ
れて記録再生されないから、ノンリニア・プリエンファ
シス回路を有しない既存のＶＴＲにより記録された磁気
テープから再生したビデオ信号を、ノンリニア・ディエ
ンファシス回路を通しても実用上殆ど問題なく原信号波
形に復元することができ、他方、ビデオ信号がノンリニ
ア・プリエンファシス回路を通して記録された磁気テー
プを、ノンリニア・ディエンファシス回路を有しない既
存のＶＴＲで再生した場合にも、実用上殆ど問題なく原
信号を再生することができるという特長がある。従って
、記録系だけにノンリニア・プリエンファシス回路を設
けるか、再生系だ【プにノンリニア・ディエンファシス
回路を設けるよう構成してもよい。

発明の効果上述の如く、本発明によれば、ノンリニア拡散垂直エン
ファシスを行なっているので、次のような数々の特長を
有するものである。

■　前記従来の垂直エンファシスによる再生画面上縦方
向のノイズを低減でき、かつ、ノイズの横及び縦方向の
相関性が拡散されるため、視覚的にＳ／Ｎを大幅に向ト
することができる。

■　ノンリニア・プリエンフアシス回路及びノンリニア
・ディエンファシス回路のうち少なくともいずれか一方
を具備するよう構成したので、輝度信号の振幅に応じて
プリエンファシス焔やディエンファシス吊を変化させる
ことにより、輝度信号に非直線的なプリエンファシスあ
るいはｆイエンファシスを行なうことができ、よって、
既存のＶＴＲとの互換性を保ちつつ再生輝度信号のＳ／
Ｎ改善効果が得られる。

■　以上により、記録ｍ生糸を通すことによる画質の劣
化がなく、かつ、視覚的にｂｍ好イτ再生輝度信号が１
９られる。

【図面の簡単な説明】

第１図は本発明になる輝度信号記録再／１￥ｉ置の第１
実施例を示づブロック系統図、第２図は第１図図示ブロ
ック系統の動作説明用信号波形図、第３図及び第５図は
夫々本発明装置の主要部になる遅延部の第１及び第２実
施例を示すブロック系統図、第４図及び第６図は夫々本
発明装置によるノンリニア拡散垂直エンファシスの方法
の一例を示す図、第７図〜第１０図は各々本発明装置の
第２実施例〜第５実施例を示すブロック系統図、第１１
図は従来の垂直エンフ？シスの方法の一例を示す図であ
る。１．２１．３７・・・輝度信号又は再生輝度信号入力端
子、２，７．１４．２２．２３．３０．３９゜４０．４
５・・・演算器、３・・・遅延回路、４，５゜１６．１
８・・・迂延線、６．１１．１９．２８゜３８　・・・
加算器、８，２４．２４ａ、２４ｂ、４１・・・リミッ
タ、９．１０．１３．２５へ−２７，３２〜３５．４２
．４３．４７・・・係数回路、１２゜２９．４４・・・
輝度信号出力端子、１５，３１゜４６・・・再生輝度信
号出力端子、１７・・・１日′！１延線、２０・・・切
換スイッチ、３６・・・間開成スイッチ。特許出願人　日本ビクター株式会社代　　理　　人　　弁理士　　伊　　東　　忠　　麻屑
　　　弁理士　松　浦　兼　行第１図

Claims

【特許請求の範囲】

（１）遅延回路及び非線形回路を有する巡回形フィルタ
で構成されたノンリニア・プリエンファシス回路及びノ
ンリニア・ディエンファシス回路のうち少なくともいず
れか一方を具備した輝度信号記録再生装置であって、該
遅延回路を１水平走査期間よりもΔｔ（但し、Δｔは１
水平走査期間よりも小なる一定時間）長い第１の遅延時
間と１水平走査期間よりもΔｔ短い第２の遅延時間を入
力信号に別々に付与した後加算する構成としたことを特
徴とする輝度信号記録再生装置。
（２）遅延回路及び非線形回路を有する巡回形フィルタ
で構成されたノンリニア・プリエンファシス回路及びノ
ンリニア・ディエンファシス回路のうち少なくともいず
れか一方を具備した輝度信号記録再生装置であって、該
遅延回路を１水平走査期間よりもΔｔ（但し、Δｔは１
水平走査期間よりも小なる一定時間）長い第１の遅延時
間と１水平走査期間よりもΔｔ短い第２の遅延時間と１
水平走査期間に等しい第３の遅延時間とを入力信号に別
々に付与した後加算する構成としたことを特徴とする輝
度信号記録再生装置。