JPH011158A - エンファシス回路 - Google Patents

エンファシス回路

Info

Publication number
JPH011158A
JPH011158A JP62-155128A JP15512887A JPH011158A JP H011158 A JPH011158 A JP H011158A JP 15512887 A JP15512887 A JP 15512887A JP H011158 A JPH011158 A JP H011158A
Authority
JP
Japan
Prior art keywords
circuit
emphasis
time constant
video signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62-155128A
Other languages
English (en)
Other versions
JPH0711898B2 (ja
JPS641158A (en
Inventor
吉田 政二
坂口 裕直
泰俊 松尾
Original Assignee
日本ビクター株式会社
Filing date
Publication date
Priority claimed from JP62155128A external-priority patent/JPH0711898B2/ja
Priority to JP62155128A priority Critical patent/JPH0711898B2/ja
Application filed by 日本ビクター株式会社 filed Critical 日本ビクター株式会社
Priority to US07/195,585 priority patent/US4860105A/en
Priority to DE88304624T priority patent/DE3879758T2/de
Priority to EP88304624A priority patent/EP0292324B1/en
Priority to DE198888304624T priority patent/DE292324T1/de
Priority to KR1019880006013A priority patent/KR920001004B1/ko
Priority to US07/209,650 priority patent/US4864404A/en
Publication of JPS641158A publication Critical patent/JPS641158A/ja
Publication of JPH011158A publication Critical patent/JPH011158A/ja
Publication of JPH0711898B2 publication Critical patent/JPH0711898B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はエンファシス回路に係り、特にVTR等の記録
系及び再生系において映像信号に含まれる雑音成分を低
減しく7る122792回路に関する。
なお本明細書においては互いに相補的な特性を持つプリ
エンファシス回路とデイエンファシス回路の両方、また
はいずれかの一方を総称してエンファシス回路と呼ぶ。
従来の技術 第14図は従来装置の再生系のデイエンファシス回路の
一例のブロック系統図を示す。端子1に入来した映像信
号は時定数回路(高域フィルタ)2を介してリミッタ3
に供給され、ここで振幅制 ′限されて第15図(A)
に示す信号とされ、係数回路4を介して減算回路5に供
給され、ここで元の映lij!信号から減節されて第1
5図(B)に示す信号(ノイズの残るvt門t1が比較
的長い)とされて出力端子6より取出される。この回路
全体の大レベル時及び小レベル時の伝達特性は第16図
に示す如くである。
第17図は従来回路の他の例(帰還形)のブロック系統
図を示す。端子1に入来した映像信号は時定数回路(高
域フィルタ)7を介してリミツタ3に供給され、ここで
振幅制限されて第18図(A)に示す信号とされ、係数
回路4を介して減算回路5に供給され、ここで元の映像
信号から減算されて第18図(B)に示す信号(ノイズ
の残る時間t2が比較的短かい)とされて出力端子6よ
り取出される。この回路全体の大レベル時及び小レベル
時の伝達特性は第19図に示す如くとなる。
第22図は従来の回路の他の例で、デイエンファシス回
路のブロック系統図を示す。入力端子1へ入来した記録
映像信号は減算回路8及び加9回路9へ順次供給され、
その出力は時定数回路10によって高周波成分を一波さ
れたあとリミッタ3によって振幅制限され、時定数の設
定に係わる第1の係数回路11を介して加算回路9にフ
ィードバックして入力映像信号と加算される。リミッタ
3の出力側で上記フィードバックループから分岐した信
号は、エンファシス量の設定に係る第2の係数回路12
を介して減算回路8へ供給され、そこで入力映像信号と
加算され、出力端子6より取り出される。
発明が解決しようとする問題点 第14図に示す従来回路は、インパルスノイズ(第20
図(A))が入来するとリミッタ3の出力は第20図(
B)に示す如くとされ、出力端子6より取出される信号
は第20図(C)に示す如くとなる。一方、第17図に
示す従来回路は、インパルスノイズ(第21図(A))
が入来するとリミッタ3の出力は第21図(B)に示す
如くとされ(立下り接体々に上昇する時定数は高域フィ
ルタ7の時定数T1)、出力端子6より取出される信号
は第21図(C)に示す如くとなる。
一般のランダムノイズに対しては第15図(B)及び第
18図(B)に示すように第17図示の従来回路の方が
ユニットステップのエツジ後の残留ノイズ期間(t2)
が少なくて第14図示の従来回路より良好であるが、イ
ンパルスノイズに対しては第20図(C)及び第21図
(C)に示すように第14図示の従来回路の方が第17
図示の回路のようないわゆる横引きノイズを発生しにく
いので第17図示の従来回路より良好である。
このように、ランダムノイズ、インパルスノイズ共に良
好に対処できる回路は従来なく、この現象はエンファシ
ス量(ノイズ改善是)を大にすればする程顕著に現われ
る問題点があった。
また第22図に示すエンファシス回路において、この回
路が帰還形であることによって上記のように横引きノイ
ズが発生しやすいという欠点に加えて、エンファシスm
の設定に係わる第2の係数回路12の出力信号を入力側
へ帰遠しでおり、係数回路12の係数に2が1より大き
く設定されているため、発振を起こしやすいという欠点
があった。
また輝度信号を周波数変調(FM)L、搬送色信号を上
記FM輝度信号よりも低い周波数に変換(低域変換搬送
色信号)した上で、これらFM輝度信号と低域変換搬送
色信号とを周波数分割多チしてテープ上に記録する方式
のVTRでは、周波数が高くなる程増加する雑音及び、
周波数が高くなる程悪化するSN比を改善するために、
輝度信号をFM変調する前にプリエンファシス特例を付
与して高周波成分を強調するということが行なわれる。
再生する際には輝度信号に対してこのプリエン7戸シス
特性と相補的なデイエンファシス特性を付りして元に戻
している。
しかし、従来のエンファシス回路を用いてエンファシス
特性を付与すると、輝度信号の高周波領域でのエンファ
シス間を大きくしすぎると、FM輝度信号の下側波帯の
低域変換搬送色信号の周波数と巾なる部分のパワーが大
きくなって、再生色信号に悪影響を与えることとなり、
総合的な再生画質が低下する。
本発明は上記の点に鑑みてなされたものであって、エン
ファシス量を大ぎくしても、ランダムノイズ及びインパ
ルスノイズの両方に対して有効に対処し、かつまたFM
l!f度信号のF側波帯において、低域変換搬送色信号
と重なる周波数帯のパワーを抑え得るエンファシス回路
を提供することを目的とする。
問題点を解決するための手段 特許請求の範囲第1項配観・のエンファシス回路は、入
力映像信号が第1の演葬回路1時定数回路。
非線形回路及び第1の係数回路を夫々通して、上記第1
の演算回路に供給されるフィードバックループを少なく
とも有し、上記時定数回路の時定数をTs、上記エンフ
ァシス回路のエンファシス量をX、ノイズ低減効果が始
まる周波数に対応した時定数をTとしたとき T>Ts >T/ (X+1 ) と設定するとともに、上記フィードバックループから分
岐した信号が直接に、または上記非線形回路とは異なる
非線形回路を介してエンファシス量に係る第2の係数回
路に供給され、上記時定数回路の出力から上記第2の係
数回路の出力までの間のいずれかの場所に低域フィルタ
を設けたものである。
また特許請求の範囲第2項記載のエンファシス回路は特
許請求の範囲第1項記載のフィードバックループを少な
くとも有し、プリエンファシス回路とデイエンファシス
回路とをスイッチ手段によって切り換え得る兼用型であ
り、上記TsをT>Ts >T/ (X+ 1  ) に設定するとともに、上記フィードバックループから分
岐された信号が直接に、またはフィードバックループ中
の非線形回路とは異なる非線形回路を介して第2の係数
回路に供給され、上記時定数回路の出力から第2の係数
回路の出力までの間のいずれかの場所に低域フィルタを
設けたものである。
また特許請求の範囲第3項記載のエンファシス回路は、
入力映像信号が部体回路9時定数回路。
非線形回路及び係数回路を大々通して上記演算回路に供
給されるフィードバックループを有し、上記Tsを T>Ts >T/ (X−1−1) と設定するとともに、上記フィードバックループ中の、
上記時定数回路の出力から係数回路の出力の間のいずれ
かの場所に低域フィルタを設けたものである。
更に特許請求の範囲第4項記載のエンファシス回路は、
特許請求の範囲第3項記載のフィードバックループを少
なくとも有し、プリエンファシス回路とデイエンファシ
ス回路とをスイッチ手段によって切り換え得る兼用型で
あり、上記TsをT>Ts >T/ (X+1 ) に設定するとともに、上記フィードバックループ中の、
」上記時定数回路の出力から係数回路の出力の間のいず
れかの場所に低域フィルタを設けたものである。
作用 時定数回路の出力からエンファシスmに係る係数回路の
出力の間のいずれかの場所に低域フィルタを設cノるこ
とにより、輝度信号の高周波領域におけるエンファシス
準が大きくなることを防ぐことができる。
またVTRの広帯域化に伴い、FM変調方式によるいわ
ゆる三角ノイズが増加するが、従来と同程度のS/N比
を確保するためにはエンファシス間を増加しなければな
らない。しかし、エンファシス量を増加すると従来回路
において生じた横引きノイズ、エツジ入力時に残るノイ
ズがより顕著にあられれる。横引きノイズについて見て
みると、リミッタによる振幅制限を受けない小振幅時の
減衰の時定数Tとリミッタの振幅制限レベル以上のとき
の減衰の時定数Tsの比が大きいと横引きノイズも発生
しやすくなる。第17図に示ず従来回路ではその比はX
+1であり、エンファシス間を決定することによって決
まってしまう。したがって、S/N比を改善するために
エンファシス間を増加すると、横引ぎノイズも増えるこ
とになる。
本発明ではTsを T>Ts >T/ (X+1 ) の範囲内に設定する。実験によればT/Tsの比は3以
内のときに視覚上良好な画像が得られた。
実施例 第1図は本発明の第1実施例のブロック系統図を示す。
この回路はスイッチ17が開成しているときには、再生
系デイエンファシス回路として、またスイッチ17が開
成しているときには、記録系プリエンファシス回路とし
て動作する。
スイッチ17が開成している場合、入力端子8に入来し
た記録入力映像信号は減偉回路9及び加算回路10に順
次供給される。加算回路10の出力信号は、時定数回路
(高域フィルタ)2を介して高周波成分をυジ波された
後、非線形回路11によって非線形特性を付与され、そ
の出力の一方は時定数の設定に係る第1の係数回路12
を介して帰還され、上記加算回路10に供給される。
非線形回路11の出力のもう一方はエンファシス量に係
る第2の係数回路13を介し、低域フィルタ14によっ
てその低周波成分をP波された後、加算回路15によっ
て該入力映像信号と加算されて、出力端子16より取り
出される。
スイッチ17が開成している場合には、入力端子8に入
来した再生入力映像信号は、低域フィルタ14までは上
記プリエンファシス時と同様な経路を辿り、上記低域フ
ィルタ14の出力は上記減算回路9に供給され、該入力
映像信号と減算された後、出力端子6より取り出される
上記エンファシス回路において、時定数回路2の時定数
Tsを、エンファシス回路のエンファシス量をX、ノイ
ズ低減効果が始まる周波数に対応した時定数をFとした
とき T>Ts >T/ (X+1 )      −(1)
と設定する。これによって本出願人が先に特願昭61−
171393号で提案した「エンファシス回路」におい
て詳述した如く、王Sが(1)式のように設定されてい
ることによってインパルスノイズが入来した場合に、そ
のインパルスノイズが時定数回路の出力に現われたとき
の立ち下がりを急峻にすることができることがら、この
インパルスノイズによる横引きノイズを引き起こしにく
くすることができる。
またランダムノイズが入来した場合にも、従来から知ら
れているように帰還形を用いていることから、出力信号
にそのノイズが残留する時間を知かくすることができる
。このように(1)のように設定す−ることにより上記
エンファシス回路は、インパルスノイズ及びランダムノ
イズが入来した場合にも良好に対処することが可能とな
る。
また第1図中における低域フィルタ14は、例えば第2
図にその周波数特性を示す様に、3 HH2付近をカッ
トオフ周波数とする低域フィルタである。エンファシス
量に係る第2の係数回路13の後にこのような低域フィ
ルタ14を挿入することによって、このエンファシス回
路全体のプリエンファシス特性は第3図に実線で示すよ
うに、3MHz付近を゛ビークとして、それより高い周
波数においてはその出力振幅は再び減少に向う。なお同
図中、比較のために低域フィルタ14を挿入しない場合
のプリエンファシス特性を一点鎖線で示した。
デイエンファシス特性については、このデイエンファシ
ス回路がプリエンファシス回路と木質的な部分の回路を
兼用しているため、上述のプリエンファシス特性とは相
補的な特性が得られる。
このように低域フィルタ14により高周波領域でのエン
ファシス量を減少させることによって、周波数変調され
た輝度信号の上側波帯で低域変換搬送色信号と重なる部
分のパワーを抑えることが可能となる。
第4図は本発明の第2実施例のブロック系統図を示す。
同図中、第1図と同一構成部分には同一符号をイリし、
その説明を省略する。時定数回路18はコンデンサと抵
抗とから成り、減粋器を用いないことから第1図におけ
る時定数回路2と比較して構成が曲中である。
第5図は本発明の第3実施例のブロック系統図を示す。
同図中、第1図と同一構成部分には同一符号を付し、そ
の説明を省略する。
本実施例においては、時定数回路2の出力側において信
号は2つに分岐され、一方は第1の非線形回路19及び
第1の係数回路12を順次通って加Q回路10に供給さ
れることによりフィードバックループを形成し、使方は
第2の非線形回路20を介して第2の係数回路13へ供
給される。
それと同時に第1の非線形回路19の振幅制限レベルを
Ll、第2の非線形回路20の振幅制限レベルを12で
表わすときに Ll>12             ・・・■である
ように設定する。このように娠幅制限レベルを設定する
と、(1)式の関係があることから、上記ループ中にお
いて信号の振幅がL1以下に下がったとぎの減衰の時定
数をTsよりも小さいT/(X+1)とすることができ
る。このため早く減衰さゼることができる。
したがって、エンファシス量に直接的に係る非線形回路
20によって振幅制限を受けている時間幅を、Llを適
当な値に選ぶことによって設定することができる。これ
によってホワイトクリップ回路またはダーククリップ回
路における波形欠損を低減でき、かつまた再生時の大振
幅入力時に生じるノイズの残留時間を減らすことができ
る。
第6図は本発明の第4実施例のブロック系統図を示す。
同図中、第1図と同一構成部分には同一符号を付し、そ
の説明を省略する。本実施例のエンファシス回路におい
てはスイッチ22が開成しているときは、再生系デイエ
ンファシス回路として、スイッチ22が閉成していると
きには、記録系プリエンファシス回路として動作する。
スイッチ22が閉成している場合、入力端子8″に入来
した記録入力映像信号は、加算回路15及び減算回路2
1を順次通る。低域フィルタ14迄は第1図の場合と同
様な経路を辿り、低域フィルタ14の出力信号は帰還し
て上記加算回路15に供給され、入力映像信号と加算さ
れて出力端子16より取り出される。
スイッチ22が開成している場合、入力端子8入来した
再生入力映像信号は低域フィルタ14迄は、スイッチ2
2が開成しているとぎと同様な経路を辿り、低域フィル
タ14の出力信号は減算回路9において該入力映像信号
と減算され出力端子6より取り出される。
第7図は本発明の第5実施例のブロック系統図を示す。
同図において第5図及び第6図と同一構成部分には同一
符号を付し、その説明を省略する。
本実施例は第5図とは逆にスイッチ22が開成している
ときはデイエンファシス回路として、閉成しているとき
はプリエンファシス回路として動作するが、非線形回路
を、時定数に係る係数回路の入力側と、エンファシス量
に係る係数回路の入力側に夫々独立に設けたことによる
効梁は第5図の第3実施例の場合と同様である。
第8図は本発明の第6実施例のブ[1ツク系統図を示す
。同図において第1図と同一構成部分には同一符号を付
し、その説明を省略する。
第8図において、スイッチ17が開成しているとぎは、
入力端子8に入来した記録入力映像信号は′64粋回路
9及び加算回路10へ順次供給され、加算回路10の出
力信号は時定数回路2及び非線形回路11を介して係数
回路23に供給され、その出力信号は低域フィルタ14
を経て上記加算回路10へ供給される。ここで入力映像
信号と加算され出力端子16より取り出される。
スイッチ17が閉成しているときは、入力端子8に入来
した再生入力映像信号は低域フィルタ14までは、79
127127時と同様の経路を辿り、低域フィルタ14
の出力信号は加算回路10及び減Ω回路9に供給される
。減p器9において入力映像信号と減算された信号は出
力端子6より取り出される。
第9図は本発明の第7実施例のブロック系統図を示す。
同図において、第8図と同一構成部分には同一符号を付
し、その説明を省略する。第9図においてはスイッチ2
2が閉成しているときには記録系のプリエンファシス回
路として、スイッチ22が開成しているときは再生系の
デイエンファシス回路として動作する。
スイッチ22が閉成しているときは、入力端子8に入来
した記録入力映像信号は、加算回路15及び減鼻回路2
1へ順次供給される。減算回路21の出力信号は時定数
回路2、非線形回路11、係数回路23及び低域フィル
タ14を介して入力側に帰還し、上記減算回路21及び
、上記加篇回路15の入力側に供給される。加算回路゛
15において入力映像信号と加算されたあと出力端子1
0より取り出される。
スイッチ22が開成しているとぎは入力端子8に入来し
た再生入力映像信号は、低域フィルタ14まではスイッ
チ22が開成しているときと同様な経路を辿り、低域フ
ィルタ14の出力は減算回路21へ供給され、そこで入
力映像信号と減粋され出力端子6より取り出される。
第10図は、本発明゛の第8実施例のブロック系統図を
示す。本実施例は記録系プリエンファシス回路のみから
なるエンファシス回路に本発明を適用した実施例である
。同図において第1図と同一構成部分には同一符号を付
し、その説明を省略する。入力端子24には記録映像信
号のみが入力される。デイエンファシス時にはこの回路
のもつプリエンファシス特性と相補的なデイエンファシ
ス特性を再生信号に付与しなければならない。
第11図は、本発明の第9実施例のブロック系統図を示
す。本実施例も記録系プリエンファシス回路のみからな
るエンファシス回路に本発明を適用した実施例である。
同図において第6図及び第10図と同一構成部分には同
一符号を付し、その説明を省略する。入力−子24には
記録映像信号のみが入力される。このプリエンファシス
回路を経て記録された信号を再生する際には、このプリ
エンファシス回路のプリエンファシス特性と相補的デイ
エンファシス特性をもったデイエンファシス回路を通さ
なければ正常な画面を得ることはできない。
第12図は本発明の第10実施例のブ[1ツク系統図を
示す。本実施例は再生系デイエンファシス回路のみから
なるエンファシス回路に本発明を適用した実施例である
。同図において第5図と同一構成部分には同一符号を付
し、その説明を省略する。入力端子25には再生映像信
号のみが入力され、デイエンファシス特性を付与された
信号が出力端子5から取り出される。
第13図は本発明の第11実施例のブロック系統図を示
す。本実施例も再生系デイエンファシス回路のみからな
るエンファシス回路に本発、明を適用した実施例である
。同図において第2図及び第12図と同一構成部分には
同一符号を付し、その説明を省略する。本実施例では第
5図に示した第3実施例と同様に非線形回路を二つ設け
ていることから、この回路を相補的なプリエンフアシス
回路によって波形欠損の少ない信号として記録された信
号を、そのまま再生できる。また大振幅入力時に生じる
ノイズの残留時間を減らすことができる。
なお上記第1〜11実施例において、係数回路が一つだ
けの場合にはその係数回路23の出力側に、また係数回
路が二つある場合には第2の係数回路13の出力側に、
夫々低域フィルタ(LPF)を設けであるが、低域フィ
ルタを設ける位置としては、エンファシス吊に115を
与え(する、時定数回路2.18から上記係数回路23
の出力側までの間、または時定数回路2.18から上記
第2の、係数回路13の出力側までの間であれば、上記
実施例と同様の効果が得られる。
発明の効果 上述の如く本発明によれば、エンファシス吊の設定に係
る場所に低域フィルタを設けることにより、輝度信号の
高周波領域でのエンファシスmを大ぎくしても、FMR
度信号がf側波帯で低域変換搬送色信号の周波数と重な
る部分のパワーを従来に比し抑えることができることか
ら、FM輝度信号が色信号に与える影響を軽減すること
ができ、上記低域フィルタを設けることにより不要な発
振を防止することができる。また時定数回路の時定数を
所定の範囲内の値に設定することによって、従来ランダ
ムノイズに対しては良好に対処し得るが、インパルスノ
イズに対しては横引きノイズが発生するという欠点があ
った帰還形エンファシス回路に対して、インパルスノイ
ズの入来詩にも横引きノイズを低減し得、かつランダム
ノイズに対しても良好に対処し得ることから、総合的な
画質を向上でさるという特長を有する。
【図面の簡単な説明】
第1図は本発明回路の第1実施例のブロック系統図、第
2図は低域フィルタの周波数特性図、第3図は本発明に
よるプリエンファシス特性図、第4図乃至第13図゛は
夫々本発明の第2乃至第10実施例のブロック系統図、
第14図、第17図及び第22図は夫々従来回路の各間
のブロック系統図、第15図、第18図、第20図及び
第21図(ま夫々従来回路における信号の波形図、第1
6図。 第19図は夫々従来回路の周波数特性図である。 1.8.24.25・・・入力端子、2.7.18・・
・時定数回路、3・・・リミッタ、4,12.13゜2
3・・・係数回路、5.8.9.21・・・減算回路、
6.16・・・出力端子、10.15・・・加粋回路、
11.19.20・・・非線形回路、14・・・低域フ
ィルタ、17.22・・・スイッチ。 特許出願人 日本ビクター株式会社 PB:ON 慴3図 第10図 第11図 tls 14図 第15図   ′     第[61 第18図 □ω 第20図        第21図

Claims (4)

    【特許請求の範囲】
  1. (1)入力映像信号が、第1の演算回路を通して時定数
    回路に供給され、その後非線形回路によつて非線形特性
    を付与され、第1の係数回路を介して上記第1の演算回
    路に供給されるフィードバックループを少なくとも有し
    、エンファシス量に係る第2の係数回路に上記フィード
    バックループから分岐した信号を直接、または上記非線
    形回路とは異なる非線形回路を介して供給し、該第2の
    係数回路の出力信号を第2の演算回路により、該入力映
    像信号と演算して、これより出力映像信号として取り出
    す構成のエンファシス回路であつて、上記時定数回路の
    時定数をTs、上記エンファシス回路のエンファシス量
    をX、ノイズ低減効果が始まる周波数に対応した時定数
    をTとしたとき T>Ts>T/(X+1) と設定するとともに該時定数回路の出力から該第2の係
    数回路の出力までのいずれかの場所に、前記入力映像信
    号の高周波領域でのエンファシス量を抑えるための低減
    フィルタを設けたことを特徴とするエンファシス回路。
  2. (2)入力映像信号が第1及び第2の演算回路を順次に
    通して時定数回路に供給され、その後非線形回路によつ
    て非線形特性を付与され、第1の係数回路を介して該第
    2の演算回路に供給されるフィードバックループを少な
    くとも有し、エンファシス量に係る第2の係数回路に上
    記フィードバックループから分岐した信号を直接に、ま
    たは上記非線形回路とは異なる非線形回路を介して供給
    し、該第2の係数回路の出力信号を第3の演算回路によ
    り該入力映像信号と演算すると共に、該第2の係数回路
    の出力信号をスイッチを介して該第1の演算回路に供給
    し、該入力映像信号と演算し、該スイッチが開成してい
    る場合は、該第3の演算回路より第1のエンファシス特
    性が付与された出力映像信号を取り出し、該スイッチが
    閉成している場合は、該第1の演算回路より該第1のエ
    ンファシス特性と相補的な第2のエンファシス特性が付
    与された出力映像信号を取り出す構成のエンファシス回
    路であって、上記時定数回路の時定数をTs、上記エン
    ファシス回路のエンファシス量をX、ノイズ低減効果が
    始まる周波数に対応した時定数をTとしたとき T>Ts>T/(X+1) と設定するとともに、該時定数回路の出力から該第2の
    係数回路の出力までのいずれかの場所に、前記入力映像
    信号の高周波領域でのエンファシス量を抑えるための低
    域フィルタを設けたことを特徴とするエンファシス回路
  3. (3)入力映像信号が演算回路を通して時定数回路へ供
    給され、その後非線形回路によつて非線形特性を付与さ
    れ、係数回路を介して上記演算回路に供給されるフィー
    ドバックループを有し、上記演算回路の出力側より出力
    映像信号として取り出す構成のエンファシス回路であつ
    て、上記時定数回路の時定数をTs、上記エンファシス
    回路のエンファシス量をX、ノイズ低減効果が始まる周
    波数に対応した時定数をTとしたとき T>Ts>T/(X+1) と設定するとともに、該時定数回路の出力から上記係数
    回路の出力までのいずれかの場所に、前記入力映像信号
    の高周波領域でのエンファシス量を抑えるための低域フ
    ィルタを設けたことを特徴とするエンファシス回路。
  4. (4)入力映像信号が第1及び第2の演算回路を順次に
    通して時定数回路へ供給され、その後非線形回路によつ
    て非線形特性を付与され、係数回路を介して該第2の演
    算回路に供給されるフィードバックループを有すると共
    に、該第1の演算回路へ、上記フィードバックループの
    該係数回路の出力側から分岐した信号をスイッチを介し
    て供給し、該スイッチが開成している場合は、該第2の
    演算回路より第1のエンファシス特性が付与された出力
    映像信号を取り出し、該スイッチが閉成している場合は
    、該第1の演算回路より、該第1のエンファシス特性と
    相補的な第2のエンファシス特性が付与された出力映像
    信号を取り出す構成のエンファシス回路であつて、上記
    時定数回路の時定数をTs、該エンファシス回路のエン
    ファシス量をX、ノイズ低減効果が始まる周波数に対応
    した時定数をTとしたとき T>Ts>T/(X+1) と設定するとともに、該フィードバックループ中、該時
    定数回路の出力と上記分岐点の間のいずれかの場所に、
    前記入力映像信号の高周波領域でのエンファシス量を抑
    えるための低域フィルタを設けたことを特徴とするエン
    ファシス回路。
JP62155128A 1987-05-22 1987-06-22 エンファシス回路 Expired - Lifetime JPH0711898B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP62155128A JPH0711898B2 (ja) 1987-06-22 1987-06-22 エンファシス回路
US07/195,585 US4860105A (en) 1987-05-22 1988-05-18 Noise Reducing circuit of a video signal
DE88304624T DE3879758T2 (de) 1987-05-22 1988-05-20 Schaltung zum Reduzieren des Geräusches eines Videosignals.
EP88304624A EP0292324B1 (en) 1987-05-22 1988-05-20 Noise reduction circuit of a video signal
DE198888304624T DE292324T1 (de) 1987-05-22 1988-05-20 Schaltung zum reduzieren des geraeusches eines videosignals.
KR1019880006013A KR920001004B1 (ko) 1987-05-22 1988-05-21 엠퍼시스 회로
US07/209,650 US4864404A (en) 1987-05-22 1988-06-21 Noise reduction circuit of a video signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62155128A JPH0711898B2 (ja) 1987-06-22 1987-06-22 エンファシス回路

Publications (3)

Publication Number Publication Date
JPS641158A JPS641158A (en) 1989-01-05
JPH011158A true JPH011158A (ja) 1989-01-05
JPH0711898B2 JPH0711898B2 (ja) 1995-02-08

Family

ID=15599167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62155128A Expired - Lifetime JPH0711898B2 (ja) 1987-05-22 1987-06-22 エンファシス回路

Country Status (1)

Country Link
JP (1) JPH0711898B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02143696A (ja) * 1988-11-25 1990-06-01 Matsushita Electric Ind Co Ltd ノンリニアエンファシス回路とノンリニアディエンファシス回路

Similar Documents

Publication Publication Date Title
JPS6030296A (ja) 映像信号記録装置及び映像信号記録再生装置
JPH0253997B2 (ja)
JPH026271B2 (ja)
JPH0115229B2 (ja)
KR920010187B1 (ko) 자기 재생장치
KR100188460B1 (ko) 영상신호 기록재생 장치를 위한 잡음감소회로
JPH011158A (ja) エンファシス回路
JPH0711898B2 (ja) エンファシス回路
JPH026710Y2 (ja)
JPH0221200B2 (ja)
JPH0233434Y2 (ja)
JPH0797870B2 (ja) 映像信号記録再生装置の輝度信号処理装置
JP2533107B2 (ja) 再生fm信号のリミツタ処理回路
JP2535826B2 (ja) ノイズキャンセル回路
JP2564987B2 (ja) 映像信号処理回路
JPH0153831B2 (ja)
JPH0438196B2 (ja)
JPS62183057A (ja) 磁気記録装置
JPH0117636B2 (ja)
JPH0799863B2 (ja) 雑音低減回路
JPS6070884A (ja) エツジノイズ抑圧回路
JPH0153832B2 (ja)
JPH01198879A (ja) ノイズリダクシヨン装置
JPH03230371A (ja) Fm変調輝度信号処理回路
JPH0591473A (ja) 反転防止回路