JPH04153952A - 位相直線形ノンリニアエンファシス回路並びに位相直線形ノンリニアディエンファシス回路 - Google Patents

位相直線形ノンリニアエンファシス回路並びに位相直線形ノンリニアディエンファシス回路

Info

Publication number
JPH04153952A
JPH04153952A JP2189074A JP18907490A JPH04153952A JP H04153952 A JPH04153952 A JP H04153952A JP 2189074 A JP2189074 A JP 2189074A JP 18907490 A JP18907490 A JP 18907490A JP H04153952 A JPH04153952 A JP H04153952A
Authority
JP
Japan
Prior art keywords
circuit
nonlinear
emphasis
signal
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2189074A
Other languages
English (en)
Inventor
Kohei Suzuki
康平 鈴木
Masahiro Honjo
本城 正博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2189074A priority Critical patent/JPH04153952A/ja
Publication of JPH04153952A publication Critical patent/JPH04153952A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は映像記号を記録再生するVTRまたはディスク
等の映像信号記録再生装置に関するものである。
従来の技術 非線形エンファシス回路及び非線形デイエンファシス回
路はFM変復調系に於ける反転現像を防ぎ、中高域のS
/N比を改善するために、家庭用VTR等に広く導入さ
れている。(例えばNHKホームビデオ技術p100〜
102二日本放送協会編)また、位相直線エンファシス
及び位相直線デイエンファシスはエンファシス後のクリ
ップによる、輪郭部波形の劣化を最小限にとどめる手段
として知られている。(例えば特開昭53〜13181
4号公報:位相直線形エンファシス回路) 第3図は位相直線形エンファシス回路のブロック図、第
4図は位相直線形デイエンファシス回路のブロック図で
ある。
位相直線形エンファシス回路に於いては、第3図で入力
端子19に供給された輝度信号syは、まず2系統に分
けられ、一方は遅延回路20へ地方はトランスバーサル
形ハイパスフィルター21へ供給される。トランスバー
サル形ハイパスフィルター21は入力信号SyO高周波
成分を抽出するもので、その位相特性は平坦である。こ
のトランスバーサル形ハイパスフィルター21の出力信
号Sy2は加算量調整回路22へ供給され、所望のエン
ファシス量に応じてSy2を一定倍率だけ増幅または減
衰される。加算量調整回路22の出力信号Sy3は遅延
回路20を経た信号Sylに加算器23によって加算さ
れ、エンファシスされた信号Sy4となり、出力端子2
4から取り出される。遅延回路20は信号SylとSy
3の時間差が生じないようにするものである。 位相直
線形デイエンファシス回路に於いては、第4図で入力端
子25に供給されたエンファシスされた輝度信号SV4
は、まず2系統に分けられ、一方は遅延回路26へ、地
方はトランスバーサル形ハイパスフィルター27へ供給
される。トランスバーサル形ハイパスフィルター27は
入力信号Sy4の高周波成分を抽出するもので、その位
相特性は平坦である。このトランスバーサル形ハイパス
フィルター27の出力信号Sy6は反転・加算量調整回
路28へ供給され、所望のデイエンファシス量に応じて
Sy6を反転して一定倍率だけ増幅または減衰される。
反転・加算量調整回路2Bの出力信号Sy7は遅延回路
26を経た信号Sy5に加算器29によって加算され、
デイエンファシスされて元の輝度信号Syが出力端子3
0から取り出される。遅延回路26は信号Sy5とSy
7の時間差が生じないようにするものである。
発明が解決しようとする課題 VTR等の様に、信号をFM信号として伝送する装置に
於いては、復調信号に含まれるノイズを抑圧するため、
予め被FM信号の高域成分を強調し、復調後に高域成分
と共にノイズをも抑圧してS/Nを改善するエンファシ
ス方式を導入するのが一般的である。そして、このエン
ファシス方式には、従来よく用いられてきたCR形に加
えて位相直線形がある。
そしてCR形エンファシスされた信号はエッヂの後ろに
のみシュートが付加された波形となる。
ところでVTRに於いては、シュートの量が大きくなる
と、これに対するFM信号の瞬時周波数が極めて高(な
るので、記録再生過程に於ける高周波出力低下特性によ
って、高周波成分の再生レベルが低下し、反転現象が発
生する。これを防止するためFM変調器にはクリップ回
路を設けて、周波数偏移を制限している。ところがその
結果、エッヂ部がクリップ回路によって制限されると、
復調後のエッヂ部波形が劣化するという問題点がある。
このCR形の欠点は、エッヂの後ろにのみシュートが付
加されることによって、クリップされる確率が増し、更
に復調後の波形劣化がエッヂ後部に限定されることであ
る。
そこで、周波数軸でフラットな遅延特性を有する位相直
線形エンファシスならば、エッヂの前後にシュートが付
加された形となり、そのピークはCR形と比較すると前
後に半分ずつ分散された形となる。従って、クリップさ
れる確率が減ると共に、クリップされた場合に於いても
復調後の波形劣化がエッヂの前後に分散されるので、実
際及び視覚上の画質劣化を最小限にとどめる事ができる
上記のように、位相直線形エンファシスの効果は大きく
、このような位相直線フィルターにはトランスバーサル
形フィルターがよく知られている。
ところが、トランスバーサル形フィルターで所望のエン
ファシス特性及びその逆特性のデイエンファシス特性を
実現しようとすると、タップ数が増加して、回路規模が
大きくなると共に信号処理も複雑となり、更にはコスト
アップも免れない、という問題点があり、またタップ数
を減らしてエンファシス及びデイエンファシス特性を近
似すると、総合特性においてリップルが発生して画質劣
化を生じるという問題点があった。故に位相直線エンフ
ァシスにトランスバーサル形フィルターを用いるのは困
難であった。
本発明は、微小振幅領域でリップルが発生しても視覚上
殆ど影響がない事を利用して、トランスバーサル形フィ
ルターで構成された位相直線エンファシスに非線形回路
を用いてノンリニアエンファシスとすることによって、
小タップのトランスバーサル形フィルターで構成するこ
とを可能とした位相直線形ノンリニアエンファシス回路
及び位相直線形ノンリニアディエンファシス回路を提供
するものである。
課題を解決するための手段 本発明は、入力信号の高周波成分を取り出すトランスバ
ーサル形ハイパスフィルターと、その高周波成分の振幅
を制限する非線形回路と、前記トランスバーサル形ハイ
パスフィルターと前記非線形回路とで発生する遅延量と
ほぼ同じ遅延量を持つ遅延回路を経た入力信号に非線形
回路出力を加える加算回路を有する様に構成した位相直
線形ノンリニアエンファシス回路。
また他の発明は、入力信号の高周波成分を取り出ストラ
ンスバーサル形ハイパスフィルタート、その高周波成分
の振幅を制限する非線形回路と、前記トランスバーサル
形ハイパスフィルターと前記非線形回路とで発生する遅
延量とほぼ同じ遅延量を持つ遅延回路を経た入力信号か
ら非線形回路出力を減じる減算回路を有する様に構成し
た位相直線形ノンリニアディエンファシス回路。
作用 本発明は、微小振幅領域でリップルが発生しても視覚上
殆ど影響がない事を利用して、トランスバーサル形フィ
ルターで構成された位相直線エンファシスに非線形回路
を用いてノンリニアエンファシスとすることによって、
小タップのトランスバーサル形フィルターで位相直線形
ノンリニアエンファシス回路及び位相直線形ノンリニア
ディエンファシス回路を構成することを可能としたもの
で、その効果は大きい。
実施例 第1図は本発明の一実施例に於けるブロック図である。
第1図で、入力端子1に供給された高品位テレビジョン
信号の輝度信号Syは、まず2系統に分けられ、一方は
遅延回路2へ、他方はトランスバーサル形ハイパスフィ
ルター3へ供給される。トランスバーサル形ハイパスフ
ィルター3は、入力信号SyO高周波成分を抽出するも
ので、その位相特性は平坦である。このハイパスフィル
ター出力Sybは増幅器4へ供給され、高周波成分が増
幅された信号Sycとなり、その後リミッタ5で振幅制
限される。増幅器4はリミッタレベルを設定するもので
ある。リミッタ5の出力信号Sydは、加算量調整回路
6に供給される。加算量調整回路6は、所望のエンファ
シス量に応じてリミッタ5の出力信号5yciを一定倍
率だけ増幅または減衰する回路である。加算量調整回路
6の出力信号Syeは、遅延回路2を経た信号Syaに
加算器7によって加算される。遅延回路2は、信号Sy
eとSyaの時間差が生じないようにするものである。
加算器7の出力Syfは、記録系映像信号処理回路8に
供給される。記録系映像信号処理回路8は、入力信号s
yfをFM変調すると共に記録に最適な信号に処理する
回路である。記録系映像信号処理回路8から出力された
記録信号sygは、回転ヘッド9によってテープ10に
記録される。
第2図は本発明の一実施例に於けるブロック図である。
第2図の回転ヘッド9によりテープ10から再生された
信号sygは再生系映像信号処理回路11へ供給される
。再生系映像信号処理口1111は、再生信号sygを
FM復調すると共に、記録系映像信号処理前の輝度信号
syfを得るに最適な処理を行う回路である。再生系映
像信号処理口illの出力信号Syfは、ここで2系統
に分かれ、一方は遅延回路12へ、他方はトランスバー
サル形ハイパスフィルター13へ供給される。ハイパス
フィルター13は、入力信号syrの高周波成分を抽出
するもので、その位相特性は平坦である。このハイパス
フィルター出力Syiは反転増幅回路14へ供給され、
高周波成分が反転増幅された信号Syjとなり、その後
リミッタ15で振幅制限される。反転増幅回路14はリ
ミッタレベルを設定するものである。リミッタ15の出
力信号sykは、加算量調整回路16に供給される。加
算量調整回路16は、所望のデイエンファシス量に応じ
てリミッタ15の出力信号Sykを一定倍率だけ増幅ま
たは減衰する回路である。加算量調整口ll116の出
力信号sy1は、遅延回路12を経た信号syhに加算
器17によって加算され、元の輝度信号syとなり出力
端子18から取り出される。遅延回路12は、信号sy
hとSylの時間差が生じないようにするものである。
尚、本構成はアナログ、ディジタル両方式に於て有効で
ある。
また、トランスバーサル形フィルターの中心タップ出力
から非線形回路出力を加減算することによって遅延回路
の遅延量を減じることができる。
また、実施例で述べたトランスバーサル形フィルターを
構成する遅延素子の遅延時間を、1または2水平走査時
間或は1または2フィールドとすることにより、垂直或
は時間方向の位相直線形ノンリニアエンファシス回路並
びに位相直線形ノンリニアディエンファシス回路とする
事も容易に可能であり、この場合垂直方向及び時間方向
でのノイズ低減効果を本発明により実現できることにな
る。
発明の詳細 な説明したように本発明によれば、微小振幅領域でリッ
プルが発生しても視覚上殆ど影響がない事を利用して、
トランスバーサル形フィルターで構成された位相直線エ
ンファシスに非線形回路を用いてノンリニアエンファシ
スとすることによって、小タップのトランスバーサル形
フィルターで位相直線形ノンリニアエンファシス回路及
び位相直線形ノンリニアディエンファシス回路を構成す
ることを可能としたもので、その効果は大きい。
【図面の簡単な説明】
第1図、第2図は本発明に於ける一実施例のブロック図
、第3図は位相直線形エンファシス回路の従来例に於け
るブロック図、第4図は位相直線形デイエンファシス回
路の従来例に於けるブロック図である。 2、12.20.26・・・・・・遅延回路、3.13
.21.27・・・・・・トランスバーサル形ハイパス
フィルター、4・・・・・・増幅器、5.15・・・・
・・リミッタ、6.16.22・・・・・・加算量調整
回路、7.1?、 23.29・・・・・・加算器、8
・・・・・・記録系映像信号処理回路、9・・・・・・
回転ヘッド、10・・・・・・テープ、11・・・・・
・再生系映像信号処理回路、14・・・・・・反転増幅
器、28・・・・・・反転加算量調整回路。

Claims (8)

    【特許請求の範囲】
  1. (1)入力信号の高周波成分を取り出すトランスバーサ
    ル形ハイパスフィルターと、その高周波成分の振幅を制
    限する非線形回路と、前記トランスバーサル形ハイパス
    フィルターと前記非線形回路とで発生する遅延量とほぼ
    同じ遅延量を持つ遅延回路を経た入力信号に非線形回路
    出力を加える加算回路を有することを特徴とする位相直
    線形ノンリニアエンファシス回路。
  2. (2)入力信号の高周波成分を取り出すトランスバーサ
    ル形ハイパスフィルターと、その高周波成分の振幅を制
    限する非線形回路と、前記トランスバーサル形ハイパス
    フィルターと前記非線形回路とで発生する遅延量とほぼ
    同じ遅延量を持つ遅延回路を経た入力信号から非線形回
    路出力を減じる減算回路を有することを特徴とする位相
    直線形ノンリニアディエンファシス回路。
  3. (3)トランスバーサル形ハイパスフィルターを構成す
    る遅延素子が1または2水平走査時間の遅延時間を有す
    ることを特徴とする請求項(1)記載の位相直線形ノン
    リニアエンファシス回路。
  4. (4)トランスバーサル形ハイパスフィルターを構成す
    る遅延素子が1または2水平走査時間の遅延時間を有す
    ることを特徴とする請求項(2)記載の位相直線形ノン
    リニアディエンファシス回路。
  5. (5)トランスバーサル形ハイパスフィルターを構成す
    る遅延素子が1または2フィールドの遅延時間を有する
    ことを特徴とする請求項(1)記載の位相直線形ノンリ
    ニアエンファシス回路。
  6. (6)トランスバーサル形ハイパスフィルターを構成す
    る遅延素子が1または2フィールドの遅延時間を有する
    ことを特徴とする請求項(2)記載の位相直線形ノンリ
    ニアディエンファシス回路。
  7. (7)非線形回路と加算回路の間に加算量調整回路を挿
    入することを特徴とする請求項(1)、(3)または(
    5)のいずれかに記載の位相直線形ノンリニアエンファ
    シス回路。
  8. (8)非線形回路と減算回路の間に減算量調整回路を挿
    入することを特徴とする請求項(2)、(4)または(
    6)のいずれかに記載の位相直線形ノンリニアディエン
    ファシス回路。
JP2189074A 1990-07-16 1990-07-16 位相直線形ノンリニアエンファシス回路並びに位相直線形ノンリニアディエンファシス回路 Pending JPH04153952A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2189074A JPH04153952A (ja) 1990-07-16 1990-07-16 位相直線形ノンリニアエンファシス回路並びに位相直線形ノンリニアディエンファシス回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2189074A JPH04153952A (ja) 1990-07-16 1990-07-16 位相直線形ノンリニアエンファシス回路並びに位相直線形ノンリニアディエンファシス回路

Publications (1)

Publication Number Publication Date
JPH04153952A true JPH04153952A (ja) 1992-05-27

Family

ID=16234872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2189074A Pending JPH04153952A (ja) 1990-07-16 1990-07-16 位相直線形ノンリニアエンファシス回路並びに位相直線形ノンリニアディエンファシス回路

Country Status (1)

Country Link
JP (1) JPH04153952A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105243041A (zh) * 2015-09-30 2016-01-13 英特格灵芯片(天津)有限公司 一种前馈均衡预加重电路及处理方法,usb驱动器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105243041A (zh) * 2015-09-30 2016-01-13 英特格灵芯片(天津)有限公司 一种前馈均衡预加重电路及处理方法,usb驱动器

Similar Documents

Publication Publication Date Title
KR890001903B1 (ko) 영상신호의 잡음 저감회로
JPS6030285A (ja) 映像信号記録再生装置
JPH0810533B2 (ja) 磁気再生装置
JPH04153952A (ja) 位相直線形ノンリニアエンファシス回路並びに位相直線形ノンリニアディエンファシス回路
JPS6146682A (ja) 磁気記録再生装置
JPH0515357B2 (ja)
JPS5897114A (ja) ノンリニアエンフアシス回路
JPH05292455A (ja) 映像信号記録再生装置
JPH04145784A (ja) 非線形エンファシス回路と非線形ディエンファシス回路
JP2535826B2 (ja) ノイズキャンセル回路
JP2545373B2 (ja) ノイズキヤンセル回路
KR0126399B1 (ko) 고해상도 모드 재생시 휘도신호의 노이즈 제거회로
JPS62252282A (ja) ノイズ除去回路
JPS62135079A (ja) 輝度信号処理回路
JPH09200699A (ja) Fm信号処理回路
JP2901114B2 (ja) 磁気記録再生装置
KR910002937B1 (ko) 반송색신호의 화질 개선회로
JPH02239778A (ja) 雑音軽減回路
JPH0627023Y2 (ja) ノイズ低減回路
JPS6015864A (ja) 磁気記録再生装置の記録信号処理回路
JPS61204866A (ja) 映像信号処理回路
JPH01220585A (ja) ビデオ信号処理装置
JPS62196987A (ja) 映像信号処理回路
JPH05145891A (ja) 画像信号処理装置
JPS5810904B2 (ja) エイゾウシンゴウノザツオンジヨキヨホウシキ