JPH0470040A - インターフェースバス拡張装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、互いに離れた場所に位置しているインターフ
ェースバスを相互接続し、論理的に一つのインターフェ
ースバスを構成できるように作られたインターフェース
バス拡張装置に関する。

〔発明の概要〕

本発明は、インターフェースバス拡張装置において、イ
ンターフェースバス拡張装置間で交換するデータフレー
ムは、インターフェースバス上の信号を所定の周期でレ
ベル検出して得られたデータ部と、前記サンプリングで
は検出できないパルス性の信号をエッヂ検出して得られ
たデータ部とから少なくとも構成されており、このデー
タフレームを所定の周期で連続的に発生・送出させるこ
とにより、インターフェースバス上の信号がレベル信号
だけでなく、パルス性の信号も確実に検出し伝送するこ
とができるようにしたものである。

〔従来の技術〕

コンピュータ等とディスク装置や他の周辺装置などの機
器とを接続するインターフェースバスは、はとんどがそ
のバス長に関する制限が厳しいものとなっている。その
ため、バス長を延長するために、第５図（ａｌに示すよ
うなインターフェースバス拡張装置を使用することがあ
る。同図において、離れた位置にあるインターフェース
バス５００ａと５００ｂとをシリアル回路５０２を介し
てインターフェースバス拡張装置５０１ａと５０１ｂと
で相互接続することにより、二つのバスを論理的に一つ
のハスと見なせるような形で結合している。

従来のインターフェースバス拡張装置は、ハス上の各信
号ラインを一定のサンプリングパルスによりレベル検出
して取り込み、それを１フレームとして連続的に送信し
ていた。第５図ｆｂ）は、その動作内容を示すタイミン
グチャートで、ハス上の信号を周期Ｔのサンプリングパ
ルスにより取り込み、パラレルなサンプリングデータを
得たのち、そのデータをサンプリングパルスからやや位
相の遅れたコートパルスによりシフトレジスタにロード
してＩ＋１次シリアルデータに変換し、同期ビットＦを
付加して、１フレームを構成した上で出力している。

〔発明が解決しようとする課題〕

このような方法では、バス上の原データがサンプリング
パルスにかからずに変化するような短いパルス性のデー
タであった場合には、検出は不可能であり、インターフ
ェースバス拡張装置としては問題があった。

そのため従来のものでは、パルス性の信号が発生するイ
ンターフェースバスに対応することはできないという問
題があった。

〔課題を解決するための手段〕

本発明は上記問題点を解決するために、インターフェー
スバス拡張装置において、一定のサンプリング周期でレ
ベル検出して得られたハス信号とエッヂ検出により得ら
れたバス信号とをデータフレーム中に挿入し、このデー
タフレームを前記サンプリング周期と同し周期で連続的
に送出するようにしている。

〔作　用〕

以上の手段により複数のインターフェースバス拡張装置
間で交換されるデータフレーム中に、レベル検出による
信号とエッヂ検出による信号とが含まれているため、パ
ルス性の信号でもレベル検出されていなくても確実に検
出・伝送することが可能となる。

〔実施例〕

次に本発明の実施例について、図面を参照しながら説明
する。

第１１１１Ｊは本発明の一実施例を示す図である。図に
おいて、インターフェースバス拡張装置１０１ａ１０１
　ｂはそれぞれインターフェースバス１００ａ、１００
ｂに接続され、相互間をンリアル回路、１０２によって
接続している。ハスからの信号はハストランンーハ１０
３を経由して、レベル検出回路１０４とエッヂ検出回路
１０５とへ入力されている。レベル検出回１１０４では
タイミング発生回路１１２で作られたサンプリングパル
ス＜ｓ　Ｐ）に同期してハス信号を取り込んでいる。一
方エノヂ検出回路１０５では、バス信号のエッヂを検出
し、ＳＰに同期して検出結果を出力している。この際、
検出結果を１フレームにのみ反映させるようにしている
。パラレル／シリアル変換回路１０８ではレベル検出回
路１０４及びエッヂ検出回Ｅ−１０５からのパラレル信
号をＳＰに対し位相の遅れたロードパルス（ＬＰ）によ
って取り込み、フレーム同期ビットを付加した上で送信
クロック（ＴＣＫ）に同期してシリアルデータ（Ｓ　Ｄ
）を出力する。送信図８１１０ではＳＤにマンチェスタ
符号に代表されるヘースド符号化方式に基づいて符号変
換し、シリアル回路１０２に出力している。ここで、ソ
リアル回路１０２に光ファイバを使用する場合、送信回
路１１０には電気／光変換部が含まれていることになる
。

一方、シリアル回路１０２から人力したデータは受信回
路１１１によりシリアルデータ（ＲＤ）、受信クロック
（ＲＣＫ）、及びフレーム同期パルス（Ｆ　Ｐ）に分解
される。ＲＤはソリアル／パラレル変換回路１０９でＲ
ＣＫに同期した形でパラレルデータに変換された上で、
レベル信号が挿入されているデータ部分はレベル出力回
路１０６へ、工。

ヂ信号が挿入されているデータ部分はパルス出力回路１
０７へ、それぞれ出力する。レベル出力回路１０６では
、人力したデータをＦＰによって取り込み、その結果を
出力する。パルス出力回路１０７では、入力したデータ
をＦＰによって取り込みパルス出力するが、エッヂ検出
回路１０５ではエッヂ検出した結果を１フレ一ム分のみ
に反映（出力）させているので、入力信号をそのまま出
力することにより、最大１フレーム長のパルス出力が可
能となる。ここでパルス幅が予め定まっている場合には
、パルス出力回路１０７にモノステーフルマルチハイブ
レーク等の回路を用いることにより、所定のパルス幅を
持ったパルス出力が可能となる。

レベル出力回路１０６及びパルス出力回路１０７からの
出力データはハストランンーハ１０３を通してインター
フェースバス１００ａ上に出力される。

次にタイミングチャートを用いて本発明の実施例の動作
内容を説明する。第２図はインターフェースバスからの
入力データをシリアルに変換して出力する部分のタイミ
ングチャートを示しており、第３図はシリアル入力から
のデータをインターフェースバスへ出力する部分のタイ
ミングチャートを示している。

第２図において、インターフェースバスからの入力（図
では３人力）ＩＮＩ、ＩＮ２．ＩＮ３をサンプリングパ
ルス（Ｓ　Ｐ）に同期したレベル検出回路１０４で検出
して得たデータＬＩＮＩ、ＬＩＮ２．ＬＩＮ３とエッヂ
検出回路１０５で検出して得たデータＰＩＮ１．ＰＩＮ
２．ＰＩＮ３とを、ＳＰからやや位相の遅れたロードパ
ルス（ＬＰ）にて取り込み、シリアル出力データフォー
マ、トに従ってシリアル出力データが作られている。こ
こてはＩＮＩ及びＩＮ２はレベル信号が、またＩＮ３は
パルス信号がそれぞれ予め発生するものとわかっている
ケースを示している。ｆＮ３はＳＰでは検出できないが
、予めパルス信号が発生するものとしているために、そ
のエッヂで信号検出され、結果は次のフレームに反映さ
れるように構成されている。

第３図においては、シリアル入力データフォーマントに
従ったシリアル入力データ（第２図のシリアル出力デー
タを入力したものとしている）からフレームパルス（Ｆ
　Ｐ）に同期した、レベル出力回路１０６へ入力される
データＬＯＵＴ１．．ＬＯｔＪＴ２．ＬＯ１ＪＴ３とパ
ルス出力回路１０７へ入力されるデータＰＯＵＴＩ、Ｐ
ＯＵＴ２．ＰＯＵＴ３とが作られており、これからイン
ターフェースバスへ出力されるデータ０ＵＴ１．０ＵＴ
２．０ＵＴ３が示されている。ここでパルス信号を示す
データＰＯＵＴ３は第２図で示したように１フレ一ム分
存在しているが、パルス出力回路１０７にて所定のパル
ス幅として出力している。

以上説明したきたように、ハス上の信号を一定のサンプ
リング周期で検出するだけでなく、サンプリングの周期
にかからないパルス信号をエッヂ検出しているため、ど
のようなタイプの信号であっても確実に検出し伝送する
ことができる。なお、これまではレベル信号の発生する
ハス信号とパルス信号の発生するハス信号とは別々であ
るとの前提のうちに説明をしてきたが、ハスラインにお
いてレベル信号とパルス信号が混合して出現する可能性
のあるものに対してはエッヂ検出回路を第４図のような
回路とすることで充分対応できる。第４図（ａｌ、　（
′ｂ＋はそれぞれエッヂ検出回路の一例を示す回路図、
及びその動作を示すタイミングチャートである。インタ
ーフェースバス上の任意の信号について、原信号ＩＮｉ
とレベル検出回路１０４からのレベル信号ＬＩＮｉを入
力としている。第１ＯＦＦ（フリップフロップ）４１は
クロック入力に接続された原信号ＩＮｉの立ち上がりエ
ッヂによりセントされ、その出力Ｑ、とＩＮｉとを入力
としたゲート４２で第２のＦＦ４３のデータ入力を得て
いる。第２ＯＦＦ４３と第３のＦＦ４４はカスケード接
続されサンプリングパルス（ＳＰ）を共通り口７り入力
としている。第２ＯＦＦ４３のΩ、比出力エッヂ検出回
路としての出力信号ＰＴＮｉとなっている。レベル検出
回路からの信号ＬＪＮｉ及び第３のＦＦ比出力、を入力
としたＯＲゲート４０はその出力が第１のＦＦ４１のリ
セット人力（Ｒ）に接続されている。

入力信号ＩＮｉによって第１のＦＦ４１がエッヂトリガ
ーされるが、ＩＮｉがレベル信号としてレベル検出回路
１０４で検出されたときにはエッヂ検出回路１０５とし
て出力する必要はないため、第１のＦＦ４１はＯＲゲー
ト４０によりリセットされる。

ＩＮｉがレベル信号として放出されなかったときには、
ＩＮｉがローとなった時点でエッヂトリガーで出力され
たＱＡがゲート４２でスルーされ、サンプリングパルス
（Ｓ　Ｐ）により第２のＦＦ４３に取り込まれる。第２
及び第３のＦＦによってエッヂ検出された後の１フレ一
ム分の信号ＰｒＮｉが作られるとともに、次の入力に備
えて第１のＦＦ４１をリセットするようになっている。

このような構成によって、原信号がレベル信号やパルス
信号であっても確実に検出できるわけである。

〔発明の効果〕

以上のように本発明によれば、インターフェースバス上
の信号がレベル性のものだけでなく、パルス性のものも
確実に検出し、送信することができるようになるため、
複数のインターフェースバスを相互接続し、論理的に一
つのインターフェースバスと見なせるようなインターフ
ェースバス拡張装置を構成することができるようになる
。

【図面の簡単な説明】

第１図は本発明のインターフェースバス拡張装置の一実
施例を示すブロック図、第２図は本発明の詳細な説明す
るタイミングチャート、第３図は本発明の詳細な説明す
る他のタイミングチャート、第４図ｆａｔ、　（ｂｌは
それぞれ本発明のエッヂ検出回路（１０５）の−例を示
す回路図及びその動作を示すタイミングチャート、第５
図（ａｌ、　（ｂ）は従来のインターフェースバス拡張
装置の構成図とその動作内容を示すタイミングチャート
である。 インターフェースバス インターフェースバス拡張ＷＷ ノリアル回路 レベル検出回路 エッヂ検出回路 レベル出力回路 パルス出力回路 以 上

Claims (1)

1. 【特許請求の範囲】 互いに離れた場所に位置する複数のインターフェースバ
   スにそれぞれ接続され、相互間をシリアル回路にて接続
   することにより前記複数のインターフェースバスを結合
   させるインターフェースバス拡張装置において、 前記インターフェースバス上の信号を所定の周期で検出
   するレベル検出手段と、 前記インターフェースバス上の信号をエッヂ検出するエ
   ッヂ検出手段と、 前記レベル検出手段と前記エッヂ検出手段との出力をシ
   リアルデータに変換するパラレル／シリアル変換手段と
   、 前記パラレル／シリアル変換手段の出力を符号変換した
   後、前記シリアル回路に出力する送信手段と、 前記シリアル回路からのデータを入力し、分解する受信
   手段と、 前記受信手段によって分解された受信データのデータ部
   をレベル信号とエッヂ信号とのパラレルデータに変換す
   るシリアル／パラレル変換手段と、前記レベル信号のパ
   ラレルデータを取り込み、出力するレベル出力手段と、 前記エッヂ信号のパラレルデータを取り込み、パルス出
   力するパルス出力手段とを具備することを特徴とするイ
   ンターフェースバス拡張装置。