JP3727213B2 - 非同期パルス信号を同期パルス信号に変換する同期素子 - Google Patents
非同期パルス信号を同期パルス信号に変換する同期素子 Download PDFInfo
- Publication number
- JP3727213B2 JP3727213B2 JP2000024372A JP2000024372A JP3727213B2 JP 3727213 B2 JP3727213 B2 JP 3727213B2 JP 2000024372 A JP2000024372 A JP 2000024372A JP 2000024372 A JP2000024372 A JP 2000024372A JP 3727213 B2 JP3727213 B2 JP 3727213B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- flip
- flop
- output terminal
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Pulse Circuits (AREA)
- Communication Control (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は信号変換素子に関し、特に非同期パルス信号をクロック信号参考の同期パルス信号に変換する同期素子（synchronization element）に関する。
【０００２】
【従来の技術】
半導体技術の進歩に伴い、デジタル電気回路は徐々に複雑になってきている。例えば現在広く使用されているパーソナルコンピューターは、その処理速度と機能を高めるために、システムの各サブシステムは、それぞれ異なるクロック周波数を使用する。例えばＣＰＵ作動の外部周波数は６６ＭＨｚ或いは１００ＭＨｚで、ＰＣＩインターフェイスのオペレーティング周波数は３３ＭＨｚ或いは６６ＭＨｚ、或いはＰＣＩインターフェイスと連接したネットワークインターフェイスは１０ＭＨｚ或いは１００ＭＨｚの周波数である。そしてマルチオペレーティング周波数のシステムでは、いつもキュー（queue）を利用してデータを伝達して効率を高めた。またキューの作動中、非同期制御信号をクロック信号参考に同期する制御信号に変換する必要があった。そのほか、正常に作動するには、異なるオペレーティング周波数のサブシステム間には、この種の信号変換の機能が必要であった。
【０００３】
図１に示すように、メイン装置１２０と周辺装置１１０はキュー装置１３０とキュー装置１４０によりデータを伝達する。メイン装置１２０作動時、クロック信号ＣＫ１を使用して、周辺装置１１０作動時はクロック信号ＣＫ２を使用する。周辺装置１１０は信号ＤＩＮおよび制御信号ＰＵＳＨでデータをキュー装置１３０中のキュー１３５に入れ、メイン装置１２０は信号ＤＯＵＴおよび制御信号ＰＯＰによりキュー１３５のデータを読み取る。もう一方で、メイン装置１２０は信号ＤＩＮ'および制御信号ＰＵＳＨ'でデータをキュー装置１４０中のキュー１４５に入れ、周辺装置１１０は信号ＤＯＵＴ'および制御信号ＰＯＰ'によりキュー１４５のデータを読み出す。
【０００４】
メイン装置１２０と周辺装置１１０作動時、それぞれ異なる参考クロック（ＣＫ１およびＣＫ２）を使用して、このためキュー装置１３０およびキュー装置１４０中で、必ずメイン装置１２０或いは周辺装置１１０が送り出す非同期パルス信号をその内部作動のクロック参考の同期パルス信号に変換して正確に作動させる。
【０００５】
異なるクロック参考のパルス信号を相同クロック参考のパルス信号に変換する従来の方法は、グレイコード（Gray code）の状態機（state machine）を利用して達成した。それは一回に一個だけのビットを変化させ、制御信号をただ１つの方向に向ける変化の原理を利用する。ただし、この種のグレイコード状態機で信号同期を達成する従来の方法は、ただ低周波数クロック参考のパルス信号を高周波数クロック参考のクロックのパルス信号に変換する問題を解決するだけで、これはオリジナル入力信号のパルス信号のパルス幅が必ず新しい参考クロックの周期より大きくなければならなかった。また従来の技術では、高周波数クロック参考のパルス信号を低周波クロック参考のパルス信号に変換することはできなかった。
【０００６】
【発明が解決しようとする課題】
この発明の目的は非同期パルス信号を同期パルス信号に変換する同期素子を提供して、入力のパルス信号の幅を制限せずに、パルス信号を入力するだけで同期のパルス信号に変換して、高周波数クロック参考のパルス信号を低周波数クロック参考のパルス信号に変換できるようにする。
【０００７】
【課題を解決するための手段】
この発明は非同期パルス信号を同期パルス信号に変換する同期素子を提出して、それは入力信号およびクロック信号を受け取り、出力信号を出力して、同時にリセット信号を受け取って出力信号をリセットする。同期素子は第１フリップフロップ、第２フリップフロップ、第３フリップフロップ、第４フリップフロップ、インバータ、ＮＡＮＤゲート、第１ＡＮＤゲート、および第２ＡＮＤゲートを含む。そのうち、第１フリップフロップ、第２フリップフロップ、および第３フリップフロップはすべてデータ入力端子、クロック入力端子、リセット入力端子、および状態出力端子を具し、第４フリップフロップはデータ入力端子、クロック入力端子、リセット入力端子、および相補型アウトプットターミナル（complementary output terminal）を具する。
【０００８】
そのうち、第１フリップフロップのクロック入力端子を入力信号に接続して、第１フリップフロップのデータ入力端子を高電位に接続する。第２フリップフロップのデータ入力端子を第１フリップフロップの状態出力端子に接続して、そのクロック入力端子をクロック信号に接続する。第２フリップフロップ、第３フリップフロップ、および第４フリップフロップのリセット入力端子はすべてリセット信号に接続される。
【０００９】
第１ＡＮＤゲートの二つの入力端子をそれぞれ、第２フリップフロップの状態出力端子および第４フリップフロップの相補型アウトプットターミナルに接続して、第１ＡＮＤゲートの出力端子を第３フリップフロップのデータ入力端子に接続する。
第３フリップフロップのクロック入力端子をクロック信号に接続して、その状態出力端子はその出力信号を出力する。
第４フリップフロップのデータ入力端子を第３フリップフロップの状態出力端子に接続して、クロック信号はインバータで第４フリップフロップのクロック入力端子へ接続する。
【００１０】
ＮＡＮＤゲートの二つの入力端子をそれぞれ第３フリップフロップの状態出力端子および第４フリップフロップの相補型アウトプットターミナルに接続、第２ＡＮＤゲートの二つの入力端子をそれぞれリセット信号およびＮＡＮＤゲートの出力端子に接続して、第２ＡＮＤゲートの出力端子は第１フリップフロップのリセット入力端子に接続する。
【００１１】
この発明にかかる好適な実施形態では、入力信号はパルス信号である。また、第１フリップフロップ、第２フリップフロップ、第３フリップフロップ、および第４フリップフロップはそれぞれＤ型フリップフロップである。
【００１２】
この発明のもう一つの方法は、非同期パルス信号を同期パルス信号に変換する同期素子を提出して、入力信号およびクロック信号を受け取り、出力信号を出力する。そのうち入力信号はパルス信号で、同期素子は第１フリップフロップ、第２フリップフロップ、第３フリップフロップ、および第４フリップフロップを含む。
【００１３】
第１フリップフロップは入力信号を受け取り、その状態出力端子の信号は入力信号の前エッジでもう一つの状態（高電位）に変わり、例えば入力信号の前エッジで入力信号が低電位から高電位の立上りエッジに変化して、第１フリップフロップ状態出力端子の信号のオリジナル状態は低電位で、変化後のもう一つの状態は高電位である。
【００１４】
第２フリップフロップは第１フリップフロップの状態出力端子の信号を受け取り、第１フリップフロップの状態出力端子の信号がもう一つの状態に変化後、クロック信号の後のパルス前エッジで、例えばクロック信号のパルス前エッジは低電位から高電位に変化する立上りエッジのクロック信号で、第２フリップフロップの状態出力端子の信号はもう一つの状態に変化する。例えば、第２フリップフロップ状態出力端子の信号のオリジナル状態が低電位で、変化後のもう一つの状態は高電位である。
【００１５】
第３フリップフロップは第２フリップフロップの状態出力端子の信号を受け取り、第３フリップフロップの状態出力端子の信号は出力信号で、第２フリップフロップの状態出力端子の信号はもう一つの状態に変化後、クロック信号の後のパルス前エッジで、第３フリップフロップの状態出力端子の信号がもう一つの状態に変化する。例えば、第３フリップフロップ状態出力端子の信号のオリジナル状態が低電位で、変化後のもう一つの状態が高電位である。
【００１６】
第４フリップフロップが第３フリップフロップの状態出力端子の信号を受け取り、第３フリップフロップの状態出力端子の信号が状態を変化させた後、クロック信号の後のパルス後エッジで、例えばクロック信号のパルス後エッジは、クロック信号が高電位から低電位に変化する立下りエッジで、第４フリップフロップの状態出力端子の信号がもう一つの状態に変化する。例えば、第４フリップフロップ状態出力端子の信号のオリジナル状態は高電位で、変化後のもう一つの状態は低電位である。
【００１７】
第４フリップフロップの状態出力端子の信号を第１フリップフロップおよび第３フリップフロップへ送り、第３フリップフロップの状態出力端子の信号がもう一つの状態に変化後、第１フリップフロップの状態出力端子の信号はオリジナル状態を回復する。またクロック信号の後のパルス前エッジで、第３フリップフロップの状態出力端子の信号はオリジナル状態を回復する。
【００１８】
第１フリップフロップの状態出力端子の信号はオリジナル状態を回復した後、クロック信号の後のパルス前エッジで、第２フリップフロップの状態出力端子の信号はオリジナル状態に回復する。第３フリップフロップの状態出力端子の信号はオリジナル状態を回復した後、クロック信号の後のパルス後エッジで、第４フリップフロップの状態出力端子の信号はオリジナル状態を回復する。
【００１９】
【発明の実施の形態】
以下、この発明にかかる好適な実施形態を図面に基づいて説明する。
図２に示すように、同期素子２００で入力信号Ｐ１をクロック信号ＣＬＫ同期の出力信号Ｐ２に変換して、入力信号Ｐ１はパルス（pulse）信号で、その幅はクロック信号ＣＬＫの周期の長さに限定しない。リセット信号ＲＳＴで出力信号Ｐ２をリセット（reset）して、例えばリセット信号ＲＳＴは低電位時、出力信号Ｐ２を低電位にリセットする。
【００２０】
図が示すように、同期素子２００は４個のフリップフロップ２１１、２１２、２１３、２１４、とＡＮＤゲート２２１、２２２、とＮＡＮＤゲート２２３、およびインバータ２２４で構成される。この実施形態では、４個のフリップフロップ２１１、２１２、２１３、２１４すべてはＤ型フリップフロップを使用する。当然、従来の技術に習熟しているものであれば、異なるフリップフロップを使用して同じ機能を達成することができる。この実施形態の電気回路図によると、全てのフリップフロップがクロック入力端子ＣＫ信号の立上りエッジ時、データ入力端子Ｄの信号をラッチ（latch）する。同時にそのリセット入力端子Ｒが低電位時、その状態出力端子Ｑは低電位に変化し、その相補型アウトプットターミナルＱＮが高電位に変わる。また、フリップフロップ２１１、２１２、及び２１３の相補型アウトプットターミナルＱＮの信号は使用しないため、図では省略する。
【００２１】
そのうち、フリップフロップ２１１のデータ入力端子Ｄを電源ＶＤＤに接続して、そのクロック入力端子ＣＫを入力信号Ｐ１に接続する。入力信号Ｐ１が低電位から高電位に変化する立上りエッジ時、入力信号Ｐ１の前エッジで、フリップフロップ２１１の状態出力端子Ｑが高電位に変化する。
【００２２】
フリップフロップ２１２のデータ入力端子Ｄをフリップフロップ２１１の状態出力端子Ｑに接続する。フリップフロップ２１１の状態出力端子Ｑが高電位に変化した後、クロック信号ＣＬＫの後の立上りエッジ、即ちクロック信号ＣＬＫの次周期の前エッジで、フリップフロップ２１２の状態出力端子Ｑが高電位に変化する。フリップフロップ２１２の状態出力端子Ｑおよびフリップフロップ２１４の相補型アウトプットターミナルＱＮはそれぞれＡＮＤゲート２２１の二つの入力端子に接続して、ＡＮＤゲート２２１の出力端子はフリップフロップ２１３のデータ入力端子Ｄに接続する。フリップフロップ２１４の相補型アウトプットターミナルＱＮのオリジナル状態が高電位だとすると、フリップフロップ２１２の状態出力端子Ｑが高電位に変化後、ＡＮＤゲート２２１の出力端子は高電位となる。クロック信号ＣＬＫの後の立上りエッジで、フリップフロップ２１３の状態出力端子Ｑは高電位となり、また出力信号Ｐ２も高電位に変化する。
【００２３】
フリップフロップ２１３の状態出力端子Ｑおよびフリップフロップ２１４の相補型アウトプットターミナルＱＮを、それぞれＮＡＮＤゲート２２３の二つの入力端子に接続する。そのためフリップフロップ２１３の状態出力端子Ｑおよびフリップフロップ２１４の相補型アウトプットターミナルＱＮが同時に高電位時、ＮＡＮＤゲート２２３の出力端子の電位は低電位に変化する。ＡＮＤゲート２２２の二つの入力端子がそれぞれリセット信号ＲＳＴおよびＮＡＮＤゲート２２３の出力端子に接続し、ＡＮＤゲート２２２の出力端子はフリップフロップ２１１のリセット入力端子Ｒに接続する。このためＮＡＮＤゲート２２３の出力端子の電位は低電位に変化後、ＡＮＤゲート２２２の出力端子の電位は一緒に低電位に変化し、フリップフロップ２１１をリセットして、フリップフロップ２１１の状態出力端子Ｑはオリジナル状態の低電位に回復する。
【００２４】
フリップフロップ２１４のデータ入力端子Ｄをフリップフロップ２１３の状態出力端子Ｑに接続、クロック信号ＣＬＫはインバータ２２４を通してフリップフロップ２１４のクロック入力端子ＣＫに接続する。このためフリップフロップ２１３の状態出力端子Ｑは高電位に変化した後、クロック信号ＣＬＫの後の立下りエッジ（クロック信号ＣＬＫのパルス後エッジ）、またフリップフロップ２１４のクロック入力端子ＣＫの電位が低電位から高電位に変化する立上りエッジ時、フリップフロップ２１４の相補型アウトプットターミナルＱＮは低電位に変化、一緒にＡＮＤゲート２２１の出力端子を低電位に変化させる。
【００２５】
フリップフロップ２１１の状態出力端子Ｑが低電位に変化後、クロック信号ＣＬＫの後の立上りエッジ時、フリップフロップ２１２の状態出力端子Ｑはオリジナル状態の低電位を回復し、同時に、ＡＮＤゲート２２１の出力端子が低電位のため、フリップフロップ２１３の状態出力端子Ｑはオリジナル状態の低電位に回復して、出力信号Ｐ２はオリジナル状態の低電位を回復する。
【００２６】
最後に、出力信号Ｐ２は低電位に回復後、再び半周期を経て、クロック信号ＣＬＫの立下りエッジで、フリップフロップ２１４の相補型アウトプットターミナルＱＮの電位がオリジナル状態の高電位に回復する。
【００２７】
上述したことをまとめると、フリップフロップ２１１は主に入力信号Ｐ１のパルス前エッジを捕捉、即ち入力信号Ｐ１の立上りエッジでラッチする。フリップフロップ２１２とフリップフロップ２１３は、フリップフロップ２１１のラッチ状態により、クロック信号参考と同期するパルス信号Ｐ２を発生させる。フリップフロップ２１４を使用してその他のフリップフロップをオリジナル状態に回復させ、出力信号Ｐ２を１周期だけ維持させてからストップして、オリジナル状態を回復、ＡＮＤゲート２２１とＡＮＤゲート２２２およびＮＡＮＤゲート２２３は適当な制御信号を発生して対応する信号を制御する。
【００２８】
以上は正論理により電気回路の作動を説明したが、負論理のシステムに使用するときは、インバータなどの適当な論理素子を加えるだけで、負論理のシステムに応用することもできる。
【００２９】
更にこの作動過程を詳しく説明するために、図３に同期素子２００作動過程の各点信号のタイムテーブルを示す。
タイムテーブルが読みやすいように、記号で各点の信号を表す。信号ＥＶＴはフリップフロップ２１１の状態出力端子Ｑの信号で、信号ＭＴＡはフリップフロップ２１２の状態出力端子Ｑの信号である。信号Ｐ２ＩはＡＮＤゲート２２１の出力端子の信号で、信号Ｐ２Ｄはフリップフロップ２１４の相補型アウトプットターミナルＱＮの信号で、信号Ｒ２ＺはＡＮＤゲート２２２の出力端子の信号である。そのほか、クロック信号ＣＬＫの周期で時間変化を説明する。
【００３０】
図が示すように、入力信号Ｐ１が周期Ｔ０の後、幅がクロック信号ＣＬＫより短い周期短のパルスが出現する。入力信号Ｐ１は低電位から高電位の立上りエッジへ変化、即ちその前エッジで、フリップフロップ２１１がこの変化を捕捉して、その状態出力端子Ｑの信号ＥＶＴを高電位に変化させる。
【００３１】
この後、周期Ｔ１の立上りエッジ時、フリップフロップ２１２の状態出力端子Ｑの信号ＭＴＡが高電位に変化する。同時に、フリップフロップ２１４の相補型アウトプットターミナルＱＮの信号Ｐ２Ｄが高電位のため、ＡＮＤゲート２２１出力端子の信号Ｐ２Ｉはつづいて高電位に変化する。
【００３２】
続いて、周期Ｔ２の立上りエッジの時、フリップフロップ２１３の状態出力端子Ｑ出力の出力信号Ｐ２は高電位に変化する。フリップフロップ２１３の状態出力端子Ｑ（即ち出力信号Ｐ２）およびフリップフロップ２１４の相補型アウトプットターミナルＱＮ（即ち信号Ｐ２Ｄ）が全て高電位のため、ＮＡＮＤゲート２２３およびＡＮＤゲート２２２の組合論理出力の信号Ｒ２Ｚが低電位に変化して、フリップフロップ２１１をリセットさせて、その状態出力端子子Ｑの信号ＥＶＴを低電位に回復させる。
【００３３】
フリップフロップ２１３出力の出力信号Ｐ２が高電位で、クロック信号ＣＬＫはインバータ２２４により、フリップフロップ２１４のクロック入力端子へ送る作用は、フリップフロップ２１４の相補型アウトプットターミナルＱＮの信号Ｐ２Ｄを、周期Ｔ２中間の立下りエッジ時に低電位に変化させる。同時に、ＡＮＤゲート２２１出力の信号Ｐ２Ｉを低電位に変化させる。
【００３４】
最後に、周期Ｔ３の立上りエッジ時、フリップフロップ２１２出力の信号ＭＴＡおよびフリップフロップ２１３出力の出力信号Ｐ２はみな低電位を回復する。その後、再び半周期を経て、周期Ｔ３中間の立下りエッジで、フリップフロップ２１４の相補型アウトプットターミナルＱＮの電位は高電位を回復して、信号の変換を完成する。
【００３５】
以下で、タイムテーブル内の第２信号の変換を説明する。
図が示すように、入力信号Ｐ１が周期Ｔ４の立上りエッジ前で、高電位に変化し、短時間維持した後に低電位を回復する。入力信号Ｐ１が低電位から高電位へ変化する立上りエッジで、フリップフロップ２１１がこの変化を捕捉して、その状態出力端子Ｑの信号ＥＶＴを高電位に変化させる。
【００３６】
その後、周期Ｔ４の立上りエッジ時、フリップフロップ２１２の状態出力端子Ｑの信号ＭＴＡは高電位に変化、同時にフリップフロップ２１４の相補型アウトプットターミナルＱＮの信号Ｐ２Ｄは高電位となり、ＡＮＤゲート２２１出力端子の信号Ｐ２Ｉも一緒に高電位にする。
【００３７】
続いて、周期Ｔ５の立上りエッジ時、フリップフロップ２１３の状態出力端子Ｑ出力の出力信号Ｐ２は高電位となる。フリップフロップ２１３の状態出力端子Ｑ（出力信号Ｐ２）およびフリップフロップ２１４の相補型アウトプットターミナルＱＮ（信号Ｐ２Ｄ）は皆高電位で、そのためＮＡＮＤゲート２２３およびＡＮＤゲート２２２を通して出力した信号Ｒ２Ｚは低電位に変化し、フリップフロップ２１１をリセットさせ、その状態出力端子Ｑの信号ＥＶＴを低電位に回復させる。
【００３８】
フリップフロップ２１３出力の出力信号Ｐ２が高電位で、またインバータ２２４の作用により、フリップフロップ２１４の相補型アウトプットターミナルＱＮの信号Ｐ２Ｄを周期Ｔ５中間の立下りエッジ時、低電位に変化させる。同時にＡＮＤゲート２２１出力の信号Ｐ２Ｉを低電位に変化させる。
【００３９】
最後に、周期Ｔ６の立上りエッジ時、フリップフロップ２１２出力の信号ＭＴＡおよびフリップフロップ２１３出力の出力信号Ｐ２は全て低電位に回復する。その後、再び半周期を経て、周期T６中間の立下りエッジの時、フリップフロップ２１４の相補型アウトプットターミナルＱＮの電位が高電位を回復する。ここまでで、パルス信号の変換は完成する。
【００４０】
以上のごとく、この発明を好適な実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は特許請求の範囲および、それと均等な領域を基準として定めなければならない。
【００４１】
【発明の効果】
上記構成により、入力したパルス信号Ｐ１の周期の幅、あるいはクロック信号ＣＬＫ参考と同期しているかどうかにかかわらずに、同期素子２００は入力信号Ｐ１を捕捉してから、クロック信号ＣＬＫと同期して周期幅がクロック周期の出力信号Ｐ２を発生させる。
また、入力するパルス信号の幅を制限する必要がなく、ただパルス信号を入力するだけで、高周波数クロック参考のパルス信号を低周波クロック参考のパルス信号に変換することができる。
従って、産業上の利用価値が高い。
【図面の簡単な説明】
【図１】 図１は、従来技術にかかる、同時に二種類のオペレーティング周波数を使用したシステムの構成図である。
【図２】 図２は、この発明にかかる同期素子の電気回路図である。
【図３】 図３は、この発明にかかる同期素子作動のタイムテーブルである。
【符号の説明】
２００…同期素子
２１１…フリップフロップ
２１２…フリップフロップ
２１３…フリップフロップ
２１４…フリップフロップ
２２１…ＡＮＤゲート
２２２…ＡＮＤゲート
２２３…ＮＡＮＤゲート
２２４…インバータ
【発明の属する技術分野】
この発明は信号変換素子に関し、特に非同期パルス信号をクロック信号参考の同期パルス信号に変換する同期素子（synchronization element）に関する。
【０００２】
【従来の技術】
半導体技術の進歩に伴い、デジタル電気回路は徐々に複雑になってきている。例えば現在広く使用されているパーソナルコンピューターは、その処理速度と機能を高めるために、システムの各サブシステムは、それぞれ異なるクロック周波数を使用する。例えばＣＰＵ作動の外部周波数は６６ＭＨｚ或いは１００ＭＨｚで、ＰＣＩインターフェイスのオペレーティング周波数は３３ＭＨｚ或いは６６ＭＨｚ、或いはＰＣＩインターフェイスと連接したネットワークインターフェイスは１０ＭＨｚ或いは１００ＭＨｚの周波数である。そしてマルチオペレーティング周波数のシステムでは、いつもキュー（queue）を利用してデータを伝達して効率を高めた。またキューの作動中、非同期制御信号をクロック信号参考に同期する制御信号に変換する必要があった。そのほか、正常に作動するには、異なるオペレーティング周波数のサブシステム間には、この種の信号変換の機能が必要であった。
【０００３】
図１に示すように、メイン装置１２０と周辺装置１１０はキュー装置１３０とキュー装置１４０によりデータを伝達する。メイン装置１２０作動時、クロック信号ＣＫ１を使用して、周辺装置１１０作動時はクロック信号ＣＫ２を使用する。周辺装置１１０は信号ＤＩＮおよび制御信号ＰＵＳＨでデータをキュー装置１３０中のキュー１３５に入れ、メイン装置１２０は信号ＤＯＵＴおよび制御信号ＰＯＰによりキュー１３５のデータを読み取る。もう一方で、メイン装置１２０は信号ＤＩＮ'および制御信号ＰＵＳＨ'でデータをキュー装置１４０中のキュー１４５に入れ、周辺装置１１０は信号ＤＯＵＴ'および制御信号ＰＯＰ'によりキュー１４５のデータを読み出す。
【０００４】
メイン装置１２０と周辺装置１１０作動時、それぞれ異なる参考クロック（ＣＫ１およびＣＫ２）を使用して、このためキュー装置１３０およびキュー装置１４０中で、必ずメイン装置１２０或いは周辺装置１１０が送り出す非同期パルス信号をその内部作動のクロック参考の同期パルス信号に変換して正確に作動させる。
【０００５】
異なるクロック参考のパルス信号を相同クロック参考のパルス信号に変換する従来の方法は、グレイコード（Gray code）の状態機（state machine）を利用して達成した。それは一回に一個だけのビットを変化させ、制御信号をただ１つの方向に向ける変化の原理を利用する。ただし、この種のグレイコード状態機で信号同期を達成する従来の方法は、ただ低周波数クロック参考のパルス信号を高周波数クロック参考のクロックのパルス信号に変換する問題を解決するだけで、これはオリジナル入力信号のパルス信号のパルス幅が必ず新しい参考クロックの周期より大きくなければならなかった。また従来の技術では、高周波数クロック参考のパルス信号を低周波クロック参考のパルス信号に変換することはできなかった。
【０００６】
【発明が解決しようとする課題】
この発明の目的は非同期パルス信号を同期パルス信号に変換する同期素子を提供して、入力のパルス信号の幅を制限せずに、パルス信号を入力するだけで同期のパルス信号に変換して、高周波数クロック参考のパルス信号を低周波数クロック参考のパルス信号に変換できるようにする。
【０００７】
【課題を解決するための手段】
この発明は非同期パルス信号を同期パルス信号に変換する同期素子を提出して、それは入力信号およびクロック信号を受け取り、出力信号を出力して、同時にリセット信号を受け取って出力信号をリセットする。同期素子は第１フリップフロップ、第２フリップフロップ、第３フリップフロップ、第４フリップフロップ、インバータ、ＮＡＮＤゲート、第１ＡＮＤゲート、および第２ＡＮＤゲートを含む。そのうち、第１フリップフロップ、第２フリップフロップ、および第３フリップフロップはすべてデータ入力端子、クロック入力端子、リセット入力端子、および状態出力端子を具し、第４フリップフロップはデータ入力端子、クロック入力端子、リセット入力端子、および相補型アウトプットターミナル（complementary output terminal）を具する。
【０００８】
そのうち、第１フリップフロップのクロック入力端子を入力信号に接続して、第１フリップフロップのデータ入力端子を高電位に接続する。第２フリップフロップのデータ入力端子を第１フリップフロップの状態出力端子に接続して、そのクロック入力端子をクロック信号に接続する。第２フリップフロップ、第３フリップフロップ、および第４フリップフロップのリセット入力端子はすべてリセット信号に接続される。
【０００９】
第１ＡＮＤゲートの二つの入力端子をそれぞれ、第２フリップフロップの状態出力端子および第４フリップフロップの相補型アウトプットターミナルに接続して、第１ＡＮＤゲートの出力端子を第３フリップフロップのデータ入力端子に接続する。
第３フリップフロップのクロック入力端子をクロック信号に接続して、その状態出力端子はその出力信号を出力する。
第４フリップフロップのデータ入力端子を第３フリップフロップの状態出力端子に接続して、クロック信号はインバータで第４フリップフロップのクロック入力端子へ接続する。
【００１０】
ＮＡＮＤゲートの二つの入力端子をそれぞれ第３フリップフロップの状態出力端子および第４フリップフロップの相補型アウトプットターミナルに接続、第２ＡＮＤゲートの二つの入力端子をそれぞれリセット信号およびＮＡＮＤゲートの出力端子に接続して、第２ＡＮＤゲートの出力端子は第１フリップフロップのリセット入力端子に接続する。
【００１１】
この発明にかかる好適な実施形態では、入力信号はパルス信号である。また、第１フリップフロップ、第２フリップフロップ、第３フリップフロップ、および第４フリップフロップはそれぞれＤ型フリップフロップである。
【００１２】
この発明のもう一つの方法は、非同期パルス信号を同期パルス信号に変換する同期素子を提出して、入力信号およびクロック信号を受け取り、出力信号を出力する。そのうち入力信号はパルス信号で、同期素子は第１フリップフロップ、第２フリップフロップ、第３フリップフロップ、および第４フリップフロップを含む。
【００１３】
第１フリップフロップは入力信号を受け取り、その状態出力端子の信号は入力信号の前エッジでもう一つの状態（高電位）に変わり、例えば入力信号の前エッジで入力信号が低電位から高電位の立上りエッジに変化して、第１フリップフロップ状態出力端子の信号のオリジナル状態は低電位で、変化後のもう一つの状態は高電位である。
【００１４】
第２フリップフロップは第１フリップフロップの状態出力端子の信号を受け取り、第１フリップフロップの状態出力端子の信号がもう一つの状態に変化後、クロック信号の後のパルス前エッジで、例えばクロック信号のパルス前エッジは低電位から高電位に変化する立上りエッジのクロック信号で、第２フリップフロップの状態出力端子の信号はもう一つの状態に変化する。例えば、第２フリップフロップ状態出力端子の信号のオリジナル状態が低電位で、変化後のもう一つの状態は高電位である。
【００１５】
第３フリップフロップは第２フリップフロップの状態出力端子の信号を受け取り、第３フリップフロップの状態出力端子の信号は出力信号で、第２フリップフロップの状態出力端子の信号はもう一つの状態に変化後、クロック信号の後のパルス前エッジで、第３フリップフロップの状態出力端子の信号がもう一つの状態に変化する。例えば、第３フリップフロップ状態出力端子の信号のオリジナル状態が低電位で、変化後のもう一つの状態が高電位である。
【００１６】
第４フリップフロップが第３フリップフロップの状態出力端子の信号を受け取り、第３フリップフロップの状態出力端子の信号が状態を変化させた後、クロック信号の後のパルス後エッジで、例えばクロック信号のパルス後エッジは、クロック信号が高電位から低電位に変化する立下りエッジで、第４フリップフロップの状態出力端子の信号がもう一つの状態に変化する。例えば、第４フリップフロップ状態出力端子の信号のオリジナル状態は高電位で、変化後のもう一つの状態は低電位である。
【００１７】
第４フリップフロップの状態出力端子の信号を第１フリップフロップおよび第３フリップフロップへ送り、第３フリップフロップの状態出力端子の信号がもう一つの状態に変化後、第１フリップフロップの状態出力端子の信号はオリジナル状態を回復する。またクロック信号の後のパルス前エッジで、第３フリップフロップの状態出力端子の信号はオリジナル状態を回復する。
【００１８】
第１フリップフロップの状態出力端子の信号はオリジナル状態を回復した後、クロック信号の後のパルス前エッジで、第２フリップフロップの状態出力端子の信号はオリジナル状態に回復する。第３フリップフロップの状態出力端子の信号はオリジナル状態を回復した後、クロック信号の後のパルス後エッジで、第４フリップフロップの状態出力端子の信号はオリジナル状態を回復する。
【００１９】
【発明の実施の形態】
以下、この発明にかかる好適な実施形態を図面に基づいて説明する。
図２に示すように、同期素子２００で入力信号Ｐ１をクロック信号ＣＬＫ同期の出力信号Ｐ２に変換して、入力信号Ｐ１はパルス（pulse）信号で、その幅はクロック信号ＣＬＫの周期の長さに限定しない。リセット信号ＲＳＴで出力信号Ｐ２をリセット（reset）して、例えばリセット信号ＲＳＴは低電位時、出力信号Ｐ２を低電位にリセットする。
【００２０】
図が示すように、同期素子２００は４個のフリップフロップ２１１、２１２、２１３、２１４、とＡＮＤゲート２２１、２２２、とＮＡＮＤゲート２２３、およびインバータ２２４で構成される。この実施形態では、４個のフリップフロップ２１１、２１２、２１３、２１４すべてはＤ型フリップフロップを使用する。当然、従来の技術に習熟しているものであれば、異なるフリップフロップを使用して同じ機能を達成することができる。この実施形態の電気回路図によると、全てのフリップフロップがクロック入力端子ＣＫ信号の立上りエッジ時、データ入力端子Ｄの信号をラッチ（latch）する。同時にそのリセット入力端子Ｒが低電位時、その状態出力端子Ｑは低電位に変化し、その相補型アウトプットターミナルＱＮが高電位に変わる。また、フリップフロップ２１１、２１２、及び２１３の相補型アウトプットターミナルＱＮの信号は使用しないため、図では省略する。
【００２１】
そのうち、フリップフロップ２１１のデータ入力端子Ｄを電源ＶＤＤに接続して、そのクロック入力端子ＣＫを入力信号Ｐ１に接続する。入力信号Ｐ１が低電位から高電位に変化する立上りエッジ時、入力信号Ｐ１の前エッジで、フリップフロップ２１１の状態出力端子Ｑが高電位に変化する。
【００２２】
フリップフロップ２１２のデータ入力端子Ｄをフリップフロップ２１１の状態出力端子Ｑに接続する。フリップフロップ２１１の状態出力端子Ｑが高電位に変化した後、クロック信号ＣＬＫの後の立上りエッジ、即ちクロック信号ＣＬＫの次周期の前エッジで、フリップフロップ２１２の状態出力端子Ｑが高電位に変化する。フリップフロップ２１２の状態出力端子Ｑおよびフリップフロップ２１４の相補型アウトプットターミナルＱＮはそれぞれＡＮＤゲート２２１の二つの入力端子に接続して、ＡＮＤゲート２２１の出力端子はフリップフロップ２１３のデータ入力端子Ｄに接続する。フリップフロップ２１４の相補型アウトプットターミナルＱＮのオリジナル状態が高電位だとすると、フリップフロップ２１２の状態出力端子Ｑが高電位に変化後、ＡＮＤゲート２２１の出力端子は高電位となる。クロック信号ＣＬＫの後の立上りエッジで、フリップフロップ２１３の状態出力端子Ｑは高電位となり、また出力信号Ｐ２も高電位に変化する。
【００２３】
フリップフロップ２１３の状態出力端子Ｑおよびフリップフロップ２１４の相補型アウトプットターミナルＱＮを、それぞれＮＡＮＤゲート２２３の二つの入力端子に接続する。そのためフリップフロップ２１３の状態出力端子Ｑおよびフリップフロップ２１４の相補型アウトプットターミナルＱＮが同時に高電位時、ＮＡＮＤゲート２２３の出力端子の電位は低電位に変化する。ＡＮＤゲート２２２の二つの入力端子がそれぞれリセット信号ＲＳＴおよびＮＡＮＤゲート２２３の出力端子に接続し、ＡＮＤゲート２２２の出力端子はフリップフロップ２１１のリセット入力端子Ｒに接続する。このためＮＡＮＤゲート２２３の出力端子の電位は低電位に変化後、ＡＮＤゲート２２２の出力端子の電位は一緒に低電位に変化し、フリップフロップ２１１をリセットして、フリップフロップ２１１の状態出力端子Ｑはオリジナル状態の低電位に回復する。
【００２４】
フリップフロップ２１４のデータ入力端子Ｄをフリップフロップ２１３の状態出力端子Ｑに接続、クロック信号ＣＬＫはインバータ２２４を通してフリップフロップ２１４のクロック入力端子ＣＫに接続する。このためフリップフロップ２１３の状態出力端子Ｑは高電位に変化した後、クロック信号ＣＬＫの後の立下りエッジ（クロック信号ＣＬＫのパルス後エッジ）、またフリップフロップ２１４のクロック入力端子ＣＫの電位が低電位から高電位に変化する立上りエッジ時、フリップフロップ２１４の相補型アウトプットターミナルＱＮは低電位に変化、一緒にＡＮＤゲート２２１の出力端子を低電位に変化させる。
【００２５】
フリップフロップ２１１の状態出力端子Ｑが低電位に変化後、クロック信号ＣＬＫの後の立上りエッジ時、フリップフロップ２１２の状態出力端子Ｑはオリジナル状態の低電位を回復し、同時に、ＡＮＤゲート２２１の出力端子が低電位のため、フリップフロップ２１３の状態出力端子Ｑはオリジナル状態の低電位に回復して、出力信号Ｐ２はオリジナル状態の低電位を回復する。
【００２６】
最後に、出力信号Ｐ２は低電位に回復後、再び半周期を経て、クロック信号ＣＬＫの立下りエッジで、フリップフロップ２１４の相補型アウトプットターミナルＱＮの電位がオリジナル状態の高電位に回復する。
【００２７】
上述したことをまとめると、フリップフロップ２１１は主に入力信号Ｐ１のパルス前エッジを捕捉、即ち入力信号Ｐ１の立上りエッジでラッチする。フリップフロップ２１２とフリップフロップ２１３は、フリップフロップ２１１のラッチ状態により、クロック信号参考と同期するパルス信号Ｐ２を発生させる。フリップフロップ２１４を使用してその他のフリップフロップをオリジナル状態に回復させ、出力信号Ｐ２を１周期だけ維持させてからストップして、オリジナル状態を回復、ＡＮＤゲート２２１とＡＮＤゲート２２２およびＮＡＮＤゲート２２３は適当な制御信号を発生して対応する信号を制御する。
【００２８】
以上は正論理により電気回路の作動を説明したが、負論理のシステムに使用するときは、インバータなどの適当な論理素子を加えるだけで、負論理のシステムに応用することもできる。
【００２９】
更にこの作動過程を詳しく説明するために、図３に同期素子２００作動過程の各点信号のタイムテーブルを示す。
タイムテーブルが読みやすいように、記号で各点の信号を表す。信号ＥＶＴはフリップフロップ２１１の状態出力端子Ｑの信号で、信号ＭＴＡはフリップフロップ２１２の状態出力端子Ｑの信号である。信号Ｐ２ＩはＡＮＤゲート２２１の出力端子の信号で、信号Ｐ２Ｄはフリップフロップ２１４の相補型アウトプットターミナルＱＮの信号で、信号Ｒ２ＺはＡＮＤゲート２２２の出力端子の信号である。そのほか、クロック信号ＣＬＫの周期で時間変化を説明する。
【００３０】
図が示すように、入力信号Ｐ１が周期Ｔ０の後、幅がクロック信号ＣＬＫより短い周期短のパルスが出現する。入力信号Ｐ１は低電位から高電位の立上りエッジへ変化、即ちその前エッジで、フリップフロップ２１１がこの変化を捕捉して、その状態出力端子Ｑの信号ＥＶＴを高電位に変化させる。
【００３１】
この後、周期Ｔ１の立上りエッジ時、フリップフロップ２１２の状態出力端子Ｑの信号ＭＴＡが高電位に変化する。同時に、フリップフロップ２１４の相補型アウトプットターミナルＱＮの信号Ｐ２Ｄが高電位のため、ＡＮＤゲート２２１出力端子の信号Ｐ２Ｉはつづいて高電位に変化する。
【００３２】
続いて、周期Ｔ２の立上りエッジの時、フリップフロップ２１３の状態出力端子Ｑ出力の出力信号Ｐ２は高電位に変化する。フリップフロップ２１３の状態出力端子Ｑ（即ち出力信号Ｐ２）およびフリップフロップ２１４の相補型アウトプットターミナルＱＮ（即ち信号Ｐ２Ｄ）が全て高電位のため、ＮＡＮＤゲート２２３およびＡＮＤゲート２２２の組合論理出力の信号Ｒ２Ｚが低電位に変化して、フリップフロップ２１１をリセットさせて、その状態出力端子子Ｑの信号ＥＶＴを低電位に回復させる。
【００３３】
フリップフロップ２１３出力の出力信号Ｐ２が高電位で、クロック信号ＣＬＫはインバータ２２４により、フリップフロップ２１４のクロック入力端子へ送る作用は、フリップフロップ２１４の相補型アウトプットターミナルＱＮの信号Ｐ２Ｄを、周期Ｔ２中間の立下りエッジ時に低電位に変化させる。同時に、ＡＮＤゲート２２１出力の信号Ｐ２Ｉを低電位に変化させる。
【００３４】
最後に、周期Ｔ３の立上りエッジ時、フリップフロップ２１２出力の信号ＭＴＡおよびフリップフロップ２１３出力の出力信号Ｐ２はみな低電位を回復する。その後、再び半周期を経て、周期Ｔ３中間の立下りエッジで、フリップフロップ２１４の相補型アウトプットターミナルＱＮの電位は高電位を回復して、信号の変換を完成する。
【００３５】
以下で、タイムテーブル内の第２信号の変換を説明する。
図が示すように、入力信号Ｐ１が周期Ｔ４の立上りエッジ前で、高電位に変化し、短時間維持した後に低電位を回復する。入力信号Ｐ１が低電位から高電位へ変化する立上りエッジで、フリップフロップ２１１がこの変化を捕捉して、その状態出力端子Ｑの信号ＥＶＴを高電位に変化させる。
【００３６】
その後、周期Ｔ４の立上りエッジ時、フリップフロップ２１２の状態出力端子Ｑの信号ＭＴＡは高電位に変化、同時にフリップフロップ２１４の相補型アウトプットターミナルＱＮの信号Ｐ２Ｄは高電位となり、ＡＮＤゲート２２１出力端子の信号Ｐ２Ｉも一緒に高電位にする。
【００３７】
続いて、周期Ｔ５の立上りエッジ時、フリップフロップ２１３の状態出力端子Ｑ出力の出力信号Ｐ２は高電位となる。フリップフロップ２１３の状態出力端子Ｑ（出力信号Ｐ２）およびフリップフロップ２１４の相補型アウトプットターミナルＱＮ（信号Ｐ２Ｄ）は皆高電位で、そのためＮＡＮＤゲート２２３およびＡＮＤゲート２２２を通して出力した信号Ｒ２Ｚは低電位に変化し、フリップフロップ２１１をリセットさせ、その状態出力端子Ｑの信号ＥＶＴを低電位に回復させる。
【００３８】
フリップフロップ２１３出力の出力信号Ｐ２が高電位で、またインバータ２２４の作用により、フリップフロップ２１４の相補型アウトプットターミナルＱＮの信号Ｐ２Ｄを周期Ｔ５中間の立下りエッジ時、低電位に変化させる。同時にＡＮＤゲート２２１出力の信号Ｐ２Ｉを低電位に変化させる。
【００３９】
最後に、周期Ｔ６の立上りエッジ時、フリップフロップ２１２出力の信号ＭＴＡおよびフリップフロップ２１３出力の出力信号Ｐ２は全て低電位に回復する。その後、再び半周期を経て、周期T６中間の立下りエッジの時、フリップフロップ２１４の相補型アウトプットターミナルＱＮの電位が高電位を回復する。ここまでで、パルス信号の変換は完成する。
【００４０】
以上のごとく、この発明を好適な実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は特許請求の範囲および、それと均等な領域を基準として定めなければならない。
【００４１】
【発明の効果】
上記構成により、入力したパルス信号Ｐ１の周期の幅、あるいはクロック信号ＣＬＫ参考と同期しているかどうかにかかわらずに、同期素子２００は入力信号Ｐ１を捕捉してから、クロック信号ＣＬＫと同期して周期幅がクロック周期の出力信号Ｐ２を発生させる。
また、入力するパルス信号の幅を制限する必要がなく、ただパルス信号を入力するだけで、高周波数クロック参考のパルス信号を低周波クロック参考のパルス信号に変換することができる。
従って、産業上の利用価値が高い。
【図面の簡単な説明】
【図１】 図１は、従来技術にかかる、同時に二種類のオペレーティング周波数を使用したシステムの構成図である。
【図２】 図２は、この発明にかかる同期素子の電気回路図である。
【図３】 図３は、この発明にかかる同期素子作動のタイムテーブルである。
【符号の説明】
２００…同期素子
２１１…フリップフロップ
２１２…フリップフロップ
２１３…フリップフロップ
２１４…フリップフロップ
２２１…ＡＮＤゲート
２２２…ＡＮＤゲート
２２３…ＮＡＮＤゲート
２２４…インバータ
Claims (2)
- 入力信号とクロック信号を受け取り、そして出力信号を出力し、前記入力信号がパルス信号で、
同期素子が、
前記入力信号を受け取り、その状態出力端子の信号が前記入力信号の前エッジでもう一つの状態に変化する第１フリップフロップ、
前記第１フリップフロップの状態出力端子の信号を受け取り、前記第１フリップフロップの状態出力端子の信号がもう一つの状態に変化した後、前記クロック信号の後のパルス前エッジで、第２フリップフロップの状態出力端子の信号がもう一つの状態に変化する前記第２フリップフロップ、
前記第２フリップフロップの状態出力端子の信号を受け取り、第３フリップフロップの状態出力端子の信号が前記出力信号で、前記第２フリップフロップの状態出力端子の信号をもう一つの状態に変化させた後、前記クロック信号の後のパルス前エッジで、前記第３フリップフロップの状態出力端子の信号をもう一つの状態に変化させる前記第３フリップフロップ、そして、
前記第３フリップフロップの状態出力端子の信号を受け取り、前記第３フリップフロップの状態出力端子の信号が状態変化後、クロック信号の後のパルス後エッジで、第４フリップフロップの状態出力端子の信号がもう一つの状態に変化する前記第４フリップフロップ、
前記第４フリップフロップの状態出力端子の信号を前記第１フリップフロップおよび前記第３フリップフロップへ送り、前記第３フリップフロップの状態出力端子の信号をもう一つの状態に変化させた後、前記第１フリップフロップの状態出力端子の信号をオリジナル状態に回復させ、並びに前記クロック信号の後のパルス前エッジで、前記第３フリップフロップの状態出力端子の信号をオリジナル状態に回復、
前記第１フリップフロップの状態出力端子の信号がオリジナル状態へ回復した後、前記クロック信号の後のパルス前エッジで、前記第２フリップフロップの状態出力端子の信号はオリジナル状態へ回復し、前記第３フリップフロップの状態出力端子の信号はオリジナル状態へ回復、前記クロック信号の後のパルス後エッジで、前記第４フリップフロップの状態出力端子の信号がオリジナル状態を回復する、
のを含むのを特徴とする非同期パルス信号を同期パルス信号に変換する同期素子。 - リセット信号を受け取り、それが作用する時、上記第１フリップフロップ、上記第２フリップフロップ、上記第３フリップフロップ、および上記第４フリップフロップの状態出力端子の信号がオリジナル状態に回復する、のを特徴とする請求項１記載の非同期パルス信号を同期パルス信号に変換する同期素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW088102912A TW507418B (en) | 1999-02-26 | 1999-02-26 | Synchronization element for converting asynchronous pulse signal into synchronous pulse signal |
| TW88102912 | 1999-02-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000261296A JP2000261296A (ja) | 2000-09-22 |
| JP3727213B2 true JP3727213B2 (ja) | 2005-12-14 |
Family
ID=21639779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000024372A Expired - Lifetime JP3727213B2 (ja) | 1999-02-26 | 2000-02-01 | 非同期パルス信号を同期パルス信号に変換する同期素子 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6163584A (ja) |
| JP (1) | JP3727213B2 (ja) |
| DE (1) | DE19957613B4 (ja) |
| TW (1) | TW507418B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6950959B2 (en) * | 2002-02-12 | 2005-09-27 | Fulcrum Microystems Inc. | Techniques for facilitating conversion between asynchronous and synchronous domains |
| US6801055B1 (en) * | 2002-10-25 | 2004-10-05 | Ecole De Technologie Superieure | Data driven clocking |
| US6998883B2 (en) * | 2004-02-25 | 2006-02-14 | Analog Devices, Inc. | Synchronization of signals |
| US7098706B1 (en) * | 2004-10-06 | 2006-08-29 | National Semiconductor Corporation | High speed synchronizer for simultaneously initializing rising edge triggered and falling edge triggered flip-flops |
| KR100588370B1 (ko) | 2004-12-30 | 2006-06-12 | 매그나칩 반도체 유한회사 | 클램프 신호 생성 회로 |
| CN101056164B (zh) * | 2007-05-31 | 2011-04-27 | 北京中星微电子有限公司 | 一种跨异步时钟域信号的同步装置 |
| JP5030698B2 (ja) * | 2007-07-24 | 2012-09-19 | 株式会社リコー | 半導体装置及びノイズ低減方法 |
| US8400188B2 (en) * | 2008-03-16 | 2013-03-19 | Nxp B.V. | Methods, systems and arrangements for edge detection |
| US7768325B2 (en) * | 2008-04-23 | 2010-08-03 | International Business Machines Corporation | Circuit and design structure for synchronizing multiple digital signals |
| US8890594B1 (en) * | 2013-07-10 | 2014-11-18 | Freescale Semiconductor, Inc. | System for functional reset across multiple clock domains |
| US10579092B2 (en) * | 2016-11-01 | 2020-03-03 | International Business Machines Corporation | Global timing generator |
| US10050618B1 (en) * | 2017-04-13 | 2018-08-14 | Nxp Usa, Inc. | Reset management circuit and method therefor |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4544914A (en) * | 1979-12-17 | 1985-10-01 | Trw Inc. | Asynchronously controllable successive approximation analog-to-digital converter |
| US5012127A (en) * | 1987-09-24 | 1991-04-30 | Ncr Corporation | Synchronizer circuit with asynchronous clearing |
| US4935942A (en) * | 1989-03-16 | 1990-06-19 | Western Digital Corporation | Data sampling architecture |
| US4973860A (en) * | 1989-05-02 | 1990-11-27 | Ast Research Inc. | Circuit for synchronizing an asynchronous input signal to a high frequency clock |
| JPH0642662B2 (ja) * | 1989-10-12 | 1994-06-01 | 日本電気株式会社 | 同期化装置 |
| DE4037062C2 (de) * | 1990-11-22 | 1996-05-23 | Broadcast Television Syst | Schaltungsanordnung zur Synchronisierung eines asynchronen Datensignals |
| US5331669A (en) * | 1992-05-06 | 1994-07-19 | Ologic Corporation | Asynchronous pulse converter |
-
1999
- 1999-02-26 TW TW088102912A patent/TW507418B/zh not_active IP Right Cessation
- 1999-06-09 US US09/328,816 patent/US6163584A/en not_active Expired - Lifetime
- 1999-11-30 DE DE19957613A patent/DE19957613B4/de not_active Expired - Lifetime
-
2000
- 2000-02-01 JP JP2000024372A patent/JP3727213B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6163584A (en) | 2000-12-19 |
| DE19957613B4 (de) | 2006-10-12 |
| DE19957613A1 (de) | 2000-08-31 |
| TW507418B (en) | 2002-10-21 |
| JP2000261296A (ja) | 2000-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6260152B1 (en) | Method and apparatus for synchronizing data transfers in a logic circuit having plural clock domains | |
| US5087828A (en) | Timing circuit for single line serial data | |
| JP3727213B2 (ja) | 非同期パルス信号を同期パルス信号に変換する同期素子 | |
| JPH05289770A (ja) | 同期装置及び同期方法 | |
| JP3580242B2 (ja) | シリアル／パラレル変換回路、データ転送制御装置及び電子機器 | |
| JPH10117185A (ja) | データを転送するためのシンクロナイザ、方法及びシステム | |
| US5128970A (en) | Non-return to zero synchronizer | |
| JPH09247116A (ja) | 直並列変換回路および並直列変換回路の同期回路 | |
| JPS62188446A (ja) | 同期検出回路及び方法 | |
| US5047658A (en) | High frequency asynchronous data synchronizer | |
| JPH08111675A (ja) | 同期回路 | |
| JPH0326104A (ja) | フロースルーラッチ回路を有する状態素子回路、該状態素子回路を有するｖｌｓｉ回路、及びラッチをマスタースレーブフリップフロップの機能的代替物として作動する方法 | |
| CN108694146B (zh) | 一种异步/同步接口电路 | |
| US5781765A (en) | System for data synchronization between two devices using four time domains | |
| JPH03127526A (ja) | 同期化装置 | |
| US20020178392A1 (en) | Method and apparatus for generating a second signal having a clock based on a second clock from a first signal having a first clock | |
| US6920578B1 (en) | Method and apparatus for transferring data between a slower clock domain and a faster clock domain in which one of the clock domains is bandwidth limited | |
| JPH11331137A (ja) | 信号同期装置 | |
| US20020078328A1 (en) | Pulse-controlled micropipeline architecture | |
| JP2000261310A (ja) | 非同期信号の同期化回路および半導体集積回路 | |
| US4809302A (en) | Clock injector circuit | |
| EP0817087A2 (en) | Implementation of high speed synchronous state machines with short setup and hold time signals | |
| CN203482180U (zh) | 通讯接口同步电路 | |
| JP3201352B2 (ja) | 同期化回路 | |
| JP2000353939A (ja) | クロック信号同期式フリップフロップ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050927 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3727213 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131007 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |