JPH0462985A - 電子部品用基板 - Google Patents

電子部品用基板

Info

Publication number
JPH0462985A
JPH0462985A JP17409690A JP17409690A JPH0462985A JP H0462985 A JPH0462985 A JP H0462985A JP 17409690 A JP17409690 A JP 17409690A JP 17409690 A JP17409690 A JP 17409690A JP H0462985 A JPH0462985 A JP H0462985A
Authority
JP
Japan
Prior art keywords
board
substrate
grooves
electronic component
break
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17409690A
Other languages
English (en)
Other versions
JPH0710024B2 (ja
Inventor
Shigeru Kanbara
滋 蒲原
Masayuki Negoro
雅之 根来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2174096A priority Critical patent/JPH0710024B2/ja
Publication of JPH0462985A publication Critical patent/JPH0462985A/ja
Publication of JPH0710024B2 publication Critical patent/JPH0710024B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Landscapes

  • Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 この発明は、チップ抵抗器、ジャンパチップ、ハイブリ
ッドIC等の電子部品の製造に通用される電子部品用基
板に関する。
(ロ)従来の技術 電子部品、例えばチップ抵抗器を製造するには、第6図
(a)に示すようなアルミナセラミック基板11が用い
られる。この基板11の表面には、分割を容易とするた
めに、格子状にブレイク溝12、・・・、12.13、
・・・、13が形成されている。各ブレイク溝12.1
3は、プレス加工により形成されるスリットS、あるい
はスリットS及びこのスリットSより生じるクラックC
により構成され、その深さは基板厚さの5〜50%程度
とされている。
この基板11を用いてチップ抵抗器を製造するには、ま
ず、基板11表面の各格子に、電極、抵抗体、ガラス保
護膜を一括して形成する。この基板をブレイク溝12、
・・・ 12に沿って分割して、たんざく状の基板とし
、このたんざく状基板の側端面に端面電極を形成する。
そして、このたんざく状の基板をブレイク溝13、・・
・ 13に沿って分割して最終の形状とする。
(ハ)発明が解決しようとする課題 上記従来の電子部品用基板では、ブレイク溝に沿って分
割する際に、例えば第6図(d)に示すように斜めにク
ラックC”が走り、端面形状の不良を生じる問題点があ
った。第7図は、端面形状の不良を住じたチップ抵抗器
I8を示しており、11゛は分割された基板、17は端
面電極(斜線をイ1している)、16はガラス保護膜を
それぞれ示している。このような、いびつな形状のチッ
プ抵抗器18は外観上問題があるだけではなく、自動実
装機による取り扱いに支障が生じる問題点がある。
この発明は、上記に鑑みなされたものであり、形状不良
を生じさせることなく分割できる電子部品用基板の提供
を目的としている。
(ニ)課題を解決するための手段及び作用上記課題を解
決するため、この発明の電子部品用基板は、■の方向と
他の方向にそれぞれ延伸するブレイク溝を格子状に形成
してなるものにおいて、前記ブレイク溝は、基板周縁部
を除いて形成され、前記1の方向のブレイク溝の深さは
他の方向のブレイク溝より深く形成することを特徴とす
るものである。
ブレイク溝(スリット、あるいはスリット及びその延長
のクラック)は基板製造時に条件を制御して作成するた
め、ブレイク時の「折る」 「割る」といった制御でき
ない因子に比較すると、安定した形状を確保できること
が期待される。
■の方向のブレイク溝の深さを他の方向のブレイク溝よ
り深く、例えば基板厚に達するようにしても、基板周縁
部が残されているため、基板はばらばらとはならない。
従って、従来と同様一体の基板として取り扱うことがで
き、電極等の形成を一括して行うことが可能である。ま
た1の方向のブレイク溝の深さを大きくしているので、
その端面の仕上がりが良く、電極形成が容易になせる。
(ホ)実施例 この発明の一実施例を第1図乃至第5図に基づいて以下
に説明する。
第1図(a)は、この発明の一実施例に係る基板1の外
観斜視図、第1図(b)、第1図(C)は、それぞれ同
基板1のIb−1b綿、Ic−Ic線における要部拡大
断面図である。この基板1は、チップ抵抗器の製造に適
用されるものであり、アルミナセラミックから構成され
る。
基板1の表面には、枠状の周縁部1a、1a、1b、1
bを除いて、ブレイク溝2”、2、・・・2.2’ 、
3’ 、3、・・・、3.3゛が格子状に形成される。
ブレイク溝2.2“、3.3”は共にプレス加工により
形成されており、それぞれスリットS及びこのスリット
Sより生じるクランクCにより構成される〔第1図(+
)l (C)参照〕。ブレイク溝2゛、3.3”の深さ
は従来と同様、基板厚さの5〜50%程度とされる〔第
1図(C)参照〕。
一方、ブレイク溝2の深さは、基板裏面に達する程度と
される〔第1図(b)参照〕。これは貫通していてもよ
い。基板周縁部1a、lb(特にla)が残されている
ため、ブレイク溝2により基板1がばらばらになること
はない。なお、条件により、第5図に示すように、基板
周縁部1a、1aのみブレイク溝2.3を形成しない構
成とすることもできる。
次に、実施例基板1を用いたチップ抵抗器の製造を説明
する。第2図(a)は、基板1上に電極4、抵抗体5、
保護膜6を形成した状態を示しており、第2図(b)は
、第2図(a)中n b−n b線における要部拡大断
面図である。電極4は、銀−パラジウム等の導体ペース
トをスクリーン印刷し、焼成してなるものである。抵抗
体5も抵抗体ペーストをスクリーン印刷し、焼成してな
るもので、電極4.4に跨がるように各格子内に形成さ
れる。各抵抗体5の抵抗値は、レーザトリミングにより
それぞれ調整される。保護膜6も、例えばガラスペース
トをスクリーン印刷し、焼成してなるもので、抵抗体5
を被覆・保護する。
次に、ブレイク溝2′、3゛に沿ってブレイクし、周縁
部1a、1bを取り除いて、個々のたんざく状の基板I
゛とする(第3図参照)。ブレイク溝2の深さは基板厚
に達しているので周縁部1a、1bを取り除くだけで、
基板1はばらばらとなり、「折る」、「割る」といった
操作は不要である。従って、基板1゛の形状不良は生じ
ない。
基板1゛の側端面ICには、それぞれ端面電極7が形成
される〔第4図(a)(C)参照〕。この端面電極7は
、端面1cに導体ペーストを付着、焼成して形成される
厚膜電極7aと、この厚膜電極7a上に形成されるはん
だめっき層7bとから構成される。
さらに、この基板1°は、ブレイク溝3、・・・3によ
り分割されて、個々のチップ抵抗器8、・・・8とされ
る〔第4図(b)参照〕。なお、。この場合には、「折
る」又は「割る」と言った操作が必要である。
なお、上記実施例では、チップ抵抗器の製造に、この発
明の基板を適用した例を示しているが、ジャンパチップ
、ハイブリッドIC等各種電子部品の製造に適用するこ
とが可蛯である。
(へ)発明の詳細 な説明したように、この発明の電子部品用基板は、ブレ
イク溝が基板周縁部を除いて形成され、1の方向のブレ
イク溝の深さが他の方向のブレイク溝より深く形成する
ことを特徴とするものであるから、1の方向のブレイク
端面の形状不良を生じさせることなく分割できる利点を
有している。
【図面の簡単な説明】
第1図(a)は、この発明の一実施例に係る電子部品用
基板の外観斜視図、第1図(b)及び第1図(C)は、
それぞれ同電子部品用基板の第1図(a)中Ib−Ib
線、Ic−1c線における要部拡大断面図、第2図(a
)は、同電子部品用基板表面に電極等を形成した状態を
示す斜視図、第2図(b)は、同電子部品用基板の第2
図中nb−nb綿における要部拡大断面図、第3図は、
同電子部品用基板より周縁部を取り除いた状態を示す斜
視図、第4図(a)は、同電子部品用基板より棒状に分
割された基板の側端面に端面電極を形成した状態を示す
斜視図、第4図(ロ)は、この棒状に分割された基板を
さらに分割し、チップ抵抗器とした状態を説明する図、
第4図(C)は、この棒状に分割された基板の、第4図
(a)中IV c −IV c線における拡大断面図、
第5図は、同電子部品用基板の変形例を示す外観斜視図
、第6図(a)は、従来の電子部品用基板の外観斜視図
、第6図(b)及び第6図(C)は、それぞれ同従来の
電子部品用基板の、第6図(a)中vrb−vrb線、
VlcVlc線における拡大断面図、第6図(d)は、
同従来の電子部品用基板の斜め割れを説明する拡大断面
図、第7図は、斜め割れの状態で製造されたチ・ンプ抵
抗器の外観斜視図である。 1:電子部品用基板、 1a・1b=基板周縁部、 2・2゛ ・3・3゛ ニブレイク溝。 特許出願人      ローム株式会社代理人   弁
理士  中 村 茂 信・・ rO lコ 。 、へ rつ 第 図 (a) 第 図 (b) 第6図(C) へ \    〆 第 図 (d) 第 図

Claims (1)

    【特許請求の範囲】
  1. (1)1の方向と他の方向にそれぞれ延伸するブレイク
    溝を格子状に形成してなる電子部品用基板において、 前記ブレイク溝は、基板周縁部を除いて形成され、前記
    1の方向のブレイク溝の深さは他の方向のブレイク溝よ
    り深く形成したことを特徴とする電子部品用基板。
JP2174096A 1990-06-29 1990-06-29 電子部品用基板 Expired - Fee Related JPH0710024B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2174096A JPH0710024B2 (ja) 1990-06-29 1990-06-29 電子部品用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2174096A JPH0710024B2 (ja) 1990-06-29 1990-06-29 電子部品用基板

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP8025502A Division JP2948522B2 (ja) 1996-02-13 1996-02-13 チップ状電子部品の製造方法
JP10155093A Division JP3029821B2 (ja) 1998-06-04 1998-06-04 電子部品用基板

Publications (2)

Publication Number Publication Date
JPH0462985A true JPH0462985A (ja) 1992-02-27
JPH0710024B2 JPH0710024B2 (ja) 1995-02-01

Family

ID=15972585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2174096A Expired - Fee Related JPH0710024B2 (ja) 1990-06-29 1990-06-29 電子部品用基板

Country Status (1)

Country Link
JP (1) JPH0710024B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227416A (ja) * 2007-03-15 2008-09-25 Tdk Corp 集合基板、その製造方法及び電子部品の製造方法
WO2015119302A1 (ja) * 2014-02-10 2015-08-13 日本碍子株式会社 多孔質板状フィラー集合体及びその製造方法、並びに多孔質板状フィラー集合体を含む断熱膜
JP2018064038A (ja) * 2016-10-13 2018-04-19 北川工業株式会社 ジャンパー部材、及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258884A (ja) * 1988-08-24 1990-02-28 Matsushita Electric Ind Co Ltd 電子部品用セラミック基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258884A (ja) * 1988-08-24 1990-02-28 Matsushita Electric Ind Co Ltd 電子部品用セラミック基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227416A (ja) * 2007-03-15 2008-09-25 Tdk Corp 集合基板、その製造方法及び電子部品の製造方法
JP4678382B2 (ja) * 2007-03-15 2011-04-27 Tdk株式会社 集合基板、その製造方法及び電子部品の製造方法
WO2015119302A1 (ja) * 2014-02-10 2015-08-13 日本碍子株式会社 多孔質板状フィラー集合体及びその製造方法、並びに多孔質板状フィラー集合体を含む断熱膜
JPWO2015119302A1 (ja) * 2014-02-10 2017-03-30 日本碍子株式会社 多孔質板状フィラー集合体及びその製造方法、並びに多孔質板状フィラー集合体を含む断熱膜
US10392310B2 (en) 2014-02-10 2019-08-27 Ngk Insulators, Ltd. Porous plate-shaped filler aggregate, producing method therefor, and heat-insulation film containing porous plate-shaped filler aggregate
JP2018064038A (ja) * 2016-10-13 2018-04-19 北川工業株式会社 ジャンパー部材、及びその製造方法

Also Published As

Publication number Publication date
JPH0710024B2 (ja) 1995-02-01

Similar Documents

Publication Publication Date Title
JP3958532B2 (ja) チップ抵抗器の製造方法
JP2002270409A (ja) チップ型抵抗器の製造方法、およびチップ型抵抗器
JPH0462985A (ja) 電子部品用基板
JP3029821B2 (ja) 電子部品用基板
JP2948522B2 (ja) チップ状電子部品の製造方法
JPH0368157A (ja) 高周波用厚膜集積回路装置
JPH0537271A (ja) チツプ部品の電極形成方法
JP2002208502A (ja) チップ抵抗器及びその製造方法
JP2633309B2 (ja) チップ部品用セラミック製基板
JPH1131601A (ja) チップ部品及びその製造方法
JPS58186957A (ja) リ−ドフレ−ム
JPH07142861A (ja) 金属ベース配線基板の製造方法
JP2556963B2 (ja) セラミツク基板の半田付方法
JP2007227873A (ja) 複数個取り配線基板
JP2003272901A (ja) 厚膜抵抗器およびその製造方法
JPH08102454A (ja) セラミック電子部品の製造方法
JP3058999B2 (ja) 目白配置配線基板
US6424535B1 (en) Hybrid circuit with contact surfaces (solder pads)
JPH07326830A (ja) 表面実装部品及びその製造方法
JPH0777292B2 (ja) 折り割り可能な電気用金属基板材の製造方法
JPH0612843B2 (ja) マイクロ波集積回路の回路基板
JP2000261123A (ja) チップ抵抗器の実装構造およびチップ抵抗器の実装方法
JPH03242901A (ja) チップ型抵抗器及びその製造方法
JPH0362589A (ja) 半導体装置の実装方法
JPH01293596A (ja) 混成集積回路装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100201

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees