JP2948522B2 - チップ状電子部品の製造方法 - Google Patents
チップ状電子部品の製造方法Info
- Publication number
- JP2948522B2 JP2948522B2 JP8025502A JP2550296A JP2948522B2 JP 2948522 B2 JP2948522 B2 JP 2948522B2 JP 8025502 A JP8025502 A JP 8025502A JP 2550296 A JP2550296 A JP 2550296A JP 2948522 B2 JP2948522 B2 JP 2948522B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- break
- chip
- grooves
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims description 63
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 230000007547 defect Effects 0.000 description 6
- 238000010304 firing Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Structure Of Printed Boards (AREA)
- Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、チップ抵抗器、ジ
ャンパチップ、ハイブリッドＩＣ等のチップ状電子部品
の製造方法に関する。
ャンパチップ、ハイブリッドＩＣ等のチップ状電子部品
の製造方法に関する。
【０００２】
【従来の技術】電子部品として、例えばチップ抵抗器を
製造するには、図７の（ａ）に示すようなアルミナセラ
ミック基板１１が用いられる。この基板１１の表面に
は、分割を容易とするために、ブレイク溝１２，…，１
２、１３，…，１３が格子状に形成されている。各ブレ
イク溝１２，１３は、プレス加工により形成されるスリ
ットＳ、或いはスリットＳ及びこのスリットＳより生じ
るクラックＣにより構成され、その深さは基板厚さの５
〜５０％程度とされている〔図７の（ｂ），（ｃ）参
照〕。
製造するには、図７の（ａ）に示すようなアルミナセラ
ミック基板１１が用いられる。この基板１１の表面に
は、分割を容易とするために、ブレイク溝１２，…，１
２、１３，…，１３が格子状に形成されている。各ブレ
イク溝１２，１３は、プレス加工により形成されるスリ
ットＳ、或いはスリットＳ及びこのスリットＳより生じ
るクラックＣにより構成され、その深さは基板厚さの５
〜５０％程度とされている〔図７の（ｂ），（ｃ）参
照〕。
【０００３】この基板１１を用いてチップ抵抗器を製造
するには、まず、基板１１表面の各格子に、電極、抵抗
体、ガラス保護膜を一括して形成する。この基板１１を
ブレイク溝１２，…，１２に沿って分割して、短冊状の
基板とし、この短冊状基板の側端面に端面電極を形成す
る。そして、この短冊状基板をブレイク溝１３，…，１
３に沿って分割して最終の形状とする。
するには、まず、基板１１表面の各格子に、電極、抵抗
体、ガラス保護膜を一括して形成する。この基板１１を
ブレイク溝１２，…，１２に沿って分割して、短冊状の
基板とし、この短冊状基板の側端面に端面電極を形成す
る。そして、この短冊状基板をブレイク溝１３，…，１
３に沿って分割して最終の形状とする。
【０００４】
【発明が解決しようとする課題】上記従来の製造方法で
は、ブレイク溝に沿って分割する際に、例えば図８に示
すように斜めにクラックｃ’が走り、端面形状の不良を
生じる問題点があった。図９は、端面形状の不良を生じ
たチップ抵抗器１８を示しており、１１”は分割された
基板、１７は端面電極（斜線を付してある）、１６はガ
ラス保護膜をそれぞれ示している。このような、いびつ
な形状のチップ抵抗器１８は外観上問題があるだけでな
く、自動実装機による取扱いに支障が生じる問題点があ
る。
は、ブレイク溝に沿って分割する際に、例えば図８に示
すように斜めにクラックｃ’が走り、端面形状の不良を
生じる問題点があった。図９は、端面形状の不良を生じ
たチップ抵抗器１８を示しており、１１”は分割された
基板、１７は端面電極（斜線を付してある）、１６はガ
ラス保護膜をそれぞれ示している。このような、いびつ
な形状のチップ抵抗器１８は外観上問題があるだけでな
く、自動実装機による取扱いに支障が生じる問題点があ
る。
【０００５】従って、本発明は、そのような問題点に着
目してなされたもので、形状不良を生じさせることなく
分割できるチップ状電子部品の製造方法を提供すること
を目的としている。
目してなされたもので、形状不良を生じさせることなく
分割できるチップ状電子部品の製造方法を提供すること
を目的としている。
【０００６】
【課題を解決するための手段】前記目的を達成するため
に、本発明のチップ状電子部品の製造方法は、基板に１
の方向と他の方向にそれぞれ延伸するブレイク溝を格子
状に形成し、このブレイク溝のうち、１の方向と他の方
向のそれぞれ両端に位置するブレイク溝を基板端縁まで
延伸し、それぞれ両端のブレイク溝を除いた１の方向の
ブレイク溝の深さを他の方向のブレイク溝の深さより深
くし、この基板の各格子内にそれぞれ電子部品の要素を
形成した後、この基板を１の方向と他の方向のそれぞれ
両端のブレイク溝に沿ってブレイクして、基板周縁部を
取り除くと共に、１の方向のブレイク溝により分割し個
々の短冊状の基板とし、続いて必要に応じて端面電極を
形成した後、短冊状の基板を他の方向のブレイク溝によ
り分割し、個々のチップ状電子部品とすることを特徴と
する。
に、本発明のチップ状電子部品の製造方法は、基板に１
の方向と他の方向にそれぞれ延伸するブレイク溝を格子
状に形成し、このブレイク溝のうち、１の方向と他の方
向のそれぞれ両端に位置するブレイク溝を基板端縁まで
延伸し、それぞれ両端のブレイク溝を除いた１の方向の
ブレイク溝の深さを他の方向のブレイク溝の深さより深
くし、この基板の各格子内にそれぞれ電子部品の要素を
形成した後、この基板を１の方向と他の方向のそれぞれ
両端のブレイク溝に沿ってブレイクして、基板周縁部を
取り除くと共に、１の方向のブレイク溝により分割し個
々の短冊状の基板とし、続いて必要に応じて端面電極を
形成した後、短冊状の基板を他の方向のブレイク溝によ
り分割し、個々のチップ状電子部品とすることを特徴と
する。
【０００７】この製造方法によれば、１の方向と他の方
向のそれぞれ両端に位置するブレイク溝を基板端縁まで
延伸し、それぞれ両端のブレイク溝を除いた１の方向の
ブレイク溝の深さを他の方向のブレイク溝の深さより深
くした基板を用いるため、１の方向のブレイク端面の形
状不良を生じさせることなく分割できる。つまり、例え
ば１の方向のブレイク溝を基板厚に達するようにして
も、基板周縁部が残されているため、基板はばらばらと
はならない。従って、従来と同様、一体の基板として取
り扱うことができ、電極等の形成を一括して行うことが
可能である。又、１の方向のブレイク溝の深さを大きく
しているので、その端面の仕上がりが良く、電極形成が
容易になる。
向のそれぞれ両端に位置するブレイク溝を基板端縁まで
延伸し、それぞれ両端のブレイク溝を除いた１の方向の
ブレイク溝の深さを他の方向のブレイク溝の深さより深
くした基板を用いるため、１の方向のブレイク端面の形
状不良を生じさせることなく分割できる。つまり、例え
ば１の方向のブレイク溝を基板厚に達するようにして
も、基板周縁部が残されているため、基板はばらばらと
はならない。従って、従来と同様、一体の基板として取
り扱うことができ、電極等の形成を一括して行うことが
可能である。又、１の方向のブレイク溝の深さを大きく
しているので、その端面の仕上がりが良く、電極形成が
容易になる。
【０００８】
【発明の実施の形態】以下、本発明を実施の形態に基づ
いて説明する。なお、ここではチップ状電子部品として
チップ抵抗器の製造方法を例にする。図１は、この実施
形態の製造方法において使用する基板１の外観斜視図、
図２の（ａ），（ｂ）は、それぞれ図１の線Ｉｂ−Ｉ
ｂ、線Ｉｃ−Ｉｃにおける要部拡大断面図である。この
基板１は、アルミナセラミックからなる。
いて説明する。なお、ここではチップ状電子部品として
チップ抵抗器の製造方法を例にする。図１は、この実施
形態の製造方法において使用する基板１の外観斜視図、
図２の（ａ），（ｂ）は、それぞれ図１の線Ｉｂ−Ｉ
ｂ、線Ｉｃ−Ｉｃにおける要部拡大断面図である。この
基板１は、アルミナセラミックからなる。
【０００９】基板１の表面には、枠状の周縁部１ａ，１
ａ，１ｂ，１ｂを除いて、ブレイク溝２’，２，…，
２，２’、３’，３，…，３，３’が格子状に形成され
る。ブレイク溝２’，２，３，３’は、共にプレス加工
により形成されており、それぞれスリットＳ及びこのス
リットＳにより生じるクラックＣにより構成される〔図
２の（ａ），（ｂ）参照〕。ブレイク溝２’，３，３’
の深さは、従来と同様、基板厚さの５〜５０％程度とさ
れる。一方、ブレイク溝２の深さは、基板裏面に達する
程度とされる。但し、ブレイク溝２は基板１を貫通して
いてもよい。これは、基板周縁部１ａ，１ｂ（特に１
ａ）が残されているため、ブレイク溝２が基板１を貫通
していても、ブレイク溝２により基板１がばらばらにな
ることがないからである。なお、条件により、図６に示
すように、基板周縁部１ａ，１ａのみブレイク溝２，３
を形成しない構成とすることもできる。
ａ，１ｂ，１ｂを除いて、ブレイク溝２’，２，…，
２，２’、３’，３，…，３，３’が格子状に形成され
る。ブレイク溝２’，２，３，３’は、共にプレス加工
により形成されており、それぞれスリットＳ及びこのス
リットＳにより生じるクラックＣにより構成される〔図
２の（ａ），（ｂ）参照〕。ブレイク溝２’，３，３’
の深さは、従来と同様、基板厚さの５〜５０％程度とさ
れる。一方、ブレイク溝２の深さは、基板裏面に達する
程度とされる。但し、ブレイク溝２は基板１を貫通して
いてもよい。これは、基板周縁部１ａ，１ｂ（特に１
ａ）が残されているため、ブレイク溝２が基板１を貫通
していても、ブレイク溝２により基板１がばらばらにな
ることがないからである。なお、条件により、図６に示
すように、基板周縁部１ａ，１ａのみブレイク溝２，３
を形成しない構成とすることもできる。
【００１０】次に、図３（ａ），（ｂ）に示すように、
上記基板１上に電極４、抵抗体５、保護膜６を順に形成
する。電極４は、銀−パラジウム等の導体ペーストをス
クリーン印刷し、焼成してなるものである。抵抗体５も
抵抗体ペーストをスクリーン印刷し、焼成してなるもの
で、電極４，４に跨がるように各格子内に形成される。
各抵抗体５の抵抗値は、レーザトリミングによりそれぞ
れ調整される。保護膜６も、例えばガラスペーストをス
クリーン印刷し、焼成してなるもので、抵抗体５を被覆
・保護する。
上記基板１上に電極４、抵抗体５、保護膜６を順に形成
する。電極４は、銀−パラジウム等の導体ペーストをス
クリーン印刷し、焼成してなるものである。抵抗体５も
抵抗体ペーストをスクリーン印刷し、焼成してなるもの
で、電極４，４に跨がるように各格子内に形成される。
各抵抗体５の抵抗値は、レーザトリミングによりそれぞ
れ調整される。保護膜６も、例えばガラスペーストをス
クリーン印刷し、焼成してなるもので、抵抗体５を被覆
・保護する。
【００１１】次いで、図４に示すように、ブレイク溝
２’，３’に沿ってブレイクし、周縁部１ａ，１ｂを取
り除いて、個々の短冊状の基板１’とする。ブレイク溝
２の深さは基板厚に達しているので、周縁部１ａ，１ｂ
を取り除くだけで、基板１はばらばらとなり、「折
る」、「割る」といった操作は不要である。従って、基
板１’の形状不良は生じない。
２’，３’に沿ってブレイクし、周縁部１ａ，１ｂを取
り除いて、個々の短冊状の基板１’とする。ブレイク溝
２の深さは基板厚に達しているので、周縁部１ａ，１ｂ
を取り除くだけで、基板１はばらばらとなり、「折
る」、「割る」といった操作は不要である。従って、基
板１’の形状不良は生じない。
【００１２】更に、基板１’の側端面１ｃには、それぞ
れ端面電極７が形成される〔図５の（ａ）参照〕。この
端面電極７は、側端面１ｃに導体ペーストを付着、焼成
して形成される厚膜電極７ａと、この厚膜電極７ａ上に
形成されるはんだめっき層７ｂとから構成される〔図５
の（ｃ）参照〕。更に、図５の（ｂ）に示すように、こ
の基板１’は、ブレイク溝３，…，３により分割され
て、個々のチップ抵抗器８，…，８とされる。但し、こ
の場合には、「折る」又は「割る」といった操作が必要
である。
れ端面電極７が形成される〔図５の（ａ）参照〕。この
端面電極７は、側端面１ｃに導体ペーストを付着、焼成
して形成される厚膜電極７ａと、この厚膜電極７ａ上に
形成されるはんだめっき層７ｂとから構成される〔図５
の（ｃ）参照〕。更に、図５の（ｂ）に示すように、こ
の基板１’は、ブレイク溝３，…，３により分割され
て、個々のチップ抵抗器８，…，８とされる。但し、こ
の場合には、「折る」又は「割る」といった操作が必要
である。
【００１３】なお、上記実施形態では、チップ抵抗器の
製造方法について説明したが、チップ抵抗器以外にも、
ジャンパチップ、ハイブリッドＩＣ等、各種電子部品に
も適用することが可能である。
製造方法について説明したが、チップ抵抗器以外にも、
ジャンパチップ、ハイブリッドＩＣ等、各種電子部品に
も適用することが可能である。
【００１４】
【発明の効果】本発明のチップ状電子部品の製造方法
は、以上説明したように、１の方向と他の方向のそれぞ
れ両端に位置するブレイク溝を基板端縁まで延伸し、そ
れぞれ両端のブレイク溝を除いた１の方向のブレイク溝
の深さを他の方向のブレイク溝の深さより深くした基板
を用いるため、１の方向のブレイク端面の形状不良を生
じさせることなく分割できる利点を有している。即ち、
他の方向のブレイク溝より深い１の方向のブレイク溝よ
り基板を短冊状に分割するので、そのブレイク端面（端
面電極形成用の側面）の形状が良くなる。
は、以上説明したように、１の方向と他の方向のそれぞ
れ両端に位置するブレイク溝を基板端縁まで延伸し、そ
れぞれ両端のブレイク溝を除いた１の方向のブレイク溝
の深さを他の方向のブレイク溝の深さより深くした基板
を用いるため、１の方向のブレイク端面の形状不良を生
じさせることなく分割できる利点を有している。即ち、
他の方向のブレイク溝より深い１の方向のブレイク溝よ
り基板を短冊状に分割するので、そのブレイク端面（端
面電極形成用の側面）の形状が良くなる。
【００１５】又、ブレイク溝のうち、１の方向と他の方
向のそれぞれ両端に位置するブレイク溝が基板端縁まで
延伸されているので、どちらの方向からブレイクしても
パターンからずれてブレイクしてしまうことがなくな
り、形状不良の発生がなくなる。その上、１の方向と他
の方向のそれぞれの両端のブレイク溝から基板周縁部を
先に取り除いてしまうと、結果的に中の部分（周縁部よ
り内側の部分）も、基板端縁までブレイク溝が形成され
ているのと同様となり、ブレイクの際のずれや、所望の
パターンからずれることで発生する形状不良がなくな
る。
向のそれぞれ両端に位置するブレイク溝が基板端縁まで
延伸されているので、どちらの方向からブレイクしても
パターンからずれてブレイクしてしまうことがなくな
り、形状不良の発生がなくなる。その上、１の方向と他
の方向のそれぞれの両端のブレイク溝から基板周縁部を
先に取り除いてしまうと、結果的に中の部分（周縁部よ
り内側の部分）も、基板端縁までブレイク溝が形成され
ているのと同様となり、ブレイクの際のずれや、所望の
パターンからずれることで発生する形状不良がなくな
る。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る製造方法に使用す
る基板の外観斜視図である。
る基板の外観斜視図である。
【図２】図１の線Ｉｂ−Ｉｂにおける要部拡大断面図
（ａ）、及び線Ｉｃ−Ｉｃにおける要部拡大断面図
（ｂ）である。
（ａ）、及び線Ｉｃ−Ｉｃにおける要部拡大断面図
（ｂ）である。
【図３】図１の基板表面に電極等を形成した状態を示す
斜視図（ａ）、及び（ａ）の線IIｂ−IIｂにおける要部
拡大断面図（ｂ）である。
斜視図（ａ）、及び（ａ）の線IIｂ−IIｂにおける要部
拡大断面図（ｂ）である。
【図４】図３の基板より周縁部を取り除いた状態を示す
斜視図である。
斜視図である。
【図５】図３の基板より個々に分割された短冊状の基板
の側端面に端面電極を形成した状態を示す斜視図
（ａ）、短冊状の基板を更に個々に分割してチップ抵抗
器とした状態を説明する斜視図（ｂ）、及び（ａ）の線
IVｃ−IVｃにおける拡大断面図（ｃ）である。
の側端面に端面電極を形成した状態を示す斜視図
（ａ）、短冊状の基板を更に個々に分割してチップ抵抗
器とした状態を説明する斜視図（ｂ）、及び（ａ）の線
IVｃ−IVｃにおける拡大断面図（ｃ）である。
【図６】この発明の製造方法に使用する基板の変形例を
示す外観斜視図である。
示す外観斜視図である。
【図７】従来例に係る電子部品の製造方法に使用する基
板の外観斜視図（ａ）、（ａ）の線VIｂ−VIｂにおける
拡大断面図（ｂ）、及び（ａ）の線VIｃ−VIｃにおける
拡大断面図（ｃ）である。
板の外観斜視図（ａ）、（ａ）の線VIｂ−VIｂにおける
拡大断面図（ｂ）、及び（ａ）の線VIｃ−VIｃにおける
拡大断面図（ｃ）である。
【図８】図７の基板を用いた場合に生じる基板の斜め割
れを説明する拡大断面図である。
れを説明する拡大断面図である。
【図９】斜め割れの状態で製造されたチップ抵抗器の外
観斜視図である。
観斜視図である。
１ 電子部品用基板 １ａ，１ｂ 基板周縁部 ２，２’ １の方向のブレイク溝 ３，３’ 他の方向のブレイク溝
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01C 17/06 H01G 13/00 391 H05K 1/02,3/00
Claims (1)
- 【請求項１】基板に１の方向と他の方向にそれぞれ延伸
するブレイク溝を格子状に形成し、このブレイク溝のう
ち、１の方向と他の方向のそれぞれ両端に位置するブレ
イク溝を基板端縁まで延伸し、それぞれ両端のブレイク
溝を除いた１の方向のブレイク溝の深さを他の方向のブ
レイク溝の深さより深くし、この基板の各格子内にそれ
ぞれ電子部品の要素を形成した後、この基板を１の方向
と他の方向のそれぞれ両端のブレイク溝に沿ってブレイ
クして、基板周縁部を取り除くと共に、１の方向のブレ
イク溝により分割し個々の短冊状の基板とし、続いて必
要に応じて端面電極を形成した後、短冊状の基板を他の
方向のブレイク溝により分割し、個々のチップ状電子部
品とすることを特徴とするチップ状電子部品の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8025502A JP2948522B2 (ja) | 1996-02-13 | 1996-02-13 | チップ状電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8025502A JP2948522B2 (ja) | 1996-02-13 | 1996-02-13 | チップ状電子部品の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2174096A Division JPH0710024B2 (ja) | 1990-06-29 | 1990-06-29 | 電子部品用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08241808A JPH08241808A (ja) | 1996-09-17 |
| JP2948522B2 true JP2948522B2 (ja) | 1999-09-13 |
Family
ID=12167851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8025502A Expired - Lifetime JP2948522B2 (ja) | 1996-02-13 | 1996-02-13 | チップ状電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2948522B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012209617A (ja) * | 2011-03-29 | 2012-10-25 | Seiko Instruments Inc | 圧電振動子の製造方法、該製造方法によって製造される圧電振動子、該圧電振動子を有する発振器、電子機器及び電波時計 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6018418Y2 (ja) * | 1979-02-07 | 1985-06-04 | 日本特殊陶業株式会社 | セラミック基板のスナップ溝の構造 |
| JPH0217613A (ja) * | 1988-07-06 | 1990-01-22 | Matsushita Electric Ind Co Ltd | チップ抵抗器の製造方法 |
| JPH0766997B2 (ja) * | 1988-08-24 | 1995-07-19 | 松下電器産業株式会社 | 電子部品用セラミック基板 |
-
1996
- 1996-02-13 JP JP8025502A patent/JP2948522B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08241808A (ja) | 1996-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3967553B2 (ja) | チップ型抵抗器の製造方法、およびチップ型抵抗器 | |
| JP3029821B2 (ja) | 電子部品用基板 | |
| JP2948522B2 (ja) | チップ状電子部品の製造方法 | |
| JP2000306711A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JP2003124010A (ja) | チップ型電子部品の製造方法、およびチップ型電子部品 | |
| CN101189688A (zh) | 芯片电阻器及其制造方法 | |
| JPH04357801A (ja) | チップ形抵抗器連の製造方法 | |
| JPH0710024B2 (ja) | 電子部品用基板 | |
| JPH0521204A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| JP2001143903A (ja) | 抵抗器およびその製造方法 | |
| JP3772270B2 (ja) | 小型電子部品の製造方法およびチップ抵抗器 | |
| JP2003272901A (ja) | 厚膜抵抗器およびその製造方法 | |
| JP4867325B2 (ja) | チップ形ネットワーク電子部品の製造方法 | |
| JP2000340413A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JPH05135902A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| JPH1131601A (ja) | チップ部品及びその製造方法 | |
| JPS61148859A (ja) | 混成集積回路装置およびその製造方法 | |
| JP2000188204A (ja) | 抵抗器およびその製造方法 | |
| JP2003109802A (ja) | 角形チップ抵抗器及びその製造方法 | |
| JPS5848906A (ja) | 厚膜コンデンサ−の容量調節方法 | |
| KR100576848B1 (ko) | 칩 저항기의 제조방법 | |
| JPH10321404A (ja) | 抵抗器およびその製造方法 | |
| JP2000299213A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JPS60180157A (ja) | 皮膜抵抗器の製造方法 | |
| JP2007165517A (ja) | チップ形アレイ電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |