JPH0458707B2 - - Google Patents
Info
- Publication number
- JPH0458707B2 JPH0458707B2 JP59242412A JP24241284A JPH0458707B2 JP H0458707 B2 JPH0458707 B2 JP H0458707B2 JP 59242412 A JP59242412 A JP 59242412A JP 24241284 A JP24241284 A JP 24241284A JP H0458707 B2 JPH0458707 B2 JP H0458707B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- emitter
- potential barrier
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005036 potential barrier Methods 0.000 claims description 49
- 230000004888 barrier function Effects 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000005641 tunneling Effects 0.000 claims description 8
- 239000002784 hot electron Substances 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims description 5
- 238000013459 approach Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 9
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Ceramic Engineering (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ホツト・エレクロトン・トランジス
タ(hot electron transistor:HET)と呼ばれ
る高速半導体装置の改良に関する。
タ(hot electron transistor:HET)と呼ばれ
る高速半導体装置の改良に関する。
近年、分子線エピキシヤル成長(molecular
beam epitaxy:MBE)技術が進歩したこともあ
つて、ヘテロ接合を利用する半導体装置の開発が
盛んであり、就中、HETはホツト・エレクトロ
ンがキヤリヤとなる為、ベース走行時間が極めて
短くなり、高速半導体装置として期待されてい
る。
beam epitaxy:MBE)技術が進歩したこともあ
つて、ヘテロ接合を利用する半導体装置の開発が
盛んであり、就中、HETはホツト・エレクトロ
ンがキヤリヤとなる為、ベース走行時間が極めて
短くなり、高速半導体装置として期待されてい
る。
第3図はHETの動作時に於けるコンダクシヨ
ン・バンドの底を表す線図である。
ン・バンドの底を表す線図である。
図に於いて、1はn型GaAsエミツタ層、2は
ノン・ドープのAlGaAsエミツタ側ポテンシヤ
ル・バリヤ層、3はn型GaAsベース層、4はノ
ン・ドープのAlGaAsコレクタ側ポテンシヤル・
バリヤ、5はn型GaAsコレクタ層、EFEはエミ
ツタに於ける擬似フエルミ・レベル、EFEはベー
スに於ける擬似フエルミ・レベル、EFCはコレク
タに於ける擬似フエルミ・レベル、eはAlGaAs
エミツタ側ポテンシヤル・バリヤ層2をトンネリ
ングしたホツト・エレクトロン、ΔEcはAlGaAs
とGaAsの伝導帯エネルギ差をそれぞれ示してい
る。
ノン・ドープのAlGaAsエミツタ側ポテンシヤ
ル・バリヤ層、3はn型GaAsベース層、4はノ
ン・ドープのAlGaAsコレクタ側ポテンシヤル・
バリヤ、5はn型GaAsコレクタ層、EFEはエミ
ツタに於ける擬似フエルミ・レベル、EFEはベー
スに於ける擬似フエルミ・レベル、EFCはコレク
タに於ける擬似フエルミ・レベル、eはAlGaAs
エミツタ側ポテンシヤル・バリヤ層2をトンネリ
ングしたホツト・エレクトロン、ΔEcはAlGaAs
とGaAsの伝導帯エネルギ差をそれぞれ示してい
る。
このようなHETに於いて、コレクタ層5とエ
ミツタ層1間にバイアス電圧を印加しておき、そ
して、図示の極性、即ち、ベース層3に(+)の
電圧、また、エミツタ層1に(−)の電圧が印加
されるとエミツタ側ポテンシヤル・バリヤ層2の
傾斜が大きくなり、その結果、バリヤが薄くなつ
た状態となり、エミツタ層1から注入されるエレ
クトロンは、記号eで指示してあるように、エミ
ツタ側ポテンシヤル・バリヤ2をトンネリングし
てベース層3に注入され、そこではエレクトロン
eが有するポテンシヤル・エネルギは運動エネル
ギに変換され、高速のホツト・エレクトロンとな
つて散乱を受けることなくコレクタ側ポテンシヤ
ル・バリヤ層4を越えてコレクタ層5に注入され
るものである。
ミツタ層1間にバイアス電圧を印加しておき、そ
して、図示の極性、即ち、ベース層3に(+)の
電圧、また、エミツタ層1に(−)の電圧が印加
されるとエミツタ側ポテンシヤル・バリヤ層2の
傾斜が大きくなり、その結果、バリヤが薄くなつ
た状態となり、エミツタ層1から注入されるエレ
クトロンは、記号eで指示してあるように、エミ
ツタ側ポテンシヤル・バリヤ2をトンネリングし
てベース層3に注入され、そこではエレクトロン
eが有するポテンシヤル・エネルギは運動エネル
ギに変換され、高速のホツト・エレクトロンとな
つて散乱を受けることなくコレクタ側ポテンシヤ
ル・バリヤ層4を越えてコレクタ層5に注入され
るものである。
前記説明した第3図はコレクタ層5とエミツタ
層1との間にバイアス電圧を印加した際のエネル
ギ・バンド・ダイヤグラムを表すものであつて、
該バイアス電圧を零に近い状態にした場合のエネ
ルギ・バンド・ダイヤグラムは第4図に見られる
通りである。
層1との間にバイアス電圧を印加した際のエネル
ギ・バンド・ダイヤグラムを表すものであつて、
該バイアス電圧を零に近い状態にした場合のエネ
ルギ・バンド・ダイヤグラムは第4図に見られる
通りである。
第4図い於いて、コレクタ側ポテンシヤル・バ
リヤ4がi型Al0.3Ga0.7Asで構成されているとす
ると、そこでのバリヤ・ハイトBHは約0.3〔V〕
であり、しかも、エミツタ側ポテンシヤル・バリ
ヤ層2の厚さは250乃至500〔Å〕であり、また、
コレクタ側ポテンシヤル・バリヤ層4の厚さは
1500乃至2000〔Å〕であるから、コレクタ・エミ
ツタ間電圧VCE≒0の状態では、ベース・エミツ
タ間電圧VBEを印加しても、エレクトロンはエミ
ツタ側ポテンシヤル・バリヤ層2をトンネリング
しはするが、コレクタ側ポテンシヤル・バリヤ層
4を通過することはできない。
リヤ4がi型Al0.3Ga0.7Asで構成されているとす
ると、そこでのバリヤ・ハイトBHは約0.3〔V〕
であり、しかも、エミツタ側ポテンシヤル・バリ
ヤ層2の厚さは250乃至500〔Å〕であり、また、
コレクタ側ポテンシヤル・バリヤ層4の厚さは
1500乃至2000〔Å〕であるから、コレクタ・エミ
ツタ間電圧VCE≒0の状態では、ベース・エミツ
タ間電圧VBEを印加しても、エレクトロンはエミ
ツタ側ポテンシヤル・バリヤ層2をトンネリング
しはするが、コレクタ側ポテンシヤル・バリヤ層
4を通過することはできない。
第5図は第4図に見られるような状態にある
HETに於けるコレクタ・エミツタ間電圧VCE対コ
レクタ電流ICの関係を表す線図である。
HETに於けるコレクタ・エミツタ間電圧VCE対コ
レクタ電流ICの関係を表す線図である。
図では、横軸にコレクタ・エミツタ間電圧VCE
を、縦軸にコレクタ電流ICをそれぞれ採つてあ
る。
を、縦軸にコレクタ電流ICをそれぞれ採つてあ
る。
図から判断されるように、コレクタ・エミツタ
間電圧VCE≒0ではコレクタ電流ICは流れず、バ
リヤ・ハイトBH≒0.3〔V〕を越えるような電圧、
即ちVCE=0.3〔V〕以上の電圧を印加することに
依つて初めて流れ、また、ベース・エミツタ間電
圧VBEを高くしてゆくとコレクタ電流ICを立ち上
がらせる為のコレクタ・エミツタ間電圧VCEはシ
フトする。尚、ベース・エミツタ間電圧VBEを高
くすると、エミツタ層1に於けるエレクトロンは
コンダクシヨン・バンドの底に近い所でトンネリ
ングするようになるから、そのような状態でコレ
クタ電流ICを流す為には、コレクタ・エミツタ間
電圧VCEを更に高くしなければならない。
間電圧VCE≒0ではコレクタ電流ICは流れず、バ
リヤ・ハイトBH≒0.3〔V〕を越えるような電圧、
即ちVCE=0.3〔V〕以上の電圧を印加することに
依つて初めて流れ、また、ベース・エミツタ間電
圧VBEを高くしてゆくとコレクタ電流ICを立ち上
がらせる為のコレクタ・エミツタ間電圧VCEはシ
フトする。尚、ベース・エミツタ間電圧VBEを高
くすると、エミツタ層1に於けるエレクトロンは
コンダクシヨン・バンドの底に近い所でトンネリ
ングするようになるから、そのような状態でコレ
クタ電流ICを流す為には、コレクタ・エミツタ間
電圧VCEを更に高くしなければならない。
一般に、この種の半導体装置に於いて、印加す
るコレクタ・エミツタ間電圧VCEが低いにも拘わ
らずコレクタ電流ICを流すことができるようであ
れば、当然、そのスイツチング・スピードは向上
し、また、消費電力は低減される。
るコレクタ・エミツタ間電圧VCEが低いにも拘わ
らずコレクタ電流ICを流すことができるようであ
れば、当然、そのスイツチング・スピードは向上
し、また、消費電力は低減される。
本発明は、前記のような種類の高速半導体装置
に於いて、コレクタ・エミツタ間電圧VCEが殆ど
零の状態であつても、コレクタ電流ICを流すこと
が可能であるようにする。
に於いて、コレクタ・エミツタ間電圧VCEが殆ど
零の状態であつても、コレクタ電流ICを流すこと
が可能であるようにする。
本発明に依る高速半導体装置に於いては、n型
のエミツタ層及びベース層及びコレクタ層と、該
エミツタ層及びベース層の間に介挿されて該エミ
ツタ層及びベース層に比較し禁制帯幅が広く且つ
キヤリヤがトンネリング可能な厚さをもつエミツ
タ側ポテンシヤル・バリヤ層と、該ベース層とコ
レクタ層の間に介挿されて該エミツタ層並びにベ
ース層に比較し禁制帯幅が広く且つキヤリヤがト
ンネリング不可能な厚さをもつコレクタ側ポテン
シヤル・バリヤ層とを有し、コレクタ・エミツタ
間電圧VCEが略零であるとき、ベース・エミツタ
間電圧VBEを印加することで該エミツタ層から該
エミツタ側ポテンシヤル・バリヤ層をトンネリン
グして該ベース層に達したホツト・エレクトロン
のエネルギ・レベルが該コレクタ側ポテンシヤ
ル・バリヤ層に於けるバリヤ・ハイトに比較して
高い状態を維持し得るように該ベース層と該コレ
クタ側ポテンシヤル・バリヤ層との界面に於ける
該コレクタ側ポテンシヤル・バリヤ層のバリヤ・
ハイトを定める組成を選択すると共にコレクタ・
エミツタ間電圧VCEが略零以下である場合に該コ
レクタ側ポテンシヤル・バリヤ層に於けるバリ
ヤ・ハイトが該ベース層側から該コレクタ層側に
向かつて漸増するのを補償し得るよう該コレクタ
側ポテンシヤル・バリヤ層に於ける組成を該ベー
ス層側から該コレクタ層側に向かつてバリヤ・ハ
イトが漸減するように変化させてある。
のエミツタ層及びベース層及びコレクタ層と、該
エミツタ層及びベース層の間に介挿されて該エミ
ツタ層及びベース層に比較し禁制帯幅が広く且つ
キヤリヤがトンネリング可能な厚さをもつエミツ
タ側ポテンシヤル・バリヤ層と、該ベース層とコ
レクタ層の間に介挿されて該エミツタ層並びにベ
ース層に比較し禁制帯幅が広く且つキヤリヤがト
ンネリング不可能な厚さをもつコレクタ側ポテン
シヤル・バリヤ層とを有し、コレクタ・エミツタ
間電圧VCEが略零であるとき、ベース・エミツタ
間電圧VBEを印加することで該エミツタ層から該
エミツタ側ポテンシヤル・バリヤ層をトンネリン
グして該ベース層に達したホツト・エレクトロン
のエネルギ・レベルが該コレクタ側ポテンシヤ
ル・バリヤ層に於けるバリヤ・ハイトに比較して
高い状態を維持し得るように該ベース層と該コレ
クタ側ポテンシヤル・バリヤ層との界面に於ける
該コレクタ側ポテンシヤル・バリヤ層のバリヤ・
ハイトを定める組成を選択すると共にコレクタ・
エミツタ間電圧VCEが略零以下である場合に該コ
レクタ側ポテンシヤル・バリヤ層に於けるバリ
ヤ・ハイトが該ベース層側から該コレクタ層側に
向かつて漸増するのを補償し得るよう該コレクタ
側ポテンシヤル・バリヤ層に於ける組成を該ベー
ス層側から該コレクタ層側に向かつてバリヤ・ハ
イトが漸減するように変化させてある。
前記のような構成にすると、前記コレクタ側ポ
テンシヤル・バリヤ層に於けるバリヤ・ハイト
BHがベース層側からコレクタ層側に向かつて次
第に低くなるので、コレクタ・エミツタ間電圧
VCEが殆ど零に近いような状態であつても、ベー
ス・エミツタ間電圧VBEを印加すれば、エミツタ
層からエミツタ側ポテンシヤル・バリヤ層をトン
ネリングしてベース層に注入されたエレクトロン
は何等の妨害も受けることなくコレクタ側ポテン
シヤル・バリヤ層を越えてコレクタ層に到達する
ことができる。
テンシヤル・バリヤ層に於けるバリヤ・ハイト
BHがベース層側からコレクタ層側に向かつて次
第に低くなるので、コレクタ・エミツタ間電圧
VCEが殆ど零に近いような状態であつても、ベー
ス・エミツタ間電圧VBEを印加すれば、エミツタ
層からエミツタ側ポテンシヤル・バリヤ層をトン
ネリングしてベース層に注入されたエレクトロン
は何等の妨害も受けることなくコレクタ側ポテン
シヤル・バリヤ層を越えてコレクタ層に到達する
ことができる。
第1図は本発明一実施例に於けるエネルギ・バ
ンド・ダイヤグラムであつて、コンダクシヨン・
バンドの底の部分を表していて、第3図及び第4
図に関して説明した部分と同部分は同記号で指示
してある。
ンド・ダイヤグラムであつて、コンダクシヨン・
バンドの底の部分を表していて、第3図及び第4
図に関して説明した部分と同部分は同記号で指示
してある。
図に於いて、i型AlXGa1-XAsコレクタ側ポテ
ンシヤル・バリヤ層4に於けるx値をベース層3
側からコレクタ層5側に向かつて低下させること
に依りグレーデツドの状態とすると、ポテンシヤ
ル・バリヤも図示のように下降する。
ンシヤル・バリヤ層4に於けるx値をベース層3
側からコレクタ層5側に向かつて低下させること
に依りグレーデツドの状態とすると、ポテンシヤ
ル・バリヤも図示のように下降する。
従つて、ベース・エミツタ間に電圧VBEを印加
するとコレクタ・エミツタ間の電圧VCEが殆ど零
の状態であつても、エミツタ層1からエミツタ側
ポテンシヤル・バリヤ層2をトンネリングしてベ
ース層3に注入されたエレクトロンeはコレクタ
側ポテンシヤル・バリヤ層4上を容易に越えてコ
レクタ層5に到達する。
するとコレクタ・エミツタ間の電圧VCEが殆ど零
の状態であつても、エミツタ層1からエミツタ側
ポテンシヤル・バリヤ層2をトンネリングしてベ
ース層3に注入されたエレクトロンeはコレクタ
側ポテンシヤル・バリヤ層4上を容易に越えてコ
レクタ層5に到達する。
i型AlXGa1-XAsコレクタ側ポテンシヤル・バ
リヤ層4に於けるx値をベース層3側に於いて
0.3、また、コレクタ側に於いて0.1〜0.2とする
と、コレクタ側ポテンシヤル・バリヤ層4に於け
るベース層3側のバリヤ・ハイトBHは0.3〔V〕
であるが、コレクタ層5側のバリヤ・ハイト
BH′は0.1〜0.2〔V〕となる。
リヤ層4に於けるx値をベース層3側に於いて
0.3、また、コレクタ側に於いて0.1〜0.2とする
と、コレクタ側ポテンシヤル・バリヤ層4に於け
るベース層3側のバリヤ・ハイトBHは0.3〔V〕
であるが、コレクタ層5側のバリヤ・ハイト
BH′は0.1〜0.2〔V〕となる。
第2図は第1図に見られるような状態にある本
発明一実施例のコレクタ・エミツタ間電圧VCE対
コレクタ電流ICの関係を表す線図である。
発明一実施例のコレクタ・エミツタ間電圧VCE対
コレクタ電流ICの関係を表す線図である。
図では、横軸にコレクタ・エミツタ間電圧VCE
を、縦軸にコレクタ電流ICをそれぞれ採つてあ
る。
を、縦軸にコレクタ電流ICをそれぞれ採つてあ
る。
図から判るように、コレクタ・エミツタ間電圧
VCE≒0であつてもコレクタ電流ICが流れ出すこ
とが明らかであり、また、ベース・エミツタ間電
圧VBEを高くしてもコレクタ・エミツタ間電圧
VCEのずれは殆ど発生せず、従つて、スイツチン
グ・スピードは向上し、また、消費電力も低下す
る。
VCE≒0であつてもコレクタ電流ICが流れ出すこ
とが明らかであり、また、ベース・エミツタ間電
圧VBEを高くしてもコレクタ・エミツタ間電圧
VCEのずれは殆ど発生せず、従つて、スイツチン
グ・スピードは向上し、また、消費電力も低下す
る。
本発明に於けるように、i型AlXGa1-XAsコレ
クタ側ポテンシヤル・バリヤ層の組成を変化させ
るには、結晶層に於けるAlの含有量を次第に変
化させてもよいが、MBE法を適用することに依
りx値を異にするi型AlXGa1-XAsの薄膜を積層
して構成することもできる。
クタ側ポテンシヤル・バリヤ層の組成を変化させ
るには、結晶層に於けるAlの含有量を次第に変
化させてもよいが、MBE法を適用することに依
りx値を異にするi型AlXGa1-XAsの薄膜を積層
して構成することもできる。
また、前記したように、ベース層側からコレク
タ層側に向かつてバリヤ・ハイトを低下させた場
合、コレクタ・ベース間の耐圧が心配されるとこ
ろであるが、コレクタ層を正電位にした場合の耐
圧は、その回路に於ける電源電圧以上であること
が必要となるが、負電位にした場合には、ベー
ス・エミツタ間の耐圧と同程度であれば良く、従
つて、耐圧の問題は然程懸念するに及ばない。
タ層側に向かつてバリヤ・ハイトを低下させた場
合、コレクタ・ベース間の耐圧が心配されるとこ
ろであるが、コレクタ層を正電位にした場合の耐
圧は、その回路に於ける電源電圧以上であること
が必要となるが、負電位にした場合には、ベー
ス・エミツタ間の耐圧と同程度であれば良く、従
つて、耐圧の問題は然程懸念するに及ばない。
本発明に依る高速半導体装置に於いては、n型
のエミツタ層及びベース層及びコレクタ層と、該
エミツタ層及びベース層の間に介挿されて該エミ
ツタ層及びベース層に比較し禁制帯幅が広く且つ
キヤリヤがトンネリング可能な厚さをもつエミツ
タ側ポテンシヤル・バリヤ層と、該ベース層とコ
レクタ層の間に介挿されて該エミツタ層並びにベ
ース層に比較し禁制帯幅が広く且つキヤリヤがト
ンネリング不可能な厚さをもつコレクタ側ポテン
シヤル・バリヤ層とを有し、コレクタ・エミツタ
間電圧VCEが略零であるとき、ベース・エミツタ
間電圧VBEを印加することで該エミツタ層から該
エミツタ側ポテンシヤル・バリヤ層をトンネリン
グして該ベース層に達したホツト・エレクトロン
のエネルギ・レベルが該コレクタ側ポテンシヤ
ル・バリヤ層に於けるバリヤ・ハイトに比較して
高い状態を維持し得るように該ベース層と該コレ
クタ側ポテンシヤル・バリヤ層との界面に於ける
該コレクタ側ポテンシヤル・バリヤ層のバリヤ・
ハイトを定める組成を選択すると共にコレクタ・
エミツタ間電圧VCEが略零以下である場合に該コ
レクタ側ポテンシヤル・バリヤ層に於けるバリ
ヤ・ハイトが該ベース層側から該コレクタ層側に
向かつて漸増するのを補償し得るよう該コレクタ
側ポテンシヤル・バリヤ層に於ける組成を該ベー
ス層側から該コレクタ層側に向かつてバリヤ・ハ
イトが漸減するように変化させてある。
のエミツタ層及びベース層及びコレクタ層と、該
エミツタ層及びベース層の間に介挿されて該エミ
ツタ層及びベース層に比較し禁制帯幅が広く且つ
キヤリヤがトンネリング可能な厚さをもつエミツ
タ側ポテンシヤル・バリヤ層と、該ベース層とコ
レクタ層の間に介挿されて該エミツタ層並びにベ
ース層に比較し禁制帯幅が広く且つキヤリヤがト
ンネリング不可能な厚さをもつコレクタ側ポテン
シヤル・バリヤ層とを有し、コレクタ・エミツタ
間電圧VCEが略零であるとき、ベース・エミツタ
間電圧VBEを印加することで該エミツタ層から該
エミツタ側ポテンシヤル・バリヤ層をトンネリン
グして該ベース層に達したホツト・エレクトロン
のエネルギ・レベルが該コレクタ側ポテンシヤ
ル・バリヤ層に於けるバリヤ・ハイトに比較して
高い状態を維持し得るように該ベース層と該コレ
クタ側ポテンシヤル・バリヤ層との界面に於ける
該コレクタ側ポテンシヤル・バリヤ層のバリヤ・
ハイトを定める組成を選択すると共にコレクタ・
エミツタ間電圧VCEが略零以下である場合に該コ
レクタ側ポテンシヤル・バリヤ層に於けるバリ
ヤ・ハイトが該ベース層側から該コレクタ層側に
向かつて漸増するのを補償し得るよう該コレクタ
側ポテンシヤル・バリヤ層に於ける組成を該ベー
ス層側から該コレクタ層側に向かつてバリヤ・ハ
イトが漸減するように変化させてある。
このような構成にすると、前記コレクタ側ポテ
ンシヤル・バリヤ層に於けるバリヤ・ハイトはベ
ース層側からコレクタ層側に向かつて次第に低く
なるので、コレクタ・エミツタ間電圧が殆ど印加
されていないような状態であつても、エミツタ層
からエミツタ側ポテンシヤル・バリヤ層をトンネ
リングしてベース層に注入されたエレクトロンは
何等の妨害も受けることなくコレクタ側ポテンシ
ヤル・バリヤ層を越えてコレクタ層に到達するこ
とができる。
ンシヤル・バリヤ層に於けるバリヤ・ハイトはベ
ース層側からコレクタ層側に向かつて次第に低く
なるので、コレクタ・エミツタ間電圧が殆ど印加
されていないような状態であつても、エミツタ層
からエミツタ側ポテンシヤル・バリヤ層をトンネ
リングしてベース層に注入されたエレクトロンは
何等の妨害も受けることなくコレクタ側ポテンシ
ヤル・バリヤ層を越えてコレクタ層に到達するこ
とができる。
従つて、コレクタ・エミツタ間電圧が殆ど零の
状態でも、ベース・エミツタ間電圧が印加される
と直ちにコレクタ電流が流れ出すことになり、そ
の結果、スイツチング・スピードは向上し、しか
も、消費電力は低下する。
状態でも、ベース・エミツタ間電圧が印加される
と直ちにコレクタ電流が流れ出すことになり、そ
の結果、スイツチング・スピードは向上し、しか
も、消費電力は低下する。
第1図は本発明一実施例を動作させた場合に於
けるエネルギ・バンド・ダイヤグラム、第2図は
本発明一実施例が第1図に見られるような状態に
ある場合のコレクタ・エミツタ間電圧VCE対コレ
クタ電流ICの関係を示す線図、第3図は通常の
HETが動作している場合に於けるエネルギ・バ
ンド・ダイヤグラム、第4図は通常のHETにコ
レクタ・エミツタ間電圧VCEを印加することなく
動作させた場合に於けるエネルギ・バンド・ダイ
ヤグラム、第5図は第4図に見られる状態にある
HETに於けるコレクタ・エミツタ間電圧VCE対コ
レクタ電流ICの関係を示す線図をそれぞれ表して
いる。 図に於いて、1はn型GaAsエミツタ層、2は
ノン・ドープのAlGaAsエミツタ側ポテンシヤ
ル・バリヤ層、3はn型GaAsベース層、4はノ
ン・ドープのAlGaAsコレクタ側ポテンシヤル・
バリヤ層、5はn型GaAsコレクタ層、EFEはエ
ミツタに於ける擬似フエルミ・レベル、EFBはベ
ースに於ける擬似フエルミ・レベル、EFCはコレ
クタに於ける擬似フエルミ・レベル、eはエレク
トロン、ΔECはAlGaAsとGaAsの伝導帯エネル
ギ差をそれぞれ示している。
けるエネルギ・バンド・ダイヤグラム、第2図は
本発明一実施例が第1図に見られるような状態に
ある場合のコレクタ・エミツタ間電圧VCE対コレ
クタ電流ICの関係を示す線図、第3図は通常の
HETが動作している場合に於けるエネルギ・バ
ンド・ダイヤグラム、第4図は通常のHETにコ
レクタ・エミツタ間電圧VCEを印加することなく
動作させた場合に於けるエネルギ・バンド・ダイ
ヤグラム、第5図は第4図に見られる状態にある
HETに於けるコレクタ・エミツタ間電圧VCE対コ
レクタ電流ICの関係を示す線図をそれぞれ表して
いる。 図に於いて、1はn型GaAsエミツタ層、2は
ノン・ドープのAlGaAsエミツタ側ポテンシヤ
ル・バリヤ層、3はn型GaAsベース層、4はノ
ン・ドープのAlGaAsコレクタ側ポテンシヤル・
バリヤ層、5はn型GaAsコレクタ層、EFEはエ
ミツタに於ける擬似フエルミ・レベル、EFBはベ
ースに於ける擬似フエルミ・レベル、EFCはコレ
クタに於ける擬似フエルミ・レベル、eはエレク
トロン、ΔECはAlGaAsとGaAsの伝導帯エネル
ギ差をそれぞれ示している。
Claims (1)
- 【特許請求の範囲】 1 n型のエミツタ層及びベース層及びコレクタ
層と、 該エミツタ層及びベース層の間に介挿されて該
エミツタ層及びベース層に比較し禁制帯幅が広く
且つキヤリヤがトンネリング可能な厚さをもつエ
ミツタ側ポテンシヤル・バリヤ層と、 該ベース層とコレクタ層の間に介挿されて該エ
ミツタ層並びにベース層に比較し禁制帯幅が広く
且つキヤリヤがトンネリング不可能な厚さをもつ
コレクタ側ポテンシヤル・バリヤ層と を有し、 コレクタ・エミツタ間電圧VCEが略零であると
き、ベース・エミツタ間電圧VBEを印加すること
で該エミツタ層から該エミツタ側ポテンシヤル・
バリヤ層をトンネリングして該ベース層に達した
ホツト・エレクトロンのエネルギ・レベルが該コ
レクタ側ポテンシヤル・バリヤ層に於けるバリ
ヤ・ハイトに比較して高い状態を維持し得るよう
に該ベース層と該コレクタ側ポテンシヤル・バリ
ヤ層との界面に於ける該コレクタ側ポテンシヤ
ル・バリヤ層のバリヤ・ハイトを定める組成を選
択すると共にコレクタ・エミツタ間電圧VCEが略
零以下である場合に該コレクタ側ポテンシヤル・
バリヤ層に於けるバリヤ・ハイトが該ベース層側
から該コレクタ層側に向かつて漸増するのを補償
し得るよう該コレクタ側ポテンシヤル・バリヤ層
に於ける組成を該ベース層側から該コレクタ層側
に向かつてバリヤ・ハイトが漸減するように変化
させてなること を特徴とする高速半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59242412A JPS61121358A (ja) | 1984-11-19 | 1984-11-19 | 高速半導体装置 |
DE8585308371T DE3575814D1 (de) | 1984-11-19 | 1985-11-18 | Halbleiteranordnung mit grosser geschwindigkeit. |
EP85308371A EP0186301B1 (en) | 1984-11-19 | 1985-11-18 | High-speed semiconductor device |
KR1019850008603A KR920002670B1 (ko) | 1984-11-19 | 1985-11-18 | 고속 반도체 장치 |
US07/921,365 US5214297A (en) | 1984-11-19 | 1992-07-28 | High-speed semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59242412A JPS61121358A (ja) | 1984-11-19 | 1984-11-19 | 高速半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61121358A JPS61121358A (ja) | 1986-06-09 |
JPH0458707B2 true JPH0458707B2 (ja) | 1992-09-18 |
Family
ID=17088741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59242412A Granted JPS61121358A (ja) | 1984-11-19 | 1984-11-19 | 高速半導体装置 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0186301B1 (ja) |
JP (1) | JPS61121358A (ja) |
KR (1) | KR920002670B1 (ja) |
DE (1) | DE3575814D1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6158268A (ja) * | 1984-08-30 | 1986-03-25 | Fujitsu Ltd | 高速半導体装置 |
US4691215A (en) * | 1985-01-09 | 1987-09-01 | American Telephone And Telegraph Company | Hot electron unipolar transistor with two-dimensional degenerate electron gas base with continuously graded composition compound emitter |
US4912539A (en) * | 1988-08-05 | 1990-03-27 | The University Of Michigan | Narrow-band-gap base transistor structure with dual collector-base barrier including a graded barrier |
JPH02210878A (ja) * | 1989-02-10 | 1990-08-22 | Yokogawa Electric Corp | ホットエレクトロントランジスタ |
JP2731089B2 (ja) * | 1991-10-02 | 1998-03-25 | 三菱電機株式会社 | 高速動作半導体装置およびその製造方法 |
KR0170181B1 (ko) * | 1994-12-19 | 1999-02-01 | 정선종 | 공진 터널링 핫 전자 트랜지스터 |
DE19824111A1 (de) * | 1998-05-29 | 1999-12-02 | Daimler Chrysler Ag | Resonanz Phasen Transistor mit gegenphasiger Ladungsträgerinjektion |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56120170A (en) * | 1980-01-29 | 1981-09-21 | Western Electric Co | Inclinatoin inhibit band rectifying semiconductor device |
-
1984
- 1984-11-19 JP JP59242412A patent/JPS61121358A/ja active Granted
-
1985
- 1985-11-18 DE DE8585308371T patent/DE3575814D1/de not_active Expired - Fee Related
- 1985-11-18 KR KR1019850008603A patent/KR920002670B1/ko not_active IP Right Cessation
- 1985-11-18 EP EP85308371A patent/EP0186301B1/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56120170A (en) * | 1980-01-29 | 1981-09-21 | Western Electric Co | Inclinatoin inhibit band rectifying semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
EP0186301A1 (en) | 1986-07-02 |
EP0186301B1 (en) | 1990-01-31 |
KR860004468A (ko) | 1986-06-23 |
DE3575814D1 (de) | 1990-03-08 |
KR920002670B1 (ko) | 1992-03-31 |
JPS61121358A (ja) | 1986-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2942500B2 (ja) | 四基コレクタInAlAs−InGaAlAsヘテロ接合バイポーラトランジスタ | |
KR19980034078A (ko) | 핫 전자 장치(Hot Electron Device) 및 공진 터널링 핫 전자 장치 | |
JP2604349B2 (ja) | 半導体装置 | |
US4821082A (en) | Heterojunction bipolar transistor with substantially aligned energy levels | |
JPH0669222A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
EP0279587B1 (en) | Comparator circuit | |
JPS583277A (ja) | 半導体共鳴トンネル3極装置 | |
JPH0458707B2 (ja) | ||
JPH0665216B2 (ja) | 半導体装置 | |
JPH0312769B2 (ja) | ||
JPH0750714B2 (ja) | バイポーラトランジスタ | |
US4916495A (en) | Semiconductor device with semi-metal | |
JP3030070B2 (ja) | 半導体装置 | |
JPH0354466B2 (ja) | ||
JPS6242451A (ja) | ヘテロ接合バイポ−ラ半導体装置 | |
JPH0543178B2 (ja) | ||
JPH0388369A (ja) | ヘテロ構造半導体装置 | |
US5214297A (en) | High-speed semiconductor device | |
US5294809A (en) | Resonant tunneling diode with reduced valley current | |
US5698862A (en) | Structure of the heterostructure-emitter and heterostructure-base transistor (HEHBT) | |
JPH01214164A (ja) | 共鳴トンネリングトランジスタ | |
JP2692559B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2561095B2 (ja) | 電界効果半導体装置 | |
JPH0519809B2 (ja) | ||
JP2592302B2 (ja) | 量子効果半導体装置 |